JP7470458B2 - シリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器及びその製造方法 - Google Patents

シリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器及びその製造方法 Download PDF

Info

Publication number
JP7470458B2
JP7470458B2 JP2022565938A JP2022565938A JP7470458B2 JP 7470458 B2 JP7470458 B2 JP 7470458B2 JP 2022565938 A JP2022565938 A JP 2022565938A JP 2022565938 A JP2022565938 A JP 2022565938A JP 7470458 B2 JP7470458 B2 JP 7470458B2
Authority
JP
Japan
Prior art keywords
rectifier
epitaxial wafer
gan
layer
contact electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022565938A
Other languages
English (en)
Other versions
JP2023528581A (ja
Inventor
王文▲リョウ▼
李国強
楊▲イク▼輝
孔徳麒
▲ケイ▼志恒
Original Assignee
華南理工大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華南理工大学 filed Critical 華南理工大学
Publication of JP2023528581A publication Critical patent/JP2023528581A/ja
Application granted granted Critical
Publication of JP7470458B2 publication Critical patent/JP7470458B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、整流器の分野に関し、特にシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器及びその製造方法に関する。
空間無線エネルギー伝送技術は、近年非常に活発な研究ホットスポットであり、環境親和性が強く、グリーンで環境にやさしく、安全に伝送できるなどの接触式エネルギー伝送モードに備えられない利点を有する。整流器は、空間無線エネルギー伝送システムの不可欠な部分として、衛星システム、航空航天飛行機、家電製品などの軍事、民生分野で広く応用されている。現在、整流器のほとんどは第１世代半導体Ｓｉを用いる。しかしながら、Ｓｉは間接バンドギャップ半導体であり、バンドギャップ幅が小さく、破壊電界強度が小さいため、高周波デバイスへの応用が困難である。ＩＩＩ族窒化物は、第３世代半導体の代表として、破壊電圧が高く、バンドギャップ幅が大きく、熱伝導率が高く、電子飽和速度が高く、キャリア移動度が高いなどの特徴を有するため、整流器の製造には大きな潜在力を持っている。現在、ＩＩＩ族窒化物を基礎として製造された整流器のほとんどは、ＡｌＧａＮ／ＧａＮヘテロ構造を用いる。ＧａＮ／ＡｌＧａＮヘテロ接合の分極効果により、面密度が高く、電子移動度が高い２次元電子ガスを界面で生成し、理論周波数がＴＨｚに達するＲＦデバイスの製造を実現することができる。しかしながら、ＡｌＧａＮヘテロ接合の分極強度を調整しにくいため、ＡｌＧａＮ層が厚すぎると緩め、薄すぎるとその質量と均一性が低下し、新世代マイクロ波ＲＦシステムの高周波、高効率の応用ニーズを満たすことは困難になる。従って、分極強度のより大きい新型のヘテロエピタキシャル構造を設計することは、高周波高効率整流デバイスを実現する鍵となる。２次元ＡｌＮの厚さがわずかに数個の原子層であるため、受けた応力と分極強度がＡｌＧａＮよりも大きくなる。従って、ＧａＮ／２次元ＡｌＮのヘテロ構造は、超高濃度と超高移動度を有する２次元電子ガスを生成でき、それにより周波数と効率を大幅に向上させることを実現する。
従来技術の上記欠陥及び不足を解消するために、本発明の目的は、シリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器及びその製造方法を提供することであり、該方法は、既存の生産手段との整合性が高く、実現しやすいという利点を有する。
本発明の目的は以下の技術的解決手段の１つによって実現される。
シリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器であって、順次積層されたシリコン基板、ＧａＮバッファ層、炭素ドープ半絶縁性ＧａＮ層、２次元ＡｌＮ層、非ドープＧａＮ層、非ドープＩｎＧａＮ層及びＳｉＮｘパッシベーション層を含み、非ドープＩｎＧａＮ層の一側に設置されたメサ分離凹溝及びショットキーコンタクト電極をさらに含み、前記メサ分離凹溝は、非ドープＧａＮ層、非ドープＩｎＧａＮ層、ＳｉＮｘパッシベーション層及びショットキーコンタクト電極に接触し、前記ショットキーコンタクト電極は、メサ分離凹溝、非ドープＧａＮ層に接触する。
本発明の好ましい方案として、前記ＧａＮバッファ層の厚さは６５０～９００ｎｍである。
本発明の好ましい方案として、前記炭素ドープ半絶縁性ＧａＮ層のドープ濃度は５．０×１０１８～６．０×１０１８ｃｍ－３であり、厚さは８０～１８０ｎｍである。
本発明の好ましい方案として、前記２次元ＡｌＮ層の厚さは２～４個の原子層である。
本発明の好ましい方案として、前記２次元ＡｌＮ層の厚さは２つの原子層である。
本発明の好ましい方案として、前記非ドープＧａＮ層の厚さは３５０～５５０ｎｍである。
本発明の好ましい方案として、前記非ドープＩｎＧａＮ層の厚さは５０～２００ｎｍである。
本発明の好ましい方案として、前記ＳｉＮｘパッシベーション層中のｘは、＝１．２９～１．５１である。
本発明の好ましい方案として、前記メサ分離凹溝（８）の深さは１．２～１．５μｍであり、前記ショットキーコンタクト電極（９）の厚さは２２０～２５０ｎｍである。
本発明の好ましい方案として、前記メサ分離凹溝の深さは１．５μｍであり、前記ショットキーコンタクト電極の厚さは２５０ｎｍである。
上記いずれか１項に記載のシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器の製造方法であって、
シリコン基板上にＧａＮバッファ層、炭素ドープ半絶縁性ＧａＮ層、２次元ＡｌＮ層、非ドープＧａＮ層及び非ドープＩｎＧａＮ層を順次成長させて、整流器エピタキシャルウエハを得るステップ（１）と、
ステップ（１）で得られた整流器エピタキシャルウエハをアセトン、無水エタノールに順次入れて超音波処理し、取り出した後に脱イオン水で洗浄して窒素ガスで乾燥させるステップ（２）と、
ショットキーコンタクト電極パターンを整流器エピタキシャルウエハに移すステップ（３）であって、ステップ（２）で得られた整流器エピタキシャルウエハ上にフォトレジストを均一にスピンコーティングして、フォトリソグラフィ装置に入れて露光し、最後にエピタキシャルウエハを現像液で洗浄してパターンを現像するステップ（３）と、
反応性イオンエッチング法を用いて、整流器エピタキシャルウエハのショットキーコンタクト電極パターンに沿って凹溝をエッチングして、オーミックコンタクト電極を得るステップ（４）と、
ショットキーコンタクト電極を製造するステップ（５）であって、ステップ（４）で得られたオーミックコンタクト電極パターンの凹溝がエッチングされた整流器エピタキシャルウエハを電子ビーム蒸着装置に入れて、その後キャビティを真空化し、金属ターゲットを電子銃で衝撃して、金属をエピタキシャルウエハの表面に堆積させ、蒸着が終了した後に、エピタキシャルウエハをアニールするステップ（５）と、
整流器エピタキシャルウエハを接着剤除去溶液に浸入して脱イオン水で洗浄し、その後エピタキシャルウエハをアセトンに入れて超音波処理して、窒素ガスで乾燥させるステップ（６）と、
マスク板の位置合わせマークにより、整流器エピタキシャルウエハを位置合わせし、ステップ（３）を繰り返し、対応する位置でフォトリソグラフィ現像を行って、デバイスのオーミックコンタクト電極パターンを製造して洗浄するステップ（７）と、
オーミックコンタクト電極を製造するステップ（８）であって、ステップ（５）と（６）を繰り返し、電極金属を堆積した後にアニールして洗浄し、オーミックコンタクト電極の製造を完了するステップ（８）と、
窒化ケイ素パッシベーション層を製造するステップ（９）であって、ステップ（８）で得られた整流器エピタキシャルウエハをプラズマ強化化学気相堆積装置に入れて、順次昇温し、真空化し、キャリアガス及び反応ガスを導入し、最後にエピタキシャルウエハの表面にＳｉＮｘパッシベーション層を堆積するステップ（９）と、
ステップ（３）を繰り返し、オーミックコンタクト電極とショットキーコンタクト電極で露光して現像して、２つの電極上のＳｉＮｘを露出させるステップ（１０）と、
ウェットエッチング法を用いて、露出したＳｉＮｘをエッチング除去し、最後にステップ（６）を繰り返し、整流器エピタキシャルウエハの表面に残留したフォトレジストとＳｉＮｘパッシベーション層を除去するステップ（１１）と、
マスク板の位置合わせマークにより位置合わせし、ステップ（３）と（４）を繰り返し、メサ分離パターンをエピタキシャルウエハの表面に移して表面に凹溝をエッチングするステップ（１２）と、
ステップ（１２）で得られた整流器エピタキシャルウエハをプラズマ支援化学気相堆積装置に入れて、ステップ（８）を繰り返し、ステップ（１２）でエッチングされた凹溝内にＳｉＮｘパッシベーション層を堆積するステップ（１３）と、
ステップ（１１）を繰り返し、エピタキシャルウエハの表面の余分なフォトレジストを除去した後に、接着剤除去溶液の浸漬と超音波洗浄によって整流器エピタキシャルウエハの表面に残留したフォトレジストとＳｉＮｘを除去し、シリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器の製造を完了するステップ（１４）と、を含む。
従来技術に比べて、本発明は以下の有益な効果を有する。
（１）本発明の２次元ＡｌＮ／ＧａＮ薄膜ヘテロ構造は、超高濃度と電子移動度を有する２次元電子ガスを生成でき、それにより周波数と効率を大幅に向上させることを実現する。実施例１で製造された整流器の電子ガスの濃度は１０１４ｃｍ－２に達し、移動度は３０００ｃｍ２／Ｖ・ｓに達する。
（２）本発明の材料薄膜の欠陥密度が小さい。実施例１のＧａＮ薄膜のＧａＮ（０００２）ｘ線ロッキング曲線の半値幅は０．０９°である。
（３）本発明の整流器は安定性と信頼性に優れている。実施例１のオン電圧は０．７５Ｖであり、計算された固有オン抵抗ＲＯＮは８．８ｍΩ／ｓｑである。
（４）本発明の整流器は逆方向漏電性能に優れている。－２０Ｖの逆バイアス電圧下で、実施例１で製造された整流器の漏れ電流が－０．０００３Ａであることが測定される。
図１は本発明の実施例１で製造された整流器チップの断面模式図である。 図２は本発明の実施例１に係るＧａＮ（０００２）ｘ線ロッキンググラフである。 図３は本発明の実施例１に係る整流器の順方向Ｊ－Ｖグラフである。 図４は本発明の実施例１に係る整流器の逆方向Ｉ－Ｖグラフである。
以下、実施例及び図面を参照しながら、本発明の具体的な実施形態をさらに説明するが、本発明の実施形態はこれに限定されない。
本発明の整流器の構造は、図１に示すように、順次積層されたシリコン基板１、ＧａＮバッファ層２、炭素ドープ半絶縁性ＧａＮ層３、２次元ＡｌＮ層４、非ドープＧａＮ層５、非ドープＩｎＧａＮ層６及びＳｉＮｘパッシベーション層７を含み、非ドープＩｎＧａＮ層６の一側に設置されたメサ分離凹溝８及びショットキーコンタクト電極９をさらに含み、前記メサ分離凹溝８は、非ドープＧａＮ層５、非ドープＩｎＧａＮ層６、ＳｉＮｘパッシベーション層７及びショットキーコンタクト電極９に接触し、前記ショットキーコンタクト電極９は、メサ分離凹溝８、非ドープＧａＮ層５に接触する。
実施例１
本実施例の交流周波数で動作するのに適したシリコン基板上の整流器チップの製造方法は以下のとおりである。
（１）低温パルスレーザー堆積技術を用いて、シリコン基板上に整流器エピタキシャルウエハを成長させ、整流器エピタキシャルウエハは、シリコン基板１上に成長したＧａＮバッファ層２、ＧａＮバッファ層２上に成長したドープ濃度が５．９×１０１８ｃｍ－３の炭素ドープ半絶縁性ＧａＮ層３、炭素ドープ半絶縁性ＧａＮ層３上に成長した非ドープ２次元ＡｌＮ層４、非ドープ２次元ＡｌＮ層４上に成長した非ドープＧａＮ層５、及び非ドープＧａＮ層上に成長した非ドープＩｎＧａＮ層６を含み、前記ＧａＮバッファ層の厚さは８００ｎｍであり、前記炭素ドープ半絶縁性ＧａＮ層の厚さは８０ｎｍであり、前記非ドープ２次元ＡｌＮ層の厚さは２つの原子層であり、前記非ドープＧａＮ層の厚さは４５０ｎｍであり、前記非ドープＩｎＧａＮ層の厚さは１２０ｎｍである。
（２）整流器エピタキシャルウエハをアセトン、無水エタノールに順次入れて５ｍｉｎ超音波処理し、取り出した後に脱イオン水で洗浄して窒素ガスで乾燥させる。
（３）洗浄した整流器エピタキシャルウエハに型番がＡＺ５２１４で厚さが０．３μｍのポジ型フォトレジストをスピンコーティングし、フォトレジストをコーティングしたエピタキシャルウエハをホットテーブル上に置いて４５ｓ予備焼成し、その後フォトリソグラフィ装置に入れて５ｓ露光し、露光したエピタキシャルウエハを型番がＲＺＸ３０３８の現像液に浸入して６０ｓ浸漬して、エピタキシャルウエハ上のパターンを現像し、エピタキシャルウエハを脱イオン水で洗浄して窒素ガスで乾燥させ、最後にエピタキシャルウエハをホットテーブル上に置いて４５ｓ焼成して硬化させる。
（４）反応性イオンエッチング法を用いて、整流器エピタキシャルウエハのショットキーコンタクト電極パターンに沿って深さが２５０ｎｍの凹溝をエッチングする。
（５）ステップ（４）で得られたオーミックコンタクト電極パターンの凹溝がエッチングされた整流器エピタキシャルウエハを電子ビーム蒸着装置に入れて、キャビティの真空度を２×１０－５Ｐａまで真空化し、その後電極金属ＭｏＳ２／Ｎｉ／Ａｕを順次蒸着する。蒸着が終了した後に、整流器エピタキシャルウエハを温度４００℃で５５ｍｉｎアニールする。
（６）オーミックコンタクト電極が製造された整流器エピタキシャルウエハを接着剤除去溶液に浸入して７０ｍｉｎ浸漬し、取り出した後に脱イオン水で洗浄してアセトンに入れて５ｍｉｎ超音波し、取り出した後に脱イオン水で洗浄して窒素ガスで乾燥させる。
（７）マスク板の位置合わせマークにより、整流器エピタキシャルウエハを位置合わせし、ステップ（３）を繰り返し、対応する位置でフォトリソグラフィ現像を行って、整流器エピタキシャルウエハ上の、デバイスのショットキーコンタクト電極パターンを露出させる領域を製造する。
（８）フォトリソグラフィした整流器エピタキシャルウエハに対してオーミックコンタクト電極９を製造する。デバイスのオーミックコンタクト電極パターンが製造された整流器エピタキシャルウエハを電子ビーム蒸着装置に入れて、キャビティの真空度を２×１０－５Ｐａまで真空化し、その後オーミックコンタクト電極物質Ｔｉ／Ａｌ／Ｎｉ／Ａｕを順次蒸着する。最後にステップ（６）を繰り返し、エピタキシャルウエハの表面に残留したフォトレジストと蒸着金属を除去する。
（９）プラズマ強化化学気相堆積方法を用いてＳｉＮｘパッシベーション層７を製造し、電極が製造された整流器エピタキシャルウエハをプラズマ強化化学気相堆積装置に入れて、機器を８００℃まで昇温し、キャビティの真空度を２×１０－５Ｐａまで真空化して、７５ｍｉｎ堆積する。
（１０）ステップ（３）を繰り返し、フォトリソグラフィ現像によってエピタキシャルウエハの表面にマスク板を製造し、オーミックコンタクト電極とショットキーコンタクト電極パターン上のＳｉＮｘ（ｘ＝１．３３～１．５）を露出させる。
（１１）ウェットエッチング法を用いて、露出したＳｉＮｘパッシベーション層をエッチング除去し、取り出した後に脱イオン水で洗浄し、最後にステップ（６）を繰り返し、接着剤除去溶液の浸漬と超音波洗浄によってエピタキシャルウエハの表面に残留したフォトレジストとＳｉＮｘを除去する。
（１２）マスク板の位置合わせマークにより位置合わせし、ステップ（３）と（４）を繰り返し、エピタキシャルウエハの表面にフォトリソグラフィ現像を行ってメサ分離パターンを製造し、反応性イオンエッチング装置を用いて、ステップ（１２）で得られた整流器エピタキシャルウエハの表面に凹溝を１．５μｍの深さでエッチングし、最後にエピタキシャルウエハの表面を脱イオン水で洗浄して窒素ガスで乾燥させる。
（１３）メサ分離パッシベーション層を製造する。整流器エピタキシャルウエハをプラズマ支援化学気相堆積装置に入れて、ステップ（９）のプロセスを繰り返し、整流器エピタキシャルウエハのエッチングされた凹溝内にＳｉＮｘパッシベーション層を７５ｍｉｎ堆積する。
（１４）ステップ（１１）を繰り返し、整流器エピタキシャルウエハの表面の余分なＳｉＮｘ層を除去する。その後ステップ（６）を繰り返し、整流器エピタキシャルウエハの表面に残留したＳｉＮｘとフォトレジストを除去し、シリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器の製造を完了する。
本実施例で製造された整流器のＧａＮ薄膜のＧａＮ（０００２）ｘ線ロッキング曲線は図２に示されており、半値幅が０．０９°である。エピタキシャルウエハの順方向Ｊ－Ｖ曲線は図３に示されており、オン電圧が０．７５Ｖであり、計算された固有オン抵抗ＲＯＮが８．８ｍΩ／ｓｑであり、従って、大電力で動作する場合には、デバイスは安定性と信頼性に優れている。エピタキシャルウエハの逆方向Ｉ－Ｖ曲線は図４に示されており、－２０Ｖの逆バイアス電圧下で、デバイスの漏れ電流が－０．０００３Ａであり、逆方向漏電性能に優れている。同時に、本実施例で製造された整流器の電子ガスの濃度が１０１４ｃｍ－２に達し、移動度が３０００ｃｍ２／Ｖ・ｓに達することが測定される。
実施例２
本実施例の交流周波数で動作するのに適したシリコン基板上の整流器チップの製造方法は以下のとおりである。
（１）低温パルスレーザー堆積技術を用いて、シリコン基板上に整流器エピタキシャルウエハを成長させ、整流器エピタキシャルウエハは、シリコン基板１上に成長したＧａＮバッファ層２、ＧａＮバッファ層２上に成長したドープ濃度が５．９×１０１８ｃｍ－３の炭素ドープ半絶縁性ＧａＮ層３、炭素ドープ半絶縁性ＧａＮ層３上に成長した非ドープ２次元ＡｌＮ層４、非ドープ２次元ＡｌＮ層４上に成長した非ドープＧａＮ層５、及び非ドープＧａＮ層上に成長した非ドープＩｎＧａＮ層６を含み、前記ＧａＮバッファ層の厚さは６５０ｎｍであり、前記炭素ドープ半絶縁性ＧａＮ層の厚さは１２０ｎｍであり、前記非ドープ２次元ＡｌＮ層の厚さは３つの原子層であり、前記非ドープＧａＮ層の厚さは３５０ｎｍであり、前記非ドープＩｎＧａＮ層の厚さは５０ｎｍである。
（２）整流器エピタキシャルウエハをアセトン、無水エタノールに順次入れて５ｍｉｎ超音波処理し、取り出した後に脱イオン水で洗浄して窒素ガスで乾燥させる。
（３）洗浄した整流器エピタキシャルウエハに型番がＡＺ５２１４で厚さが０．３μｍのポジ型フォトレジストをスピンコーティングし、フォトレジストをコーティングしたエピタキシャルウエハをホットテーブル上に置いて４５ｓ予備焼成し、その後フォトリソグラフィ装置に入れて３ｓ露光し、露光したエピタキシャルウエハを型番がＲＺＸ３０３８の現像液に侵入して４５ｓ浸漬して、エピタキシャルウエハ上のパターンを現像し、エピタキシャルウエハを脱イオン水で洗浄して窒素ガスで乾燥させ、最後にエピタキシャルウエハをホットテーブル上に置いて４５ｓ焼成して硬化させる。
（４）反応性イオンエッチング法を用いて、整流器エピタキシャルウエハのショットキーコンタクト電極パターンに沿って深さが２５０ｎｍの凹溝をエッチングする。
（５）ステップ（４）で得られたオーミックコンタクト電極パターンの凹溝がエッチングされた整流器エピタキシャルウエハを電子ビーム蒸着装置に入れて、キャビティの真空度を３．５×１０－５Ｐａまで真空化し、その後電極金属ＭｏＳ２／Ｎｉ／Ａｕを順次蒸着する。蒸着が終了した後に、整流器エピタキシャルウエハを温度７００℃で９０ｍｉｎアニールする。
（６）オーミックコンタクト電極が製造された整流器エピタキシャルウエハを接着剤除去溶液に浸入して４０ｍｉｎ浸漬し、取り出した後に脱イオン水で洗浄してアセトンに入れて５ｍｉｎ超音波し、取り出した後に脱イオン水で洗浄して窒素ガスで乾燥させる。
（７）マスク板の位置合わせマークにより、整流器エピタキシャルウエハを位置合わせし、ステップ（３）のフォトリソグラフィプロセスを繰り返し、対応する位置でフォトリソグラフィ現像を行って、整流器エピタキシャルウエハ上の、デバイスのショットキーコンタクト電極パターンを露出させる領域を製造する。
（８）フォトリソグラフィした整流器エピタキシャルウエハに対してオーミックコンタクト電極９を製造する。デバイスのオーミックコンタクト電極パターンが製造された整流器エピタキシャルウエハを電子ビーム蒸着装置に入れて、キャビティの真空度を３．５×１０－５Ｐａまで真空化し、その後オーミックコンタクト電極物質Ｔｉ／Ａｌ／Ｎｉ／Ａｕを順次蒸着する。蒸着が終了した後に、整流器エピタキシャルウエハを温度７００℃で９０ｍｉｎアニールする。最後にステップ（６）を繰り返し、エピタキシャルウエハの表面に残留したフォトレジストと蒸着金属を除去する。
（９）プラズマ強化化学気相堆積方法を用いてＳｉＮｘパッシベーション層７を製造し、電極が製造された整流器エピタキシャルウエハをプラズマ強化化学気相堆積装置に入れて、機器を８００℃まで昇温し、キャビティの真空度を３．５×１０－５Ｐａまで真空化して、７５ｍｉｎ堆積する。
（１０）ステップ（３）を繰り返し、フォトリソグラフィ現像によってエピタキシャルウエハの表面にマスク板を製造し、オーミックコンタクト電極とショットキーコンタクト電極パターン上のＳｉＮｘ（ｘ＝１．３３～１．５）を露出させる。
（１１）ウェットエッチング法を用いて、露出したＳｉＮｘパッシベーション層をエッチング除去し、取り出した後に脱イオン水で洗浄し、最後にステップ（６）を繰り返し、エピタキシャルウエハの表面に残留したフォトレジストとＳｉＮｘを除去する。
（１２）マスク板の位置合わせマークにより位置合わせし、ステップ（３）と（４）を繰り返し、エピタキシャルウエハの表面にフォトリソグラフィ現像を行ってメサ分離パターンを製造し、表面に凹溝を１．５μｍの深さでエッチングし、最後にエピタキシャルウエハの表面を脱イオン水で洗浄して窒素ガスで乾燥させる。
（１３）メサ分離パッシベーション層を製造する。整流器エピタキシャルウエハをプラズマ支援化学気相堆積装置に入れて、ステップ（９）のプロセスを繰り返し、整流器エピタキシャルウエハのエッチングされた凹溝内にＳｉＮｘパッシベーション層を７５ｍｉｎ堆積する。
（１４）ステップ（１１）を繰り返し、整流器エピタキシャルウエハの表面の余分なＳｉＮｘ層を除去する。その後ステップ（６）を繰り返し、整流器エピタキシャルウエハの表面に残留したＳｉＮｘとフォトレジストを除去し、最後にシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器の製造を完了する。
本実施例で製造されたＧａＮ薄膜のＧａＮ（０００２）ｘ線ロッキング曲線の半値幅は０．０９°である。製造された整流器エピタキシャルウエハの順方向Ｊ－Ｖ曲線のオン電圧は０．７８Ｖであり、計算された固有オン抵抗ＲＯＮは９．１ｍΩ／ｓｑであり、従って、大電力で動作する場合には、デバイスは安定性と信頼性に優れている。逆方向Ｉ－Ｖ曲線では、－２０Ｖの逆バイアス電圧下で、デバイスの漏れ電流が－０．０００３Ａであるため、逆方向漏電性能に優れている。同時に、本実施例で製造された整流器の電子ガスの濃度が１０１４ｃｍ－２に達し、移動度が２９００ｃｍ２／Ｖ・ｓに達することが測定される。
実施例３
本実施例の交流周波数で動作するのに適したシリコン基板上の整流器チップの製造方法は以下のとおりである。
（１）低温パルスレーザー堆積技術を用いて、シリコン基板上に整流器エピタキシャルウエハを成長させ、整流器エピタキシャルウエハは、シリコン基板１上に成長したＧａＮバッファ層２、ＧａＮバッファ層２上に成長したドープ濃度が５．９×１０１８ｃｍ－３の炭素ドープ半絶縁性ＧａＮ層３、炭素ドープ半絶縁性ＧａＮ層３上に成長した非ドープ２次元ＡｌＮ層４、非ドープ２次元ＡｌＮ層４上に成長した非ドープＧａＮ層５、及び非ドープＧａＮ層上に成長した非ドープＩｎＧａＮ層６を含み、前記バッファ層の厚さは９００ｎｍであり、前記炭素ドープ半絶縁性ＧａＮ層の厚さは１８０ｎｍであり、前記非ドープ２次元ＡｌＮ層の厚さは４つの原子層であり、前記非ドープＧａＮ層の厚さは５５０ｎｍであり、前記非ドープＩｎＧａＮ層の厚さは２００ｎｍである。
（２）整流器エピタキシャルウエハをアセトン、無水エタノールに順次入れて８ｍｉｎ超音波処理し、取り出した後に脱イオン水で洗浄して窒素ガスで乾燥させる。
（３）洗浄した整流器エピタキシャルウエハに型番がＡＺ５２１４で厚さが０．９μｍのポジ型フォトレジストをスピンコーティングし、フォトレジストをコーティングしたエピタキシャルウエハをホットテーブル上に置いて４５ｓ予備焼成し、その後フォトリソグラフィ装置に入れて７ｓ露光し、露光したエピタキシャルウエハを型番がＲＺＸ３０３８の現像液に浸入して４５ｓ浸漬し、エピタキシャルウエハ上のパターンを現像し、エピタキシャルウエハを脱イオン水で洗浄して窒素ガスで乾燥させ、最後にエピタキシャルウエハをホットテーブル上に置いて４５ｓ焼成して硬化させる。
（４）反応性イオンエッチング法を用いて、整流器エピタキシャルウエハのショットキーコンタクト電極パターンに沿って深さが２５０ｎｍの凹溝をエッチングする。
（５）ステップ（４）で得られたオーミックコンタクト電極パターンの凹溝がエッチングされた整流器エピタキシャルウエハを電子ビーム蒸着装置に入れて、キャビティの真空度を５．５×１０－５Ｐａまで真空化し、その後電極金属ＭｏＳ２／Ｎｉ／Ａｕを順次蒸着する。蒸着が終了した後に、整流器エピタキシャルウエハを温度７００℃で９０ｍｉｎアニールする。
（６）オーミックコンタクト電極が製造された整流器エピタキシャルウエハを接着剤除去溶液に浸入して９５ｍｉｎ浸漬し、取り出した後に脱イオン水で洗浄してアセトンに入れて８ｍｉｎ超音波し、取り出した後に脱イオン水で洗浄して窒素ガスで乾燥させる。
（７）マスク板の位置合わせマークにより、整流器エピタキシャルウエハを位置合わせし、ステップ（３）のフォトリソグラフィプロセスを繰り返し、対応する位置でフォトリソグラフィ現像を行って、整流器エピタキシャルウエハ上の、デバイスのショットキーコンタクト電極パターンを露出させる領域を製造する。
（８）フォトリソグラフィした整流器エピタキシャルウエハに対してオーミックコンタクト電極９を製造する。デバイスのオーミックコンタクト電極パターンが製造された整流器エピタキシャルウエハを電子ビーム蒸着装置に入れて、キャビティの真空度を５．５×１０－５Ｐａまで真空化し、その後オーミックコンタクト電極物質Ｔｉ／Ａｌ／Ｎｉ／Ａｕを順次蒸着する。最後にステップ（６）のプロセスを繰り返し、エピタキシャルウエハの表面に残留したフォトレジストと蒸着金属を除去する。
（９）プラズマ強化化学気相堆積方法を用いてＳｉＮｘパッシベーション層７を製造し、電極が製造された整流器エピタキシャルウエハをプラズマ強化化学気相堆積装置に入れて、機器を８００℃まで昇温し、キャビティの真空度を１×１０－５Ｐａまで真空化して、１１０ｍｉｎ堆積する。
（１０）ステップ（３）のプロセスを繰り返し、フォトリソグラフィ現像によってエピタキシャルウエハの表面にマスク板を製造し、オーミックコンタクト電極とショットキーコンタクト電極パターン上のＳｉＮｘ（ｘ＝１．３３～１．５）を露出させる。
（１１）ウェットエッチング法を用いて、露出したＳｉＮｘパッシベーション層をエッチング除去し、取り出した後に脱イオン水で洗浄し、最後にステップ（６）のプロセスを繰り返し、エピタキシャルウエハの表面に残留したフォトレジストとＳｉＮｘを除去する。
（１２）マスク板の位置合わせマークにより位置合わせし、ステップ（３）と（４）を繰り返し、エピタキシャルウエハの表面にフォトリソグラフィ現像を行ってメサ分離パターンを製造し、表面に凹溝を１．５μｍの深さでエッチングし、最後にエピタキシャルウエハの表面を脱イオン水で洗浄して窒素ガスで乾燥させる。
（１３）メサ分離パッシベーション層を製造する。整流器エピタキシャルウエハをプラズマ支援化学気相堆積装置に入れて、ステップ（９）のプロセスを繰り返し、整流器エピタキシャルウエハのエッチングされた凹溝内にＳｉＮｘパッシベーション層を１１０ｍｉｎ堆積する。
（１４）ステップ（１１）のウェットエッチングプロセスを用いて整流器エピタキシャルウエハの表面の余分なＳｉＮｘ層を除去した後、ステップ（６）のプロセスを用いて、接着剤除去溶液の浸漬と超音波洗浄によって整流器エピタキシャルウエハの表面に残留したＳｉＮｘとフォトレジストを除去し、最後にシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器の製造を完了する。
本実施例で製造されたＧａＮ薄膜のＧａＮ（０００２）ｘ線ロッキング曲線の半値幅は０．０９５°である。製造された整流器エピタキシャルウエハの順方向Ｊ－Ｖ曲線のオン電圧は０．８０Ｖであり、計算された固有オン抵抗ＲＯＮは９．３ｍΩ／ｓｑであり、従って、大電力で動作する場合には、デバイスは安定性と信頼性に優れている。逆方向Ｉ－Ｖ曲線では、－２０Ｖの逆バイアス電圧下で、デバイスの漏れ電流が－０．０００３５Ａであるため、逆方向漏電性能に優れている。同時に、本実施例で製造された整流器の電子ガスの濃度が１０１４ｃｍ－２に達し、移動度が３０００ｃｍ２／Ｖ・ｓに達することが測定される。
上記実施例は本発明の好ましい実施形態であるが、本発明の実施形態は前記実施例に制限されるものではなく、本発明の精神実質及び原理から逸脱することなく行われた他の任意の変更、修正、代替、組み合わせ、簡素化は、いずれも等価な置換方式であり、すべて本発明の保護範囲内に含まれるべきである。

Claims (10)

  1. シリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器であって、順次積層されたシリコン基板（１）、ＧａＮバッファ層（２）、炭素ドープ半絶縁性ＧａＮ層（３）、２次元ＡｌＮ層（４）、非ドープＧａＮ層（５）、非ドープＩｎＧａＮ層（６）及びＳｉＮｘパッシベーション層（７）を含み、非ドープＩｎＧａＮ層（６）の一側に設置されたメサ分離凹溝（８）及びショットキーコンタクト電極（９）をさらに含み、前記メサ分離凹溝（８）は、非ドープＧａＮ層（５）、非ドープＩｎＧａＮ層（６）、ＳｉＮｘパッシベーション層（７）及びショットキーコンタクト電極（９）に接触し、前記ショットキーコンタクト電極（９）は、メサ分離凹溝（８）、非ドープＧａＮ層（５）に接触する、ことを特徴とするシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器。
  2. 前記ＧａＮバッファ層（２）の厚さは６５０～９００ｎｍである、ことを特徴とする請求項１に記載のシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器。
  3. 前記炭素ドープ半絶縁性ＧａＮ層（３）のドープ濃度は５．０×１０１８～６．０×１０１８ｃｍ－３であり、厚さは８０～１８０ｎｍである、ことを特徴とする請求項１に記載のシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器。
  4. 前記２次元ＡｌＮ層（４）の厚さは２～４個の原子層である、ことを特徴とする請求項１に記載のシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器。
  5. 前記２次元ＡｌＮ層（４）の厚さは２つの原子層である、ことを特徴とする請求項４に記載のシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器。
  6. 前記非ドープＧａＮ層（５）の厚さは３５０～５５０ｎｍである、ことを特徴とする請求項１に記載のシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器。
  7. 前記非ドープＩｎＧａＮ層（６）の厚さは５０～２００ｎｍである、ことを特徴とする請求項１に記載のシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器。
  8. 前記ＳｉＮｘパッシベーション層（７）中のｘは、＝１．２９～１．５１である、ことを特徴とする請求項１に記載のシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器。
  9. 前記メサ分離凹溝（８）の深さは１．２～１．５μｍであり、前記ショットキーコンタクト電極（９）の厚さは２２０～２５０ｎｍである、ことを特徴とする請求項１に記載のシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器。
  10. 請求項１～９のいずれか１項に記載のシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器の製造方法であって、
    シリコン基板上にＧａＮバッファ層、炭素ドープ半絶縁性ＧａＮ層、２次元ＡｌＮ層、非ドープＧａＮ層及び非ドープＩｎＧａＮ層を順次成長させて、整流器エピタキシャルウエハを得るステップ（１）と、
    ステップ（１）で得られた整流器エピタキシャルウエハをアセトン、無水エタノールに順次入れて超音波処理し、取り出した後に脱イオン水で洗浄して窒素ガスで乾燥させるステップ（２）と、
    ショットキーコンタクト電極パターンを整流器エピタキシャルウエハに移すステップ（３）であって、ステップ（２）で得られた整流器エピタキシャルウエハ上にフォトレジストを均一にスピンコーティングして、フォトリソグラフィ装置に入れて露光し、最後にエピタキシャルウエハを現像液で洗浄してパターンを現像するステップ（３）と、
    反応性イオンエッチング法を用いて、整流器エピタキシャルウエハのショットキーコンタクト電極パターンに沿って凹溝をエッチングして、オーミックコンタクト電極を得るステップ（４）と、
    ショットキーコンタクト電極を製造するステップ（５）であって、ステップ（４）で得られたオーミックコンタクト電極パターンの凹溝がエッチングされた整流器エピタキシャルウエハを電子ビーム蒸着装置に入れて、その後キャビティを真空化し、金属ターゲットを電子銃で衝撃して、金属をエピタキシャルウエハの表面に堆積させ、蒸着が終了した後に、エピタキシャルウエハをアニールするステップ（５）と、
    整流器エピタキシャルウエハを接着剤除去溶液に浸入して脱イオン水で洗浄し、その後エピタキシャルウエハをアセトンに入れて超音波処理して、窒素ガスで乾燥させるステップ（６）と、
    マスク板の位置合わせマークにより、整流器エピタキシャルウエハを位置合わせし、ステップ（３）を繰り返し、対応する位置でフォトリソグラフィ現像を行って、デバイスのオーミックコンタクト電極パターンを製造して洗浄するステップ（７）と、
    オーミックコンタクト電極を製造するステップ（８）であって、ステップ（５）と（６）を繰り返し、電極金属を堆積した後にアニールして洗浄し、オーミックコンタクト電極の製造を完了するステップ（８）と、
    窒化ケイ素パッシベーション層を製造するステップ（９）であって、ステップ（８）で得られた整流器エピタキシャルウエハをプラズマ強化化学気相堆積装置に入れて、順次昇温し、真空化し、キャリアガス及び反応ガスを導入し、最後にエピタキシャルウエハの表面にＳｉＮｘパッシベーション層を堆積するステップ（９）と、
    ステップ（３）を繰り返し、オーミックコンタクト電極とショットキーコンタクト電極で露光して現像して、２つの電極上のＳｉＮｘを露出させるステップ（１０）と、
    ウェットエッチング法を用いて、露出したＳｉＮｘをエッチング除去し、最後にステップ（６）を繰り返し、整流器エピタキシャルウエハの表面に残留したフォトレジストとＳｉＮｘパッシベーション層を除去するステップ（１１）と、
    マスク板の位置合わせマークにより位置合わせし、ステップ（３）と（４）を繰り返し、メサ分離パターンをエピタキシャルウエハの表面に移して表面に凹溝をエッチングするステップ（１２）と、
    ステップ（１２）で得られた整流器エピタキシャルウエハをプラズマ支援化学気相堆積装置に入れて、ステップ（８）を繰り返し、ステップ（１２）でエッチングされた凹溝内にＳｉＮｘパッシベーション層を堆積するステップ（１３）と、
    ステップ（１１）を繰り返し、エピタキシャルウエハの表面の余分なフォトレジストを除去した後に、接着剤除去溶液の浸漬と超音波洗浄によって整流器エピタキシャルウエハの表面に残留したフォトレジストとＳｉＮｘを除去し、シリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器の製造を完了するステップ（１４）と、を含む、ことを特徴とするシリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器の製造方法。
JP2022565938A 2020-04-27 2020-07-07 シリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器及びその製造方法 Active JP7470458B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010346191.2A CN111430457A (zh) 2020-04-27 2020-04-27 一种硅衬底上GaN/二维AlN异质结整流器及其制备方法
CN202010346191.2 2020-04-27
PCT/CN2020/100510 WO2021217875A1 (zh) 2020-04-27 2020-07-07 一种硅衬底上 GaN / 二维 AlN 异质结整流器及其制备方法

Publications (2)

Publication Number Publication Date
JP2023528581A JP2023528581A (ja) 2023-07-05
JP7470458B2 true JP7470458B2 (ja) 2024-04-18

Family

ID=71551902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022565938A Active JP7470458B2 (ja) 2020-04-27 2020-07-07 シリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器及びその製造方法

Country Status (4)

Country Link
US (1) US20230030977A1 (ja)
JP (1) JP7470458B2 (ja)
CN (1) CN111430457A (ja)
WO (1) WO2021217875A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113327759B (zh) * 2021-05-30 2022-11-15 南京工业职业技术大学 一种基于宽禁带异质结结构的平面变压器
CN114242782A (zh) * 2021-11-24 2022-03-25 华南理工大学 N极性GaN/AlGaN基射频整流器及其制备方法
CN114242800B (zh) * 2021-11-24 2023-08-22 华南理工大学 日盲AlGaN紫外光电探测器及其制备方法
CN114646419B (zh) * 2022-03-23 2023-06-09 中山大学 一种气体压强传感器及其制备方法和气体压强检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084653A (ja) 2010-10-08 2012-04-26 Advanced Power Device Research Association 半導体装置およびその製造方法
WO2014050250A1 (ja) 2012-09-25 2014-04-03 古河電気工業株式会社 半導体積層基板および半導体素子
JP2014527707A (ja) 2011-06-30 2014-10-16 ソイテック シリコンまたは類似の基板上に窒化ガリウムの厚いエピタキシャル層を形成するための方法、およびこの方法を使用して得られる層
CN108010956A (zh) 2017-12-19 2018-05-08 华南理工大学 一种硅衬底上N极性面高频GaN整流器外延结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US8441030B2 (en) * 2004-09-30 2013-05-14 International Rectifier Corporation III-nitride multi-channel heterojunction interdigitated rectifier
WO2013008414A1 (ja) * 2011-07-08 2013-01-17 パナソニック株式会社 整流装置
CN204067372U (zh) * 2013-12-27 2014-12-31 广州吉日嘉禾电子科技发展有限公司 一种异质结构整流二极管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084653A (ja) 2010-10-08 2012-04-26 Advanced Power Device Research Association 半導体装置およびその製造方法
JP2014527707A (ja) 2011-06-30 2014-10-16 ソイテック シリコンまたは類似の基板上に窒化ガリウムの厚いエピタキシャル層を形成するための方法、およびこの方法を使用して得られる層
WO2014050250A1 (ja) 2012-09-25 2014-04-03 古河電気工業株式会社 半導体積層基板および半導体素子
CN108010956A (zh) 2017-12-19 2018-05-08 华南理工大学 一种硅衬底上N极性面高频GaN整流器外延结构及其制备方法

Also Published As

Publication number Publication date
CN111430457A (zh) 2020-07-17
WO2021217875A1 (zh) 2021-11-04
US20230030977A1 (en) 2023-02-02
JP2023528581A (ja) 2023-07-05

Similar Documents

Publication Publication Date Title
JP7470458B2 (ja) シリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器及びその製造方法
US11257935B2 (en) Gan rectifier suitable for operating under 35GHZ alternating-current frequency, and preparation method therefor
CN104992974B (zh) 金刚石基双层绝缘栅介质场效应晶体管及其制备方法
CN104752494B (zh) 金刚石材料欧姆接触电极及其制备方法和应用
CN113284948B (zh) 一种GaN器件及其制备方法
CN107369720B (zh) 一种p型金刚石高低势垒肖特基二极管及其制备方法
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN107248528A (zh) 低频率损耗GaN基微波功率器件及其制作方法
CN103715255B (zh) 一种自对准栅GaN HEMT器件及其制备方法
CN107706245B (zh) 一种氮化物平面结构共振隧穿二极管及其制备方法
CN107302022A (zh) 低损伤表面处理高效率器件及其制作方法
CN212010980U (zh) 一种硅衬底上GaN/二维AlN异质结整流器
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
CN107104046B (zh) 氮化镓肖特基二极管的制备方法
CN111599872A (zh) 一种GaN基平面肖特基变容管的制备方法
CN213401214U (zh) 一种AlGaN/GaN基35GHz毫米波整流器
CN115498034B (zh) 一种GaN HEMT器件及其制备方法
WO2023092855A1 (zh) N极性GaN/AlGaN基射频整流器及其制备方法
CN114156346A (zh) 一种AlGaN/GaN基35GHz毫米波整流器及其制备方法与应用
CN109904228B (zh) 界面电荷补偿常关型金刚石基场效应晶体管及其制备方法
CN107068762A (zh) 具有多凹陷缓冲层的4H‑SiC金属半导体场效应管的制备方法
CN109216283B (zh) 一种基于肖特基二极管的毫米波过保护电路及其制备方法
CN106711210A (zh) 介质辅助支撑型纳米栅器件及其制作方法
CN116169170A (zh) 具有平面分布式沟道的GaN基射频器件及其制备方法
CN117577530A (zh) 一种氮化镓功率电子器件的制备方法及器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20230331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240401

R150 Certificate of patent or registration of utility model

Ref document number: 7470458

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150