WO2014050250A1 - 半導体積層基板および半導体素子 - Google Patents

半導体積層基板および半導体素子 Download PDF

Info

Publication number
WO2014050250A1
WO2014050250A1 PCT/JP2013/068560 JP2013068560W WO2014050250A1 WO 2014050250 A1 WO2014050250 A1 WO 2014050250A1 JP 2013068560 W JP2013068560 W JP 2013068560W WO 2014050250 A1 WO2014050250 A1 WO 2014050250A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electric field
field relaxation
thickness
relaxation layer
Prior art date
Application number
PCT/JP2013/068560
Other languages
English (en)
French (fr)
Inventor
亮祐 田村
和行 梅野
達志 品川
高木　啓史
亮平 牧野
江 李
Original Assignee
古河電気工業株式会社
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 古河電気工業株式会社, 富士電機株式会社 filed Critical 古河電気工業株式会社
Priority to US14/422,398 priority Critical patent/US9276066B2/en
Priority to JP2014538236A priority patent/JP6142877B2/ja
Publication of WO2014050250A1 publication Critical patent/WO2014050250A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Definitions

  • the present invention relates to a semiconductor laminated substrate and a semiconductor element.
  • nitride semiconductors Group III nitride semiconductors
  • GaN Group III nitride semiconductors
  • nitride semiconductors such as GaN have attracted attention as materials for next-generation power semiconductor elements because they have higher dielectric breakdown strength than silicon semiconductors.
  • Nitride semiconductors are difficult to produce a large-diameter single crystal substrate, and are therefore generally grown on a substrate using a material different from that of a nitride semiconductor, such as a silicon substrate or a sapphire substrate. .
  • the nitride semiconductor in order to relieve the difference in thermal expansion coefficient and lattice constant between the substrate and the nitride semiconductor, the nitride semiconductor can be preferably epitaxially grown on the different substrate by forming a buffer layer on the substrate. This becomes possible (see Patent Documents 1 and 2).
  • the buffer layer disclosed in Patent Document 1 includes, for example, a first layer made of AlN having a thickness of 0.5 to 50 nm, and a second layer made of GaN having a thickness of 0.5 to 200 nm.
  • the laminated structure is repeated.
  • the leakage current that escapes in the vertical direction of the substrate (the vertical direction of the nitride semiconductor layer perpendicular to the main surface of the substrate) tends to increase. It is necessary to grow the nitride semiconductor layer to a sufficient thickness. In this case, since the crystal growth time of the nitride semiconductor layer becomes long, there is a problem in that the throughput is deteriorated and the necessary source gas is increased, resulting in an increase in manufacturing cost.
  • the buffer layer disclosed in Patent Document 2 includes, for example, a first layer made of GaN having a thickness of 200 nm to 1000 nm and a second layer made of AlN having a thickness of 0.5 nm to 200 nm.
  • a two-dimensional electron gas is generated at the interface between the uppermost AlN layer and the GaN layer of the buffer layer.
  • the two-dimensional electron gas since the two-dimensional electron gas has conductivity in the lateral direction of the substrate (in the direction of the laminated surface of the nitride semiconductor layer parallel to the main surface of the substrate), it causes leakage.
  • the two-dimensional electron gas behaves electrically as an equipotential surface, an electric field distribution is formed in which an electric field is concentrated on a nitride semiconductor layer (for example, a GaN layer) above the buffer layer.
  • a nitride semiconductor layer for example, a GaN layer
  • leakage between the electrodes in the lateral direction is likely to increase, and eventually the total film thickness of the nitride semiconductor layer necessary for ensuring the breakdown voltage increases.
  • the same problem as in the case of using the buffer layer disclosed in Patent Document 1 occurs.
  • the present invention has been made in view of the above, and an object of the present invention is to provide a semiconductor laminated substrate and a semiconductor element that can reduce the total film thickness of a nitride semiconductor layer with respect to a required breakdown voltage.
  • a semiconductor multilayer substrate is formed on a substrate, a buffer layer made of a nitride semiconductor formed on the substrate, and the buffer layer.
  • An electric field control layer made of a nitride semiconductor and having conductivity in a lateral direction of the substrate, an electric field relaxation layer made of a nitride semiconductor formed on the electric field control layer, and a nitride semiconductor formed on the electric field relaxation layer A resistance in the substrate lateral direction of the electric field control layer is not more than 10 times the resistance of the electric field relaxation layer, and the film thickness of the electric field relaxation layer and the film thickness of the buffer layer
  • the ratio of electric field sharing between the electric field relaxation layer and the buffer layer is controlled by the ratio.
  • the electric field relaxation layer is formed on the first electric field relaxation layer and the first electric field relaxation layer, and the first electric field relaxation layer has a layer configuration. It has a different 2nd electric field relaxation layer, It is characterized by the above-mentioned.
  • the semiconductor multilayer substrate according to the present invention is the semiconductor multilayer substrate according to the above invention, wherein the upper surface of the electric field relaxation layer and the upper surface of the electric field control layer with respect to the total thickness of the buffer layer, the electric field control layer, and the electric field relaxation layer.
  • the distance ratio is in the range of 0.3 to 0.8.
  • the semiconductor multilayer substrate according to the present invention is the semiconductor multilayer substrate according to the above invention, wherein the upper surface of the electric field relaxation layer and the upper surface of the electric field control layer with respect to the total thickness of the buffer layer, the electric field control layer, and the electric field relaxation layer.
  • the distance ratio is in the range of 0.3 to 0.7.
  • the semiconductor multilayer substrate according to the present invention is the semiconductor multilayer substrate according to the above invention, wherein the upper surface of the electric field relaxation layer and the upper surface of the electric field control layer with respect to the total thickness of the buffer layer, the electric field control layer, and the electric field relaxation layer.
  • the distance ratio is in the range of 0.4 to 0.7.
  • the breakdown voltage is not less than Vb and the leakage current when the voltage of Vb is applied is not more than IL in the above invention.
  • the active layer, the electric field relaxation layer, and the electric field control The sum of the film thicknesses of the layer and the buffer layer is dt, and the resistance per film thickness of the combined region of the active layer and the electric field relaxation layer is represented by Vb / (IL ⁇ dt)
  • b is 0.3 ⁇ a / (a + b) ⁇ 0.8
  • the relationship is established.
  • the breakdown voltage is not less than Vb and the leakage current when the voltage of Vb is applied is not more than IL in the above invention.
  • the active layer, the electric field relaxation layer, and the electric field control The sum of the film thicknesses of the layer and the buffer layer is dt, and the resistance per film thickness of the combined region of the active layer and the electric field relaxation layer is represented by Vb / (IL ⁇ dt)
  • b is 0.3 ⁇ a / (a + b) ⁇ 0.7
  • the relationship is established.
  • the breakdown voltage is not less than Vb and the leakage current when the voltage of Vb is applied is not more than IL in the above invention.
  • the active layer, the electric field relaxation layer, and the electric field control The sum of the film thicknesses of the layer and the buffer layer is dt, and the resistance per film thickness of the combined region of the active layer and the electric field relaxation layer is represented by Vb / (IL ⁇ dt)
  • b is 0.4 ⁇ a / (a + b) ⁇ 0.7
  • the relationship is established.
  • the carbon concentration is 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 in the combined region of the active layer and the electric field relaxation layer.
  • the thickness of a region is c
  • the thickness of a region having a carbon concentration of 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 among the combined region of the electric field control layer and the buffer layer is d
  • 0.3 ⁇ c / (c + d) ⁇ 0.8 The relationship is established.
  • the carbon concentration is 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 in the combined region of the active layer and the electric field relaxation layer.
  • the thickness of a region is c
  • the thickness of a region having a carbon concentration of 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 among the combined region of the electric field control layer and the buffer layer is d
  • 0.3 ⁇ c / (c + d) ⁇ 0.7 The relationship is established.
  • the carbon concentration is 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 in the combined region of the active layer and the electric field relaxation layer.
  • the thickness of a region is c
  • the thickness of a region having a carbon concentration of 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 among the combined region of the electric field control layer and the buffer layer is d
  • 0.4 ⁇ c / (c + d) ⁇ 0.7 The relationship is established.
  • the semiconductor laminated substrate according to the present invention is characterized in that, in the above invention, a resistance in the substrate lateral direction of the electric field control layer is 10 times or less of a resistance of the electric field relaxation layer.
  • the electric field control layer includes a first layer made of Al x Ga 1-x N (0 ⁇ x ⁇ 1) and a wider band than the first layer. It has a stacked structure with a second layer made of Al y Ga 1-y N (0 ⁇ y ⁇ 1) having a gap.
  • the semiconductor multilayer substrate according to the present invention is characterized in that, in the above invention, the electric field control layer has a region whose resistance is reduced by doping with impurities.
  • the electric field relaxation layer is constituted by a single layer in which the second electric field relaxation layer has a single composition
  • the first electric field relaxation layer is the substrate.
  • the first electric field relaxation layer is composed of a first portion having the same composition as the second electric field relaxation layer
  • the second electric field relaxation layer includes a second portion having a different composition.
  • the second portion has a film thickness such that the resistance in the lateral direction of the substrate where the one portion and the second portion are combined is greater than 1/10 of the resistance of the second electric field relaxation layer. It is characterized by that.
  • the electric field relaxation layer is formed of a single layer in which the second electric field relaxation layer has a single composition, and the first electric field relaxation layer has a thickness of 5 nm.
  • a 20 nm Al z Ga 1-z N (0 ⁇ z ⁇ 1) layer and a 5 nm to 20 nm Al w Ga 1-w N (0 ⁇ w ⁇ 1 and z ⁇ w) layer are alternately repeated several times. It has a laminated structure.
  • the electric field relaxation layer is composed of AlGaN having a composition in which the first electric field relaxation layer has a band gap that narrows from the substrate side toward the active layer side. It is characterized by being.
  • the electric field relaxation layer, the first electric field relaxation layer is composed of a plurality of AlGaN layers, and the plurality of AlGaN layers are the active layer from the substrate side. It is characterized by having different compositions from each other with the band gap narrowing toward the side.
  • the buffer layer includes an Al u Ga 1-u N (0 ⁇ u ⁇ 1) layer having a thickness of 0.1 ⁇ m to 0.8 ⁇ m and a thickness of 20 nm to A 60 nm Al v Ga 1-v N (0 ⁇ v ⁇ 1 and u ⁇ v) layer is alternately and repeatedly stacked a plurality of times.
  • the active layer includes an electron transit layer and an electron supply layer formed on the electron transit layer and having a wider band gap than the electron transit layer. It has a laminated structure.
  • the semiconductor element according to the present invention is characterized in that two or more electrodes are provided on the active layer of the semiconductor multilayer substrate of the present invention.
  • the electrode is formed on the active layer, is formed on the active layer, is formed on the active layer, and is formed on the active layer. And an ohmic electrode for ohmic contact.
  • the electrode is formed on the active layer, and is formed on the active layer with two ohmic electrodes that are in ohmic contact with the active layer. And a Schottky electrode disposed between the ohmic electrodes and having a Schottky junction with the active layer.
  • the electrode is formed on the active layer, and is formed on the active layer with two ohmic electrodes that are in ohmic contact with the active layer. It includes an insulating film disposed between ohmic electrodes and an electrode formed on the insulating film.
  • the active layer is a stack of an electron transit layer and an electron supply layer formed on the electron transit layer and having a wider band gap than the electron transit layer.
  • e is an elementary charge
  • n s is the concentration of a two-dimensional electron gas at the interface between the electron transit layer and the electron supply layer
  • d 0 is the thickness of the electron transit layer
  • d 1 is the thickness of the electric field relaxation layer.
  • the distance between the upper surface and the upper surface of the electric field control layer, d 2 is the film thickness of the electric field control layer, d 3 is the film thickness of the buffer layer, ⁇ is the dielectric constant of the electron transit layer and the electric field relaxation layer, V is a voltage applied to the electrode, and V 1 is a potential of the electric field control layer.
  • the semiconductor element according to the present invention is characterized in that, in the above invention, the following formula (2) is satisfied.
  • the semiconductor element according to the present invention is characterized in that, in the above invention, the following formula (3) is satisfied.
  • the semiconductor element according to the present invention is characterized in that, in the above invention, the following formula (4) is satisfied.
  • R on [ ⁇ ] is a specification value of on-resistance required for the semiconductor element
  • r sheet [ ⁇ ⁇ ⁇ ] is an average value of sheet resistance between the electrodes
  • N s [cm ⁇ 3 ] is the electrode The average value of the carrier density between them
  • Lac is the distance between the electrodes
  • W is the width of the current path between the electrodes.
  • FIG. 1 is a schematic cross-sectional view of the semiconductor element according to the first embodiment.
  • FIG. 2A shows the relationship between the ratio of the thickness of the electric field relaxation layer to the sum of the thickness of the electric field relaxation layer and the thickness of the buffer layer, and the total thickness for realizing a semiconductor device having a withstand voltage of 600 V or 1200 V.
  • FIG. 2B is a diagram showing an equivalent circuit for calculating the relationship shown in FIG. 2A.
  • FIG. 3A is a diagram showing the relationship between the ratio of the resistance of the electric field control layer in the lateral direction of the electric field control layer to the resistance of the electric field relaxation layer and the total film thickness, which are necessary for realizing a semiconductor device having a withstand voltage of 600V and 1200V.
  • FIG. 2A shows the relationship between the ratio of the thickness of the electric field relaxation layer to the sum of the thickness of the electric field relaxation layer and the thickness of the buffer layer, and the total thickness for realizing a semiconductor device having a withstand voltage of 600 V or 1200 V
  • FIG. 3B is a diagram showing an equivalent circuit for calculating the relationship shown in FIG. 3A.
  • FIG. 4 is a schematic cross-sectional view of the semiconductor element according to the second embodiment.
  • FIG. 5 is a schematic cross-sectional view of a semiconductor element according to the third embodiment.
  • FIG. 6 is a schematic cross-sectional view of a semiconductor element according to the fourth embodiment.
  • FIG. 7 is a schematic cross-sectional view of a semiconductor element according to the fifth embodiment.
  • FIG. 8 is a schematic cross-sectional view of a semiconductor element according to the sixth embodiment.
  • FIG. 9 is a schematic cross-sectional view of a semiconductor element according to the seventh embodiment.
  • FIG. 10 is a schematic cross-sectional view of a semiconductor element according to the eighth embodiment.
  • FIG. 11 is a schematic cross-sectional view of a semiconductor element according to the ninth embodiment.
  • FIG. 12 is a schematic cross-sectional view of the semiconductor element according to the tenth embodiment.
  • FIG. 13
  • FIG. 1 is a schematic cross-sectional view of the semiconductor element according to the first embodiment.
  • the semiconductor element 100 ⁇ / b> A is a Schottky Barrier Diode (SBD) including a semiconductor multilayer substrate 10, an anode electrode A that is an ohmic electrode formed on the semiconductor multilayer substrate 10, and a cathode electrode C that is a Schottky electrode. is there.
  • SBD Schottky Barrier Diode
  • the semiconductor multilayer substrate 10 includes a substrate 11, a buffer layer 12 formed on the substrate 11, an electric field control layer 13 formed on the buffer layer 12, and an electric field relaxation layer 14 formed on the electric field control layer 13. And an active layer 15 formed on the electric field relaxation layer 14.
  • the buffer layer 12, the electric field control layer 13, the electric field relaxation layer 14, and the active layer 15 are sequentially grown on the substrate 11 by, for example, a metal organic chemical vapor deposition (MOCVD) method.
  • MOCVD metal organic chemical vapor deposition
  • the substrate 11 is a Si (111) substrate.
  • the main surface may be slightly inclined within a range of ⁇ 10 ° from the (111) plane.
  • the buffer layer 12 is formed by sequentially laminating an AlN layer 12a and an AlGaN layer 12b, and on the AlGaN layer 12b, C-GaN layers 12c, 12e, and 12g, which are GaN layers doped with carbon (C), and AlN.
  • the layers 12d, 12f, and 12h are alternately stacked a plurality of times.
  • the buffer layer 12 has a function of relaxing the difference in thermal expansion coefficient and lattice constant between the substrate 11 made of Si and the nitride semiconductor layer to be laminated on the buffer layer 12.
  • the AlN layers 12a, 12d, 12f, and 12h which are layers made of AlN, are preferable because the increase in leakage current is suppressed if the film thickness is 20 nm or more, and the nitride semiconductor layer on the substrate 11 if the film thickness is 60 nm or less. It is preferable because warpage and cracks are easily suppressed.
  • the C—GaN layers 12c, 12e, and 12g which are layers made of GaN, are preferably thick in order to improve the breakdown voltage of the semiconductor element 100A, but warp and cracks are generated in the nitride semiconductor layer on the substrate 11. It is preferable that the thickness is easy to suppress.
  • the preferred film thickness of the C—GaN layers 12c, 12e, 12g is, for example, 0.1 ⁇ m to 0.8 ⁇ m.
  • the number of pairs of the C—GaN layer and the AlN layer is preferably 3 pairs or more in order to reduce dislocations in the active layer 15 formed on the buffer layer 12, but on the substrate 11.
  • the number is preferably 6 pairs or less.
  • the electric field control layer 13 has a configuration in which a C-GaN layer 13a as a first layer and an AlN layer 13b as a second layer are stacked.
  • a preferable film thickness of the C-GaN layer 13a is, for example, 0.1 ⁇ m to 0.8 ⁇ m.
  • a preferable thickness of the AlN layer 13b is, for example, 20 nm to 60 nm.
  • Two-dimensional electron gas (2DEG) is generated at the interface between the C-GaN layer 13a and the AlN layer 13b.
  • the electric field control layer 13 is formed with a conductive surface in the lateral direction of the substrate (that is, in the direction of the laminated surface of the nitride semiconductor layer on the substrate 11) at the interface between the C-GaN layer 13a and the AlN layer 13b. Therefore, it functions as a conductive layer. Further, the electric field control layer 13 is not limited to the AlN / C—GaN structure, and may be composed of, for example, an n-type GaN layer whose resistance is reduced by doping Si.
  • the electric field relaxation layer 14 includes a first electric field relaxation layer 14a and a second electric field relaxation layer 14b formed on the first electric field relaxation layer 14a.
  • the first electric field relaxation layer 14a has a multilayer structure in which a pair of an AlN layer and a GaN layer is repeatedly stacked a plurality of times.
  • the thickness of each of the AlN layer and the GaN layer is preferably in the range of 5 nm to 20 nm, for example. If it is 5 nm or more, it is preferable for maintaining uniformity of the film thickness of each layer in the substrate surface. If it is 20 nm or less, 2DEG is suppressed from being generated at the interface between the AlN layer and the GaN layer, and the substrate The lateral resistance is sufficiently high.
  • the second electric field relaxation layer 14b is a single layer having a single composition of C-GaN.
  • the first electric field relaxation layer 14a and the second electric field relaxation layer 14b have different layer configurations.
  • the difference in layer structure means that the layered structure and composition of the layers are different from each other.
  • the active layer 15 includes an electron transit layer 15a made of GaN and an electron supply layer 15b made of AlGaN.
  • 2DEG serving as a channel is generated at the interface between the electron transit layer 15a and the electron supply layer 15b. If the electron supply layer 15b has a film thickness of 20 nm to 30 nm and an Al composition of 20% to 30%, it is preferable because the concentration of 2DEG can be increased within a range where cracks do not occur.
  • the electron transit layer 15a can be composed of, for example, undoped GaN or C-GaN. When the electron transit layer 15a is made of C-GaN, the carbon concentration is preferably lower than 1 ⁇ 10 18 cm ⁇ 3 in terms of suppressing a decrease in mobility of the two-dimensional electron gas.
  • the thickness of the electron transit layer 15a is within a range of 50 nm to 1 ⁇ m depending on the carbon concentration. It is preferable to set an optimum film thickness so that the resistance can be suppressed. For example, when the carbon concentration is low, it is preferable to increase the film thickness.
  • the anode electrode A is formed on the electron supply layer 15b of the active layer 15, and is in Schottky junction with the 2DEG channel of the active layer 15.
  • Anode electrode A has a Ti / Al structure (thickness is 25 nm / 200 nm, for example), for example.
  • the cathode electrode C is formed on the electron supply layer 15 b of the active layer 15 and is in ohmic contact with the 2DEG channel of the active layer 15.
  • Cathode electrode C has, for example, a Ni / Au / Ti structure (with a film thickness of, for example, 100 nm / 250 nm / 20 nm).
  • the distance (interelectrode distance) between the anode electrode A and the cathode electrode C in the semiconductor element 100A is L.
  • the interelectrode distance is defined as the distance between the ends of the portions where the two electrodes are in contact with the active layer 15.
  • a conductive surface is formed in the lateral direction of the substrate at the AlN / GaN interface between the C-GaN layer 13a and the AlN layer 13b of the electric field control layer 13, and functions as a conductive layer.
  • the AlN / GaN interface always behaves at the same potential.
  • the electric field relaxation layer 14 and the buffer layer 12 can be applied at the time of reverse bias by setting the ratio between the film thickness of the electric field relaxation layer 14 sandwiching the electric field control layer 13 and the film thickness of the buffer layer 12. It is possible to adjust the ratio of the electric field formed in each of the above. By optimizing this ratio, the total thickness of the nitride semiconductor layer (that is, the total thickness from the buffer layer 12 to the active layer 15 existing on the substrate 11) can be reduced with respect to the required breakdown voltage.
  • the electric field control layer 13 that behaves electrically as an equipotential surface between the electric field relaxation layer 14 and the buffer layer 12, the electric field relaxation layer 14 and the cathode electrode located in the region below the anode electrode A
  • the electric field can be shared at three locations of the electric field relaxation layer 14 and the buffer layer 12 located below C, and the ratio of the electric field sharing is determined by the film thickness of the electric field relaxation layer 14 and the film thickness of the buffer layer 12. It can be controlled by the ratio. Therefore, by optimizing this ratio, the breakdown voltage per film thickness of the nitride semiconductor layer can be made larger than when the electric field control layer 13 is not provided.
  • FIG. 2A shows the ratio of the thickness of the electric field relaxation layer to the total thickness of the electric field relaxation layer, the electric field control layer, and the buffer layer when the semiconductor element 100A is used with the anode grounded, and the semiconductor element with a withstand voltage of 600V or 1200V. It is a figure which shows the relationship with the total film thickness for implement
  • FIG. 2B is a diagram showing an equivalent circuit for calculating the relationship shown in FIG. 2A.
  • the equivalent circuit C1 in FIG. 2B includes a resistance R1 corresponding to the resistance in the film thickness direction of the electric field relaxation layer 14 below the cathode electrode C, and a resistance R2 corresponding to the resistance in the film thickness direction of the electric field relaxation layer 14 below the anode electrode A.
  • a resistance R3 corresponding to the sum of the resistance in the thickness direction of the buffer layer 12 and the resistance in the thickness direction of the electric field control layer 13.
  • Reference numeral V denotes an external power source.
  • the resistance values of the resistors R1, R2, and R3 are set according to the film thickness ratio of the corresponding layers. As an example of reference values of the resistors R1, R2, and R3, for example, when the horizontal axis in FIG. 2A is 0.5, the total film thickness is 4 ⁇ m, the withstand voltage is 600 V, and the allowable current is 10 ⁇ A, 40 M ⁇ , 40 M ⁇ , 40 M ⁇ .
  • the withstand voltage in FIG. 2A assumes a situation where the leakage reaches an unacceptable level when the electric field of the electric field relaxation layer 14 or the buffer layer 12 under the anode electrode A exceeds 1 MV / cm in the equivalent circuit C1 in FIG. 2B. . That is, the breakdown voltage in FIG. 2A is defined by the applied voltage when the electric field of the electric field relaxation layer 14 or the buffer layer 12 under the anode electrode A is 1 MV / cm. In addition, it is assumed that the resistivity of the buffer layer 12, the electric field control layer 13, and the electric field relaxation layer 14 is uniform.
  • (distance between the upper surface of the electric field relaxation layer and the upper surface of the electric field control layer) / (electric field relaxation layer + electric field control layer + buffer layer) on the horizontal axis in FIG. 2A means the electric field relaxation layer 14 and the electric field control layer 13.
  • the film thickness of the electric field relaxation layer 14 with respect to the total film thickness of the buffer layer 12 is shown.
  • a value of 1 on the horizontal axis corresponds to a case where at least the electric field control layer 13 is substantially absent, and the conductive substrate 11 functions as a layer having lateral conductivity like the electric field control layer. As the value of becomes closer to zero, the electric field control layer 13 is positioned closer to the active layer 15.
  • the film thickness of 14 and the thickness of the buffer layer 12 are arranged in the vicinity of the middle of the film thickness, the required breakdown voltage can be secured with the smallest film thickness, and the necessary film as compared with the case where the electric field control layer 13 is not provided. It can be seen that the thickness can be reduced by up to 33%.
  • the thickness can be reduced by up to 33%.
  • a layer having a film thickness of at least 8 ⁇ m or more must be formed only by the electric field relaxation layer, which may be difficult to manufacture. Therefore, as shown in FIG. 2A, (distance between the upper surface of the electric field relaxation layer and the upper surface of the electric field control layer) / (electric field relaxation layer + electric field control layer + buffer layer) is in the range of 0.3 to 0.8. It is preferably in the range of 0.3 to 0.7, more preferably in the range of 0.4 to 0.7.
  • the thickness of the first electric field relaxation layer 14a is, for example, 1 ⁇ m to 4 ⁇ m (the number of pairs of AlN layers and GaN layers is, for example, 40
  • the thickness of the second electric field relaxation layer 14b which is a single layer made of C-GaN, is set to 100 nm to 2 ⁇ m, and (distance between the upper surface of the electric field relaxation layer and the upper surface of the electric field control layer) / ( (Electric field relaxation layer + electric field control layer + buffer layer) in the range of 0.3 to 0.8, preferably in the range of 0.3 to 0.7, more preferably in the range of 0.4 to 0.7.
  • the film thickness for the required breakdown voltage can be reduced.
  • the electric field relaxation layer is a single C-GaN layer. Therefore, the upper limit of the film thickness of the electric field relaxation layer that can be grown without generating cracks is 1.2 ⁇ m, and the upper limit of the film thickness of the buffer layer is about 3.2 ⁇ m. It is known by the inventors' investigation. This indicates that there are problems with the prior art in the following two points.
  • the upper limit of the film thickness of the electric field relaxation layer is 1.2 ⁇ m. The total thickness of the layer and the buffer layer reaches only 2.4 ⁇ m, and cannot be set to a thickness necessary for realizing a withstand voltage of 600 V, for example.
  • the prior art has (optimization of (distance between the upper surface of the electric field relaxation layer and the upper surface of the electric field control layer) / (electric field relaxation layer + electric field control layer + buffer layer) and thickening of the total film thickness. It is difficult to achieve both, and it is considered difficult to realize a crystal having a desired breakdown voltage.
  • FIG. 3A shows the relationship between the ratio of the resistance in the substrate lateral direction of the electric field control layer to the resistance of the electric field relaxation layer and the total film thickness, which are necessary for realizing a semiconductor element with a withstand voltage of 600 V and 1200 V in the semiconductor element 100A.
  • FIG. 3B is a diagram showing an equivalent circuit for calculating the relationship shown in FIG. 3A.
  • 3B includes a resistance R1 corresponding to the resistance in the film thickness direction of the electric field relaxation layer 14 below the cathode electrode C and a resistance R2 corresponding to the resistance in the film thickness direction of the electric field relaxation layer 14 below the anode electrode A. And a resistance R3 corresponding to the sum of the resistance in the thickness direction of the buffer layer 12 and the resistance in the thickness direction of the electric field control layer 13, and the resistance in the lateral direction of the substrate of the electric field control layer 13 (below the cathode electrode C) Resistance R4 corresponding to the resistance under the anode electrode A).
  • the resistance in the substrate lateral direction of the electric field control layer 13 is not more than 10 times the resistance of the electric field relaxation layer 14 when the required total film thickness is used in the conventional technique. In order to effectively reduce the total film thickness, it is preferable. Moreover, if it is 0.1 times or less, since a required total film thickness becomes the smallest, it is more preferable. Further, when the resistance in the substrate lateral direction of the electric field control layer 13 is not more than 1 times the resistance of the electric field relaxation layer 14, the required total film thickness is the required total film thickness when using the conventional technique, This is preferable because it is less than or equal to about the minimum value of the required total film thickness.
  • 2A and 3A are examples of withstand voltages of 600 V and 1200 V, and other withstand voltage values have the same tendency as in FIGS. 2A and 3A.
  • the electric field relaxation layer 14 is composed of two layers, ie, a first electric field relaxation layer 14a and a second electric field relaxation layer 14b having different layer configurations, and the first electric field relaxation layer 14a is further composed of a plurality of layers. Has been. This makes it easier to control warpage and cracks when realizing the same film thickness than when the electric field relaxation layer is formed of a single layer made of a GaN layer or the like.
  • the distance between the upper surface of the electric field control layer and the electric field control layer) / (electric field relaxation layer + electric field control layer + buffer layer) can be more easily adjusted to a suitable range of 0.4 to 0.7.
  • Vb required breakdown voltage
  • IL required current value
  • the electric field relaxation layer 14 and the buffer layer 12 The resistance per unit film thickness is preferably 1.1 M ⁇ / ⁇ m to 1.7 M ⁇ / ⁇ m.
  • the resistance per film thickness is Vb / (IL ⁇ dt) in the combined region of the active layer 15 and the electric field relaxation layer 14.
  • the thickness of the region larger than the value represented by) is a
  • the resistance per film thickness of the region where the electric field control layer 13 and the buffer layer 12 are combined is represented by Vb / (IL ⁇ dt).
  • the thickness of the larger region is b
  • the relationship of 0.3 ⁇ a / (a + b) ⁇ 0.8 holds, and the relationship of 0.3 ⁇ a / (a + b) ⁇ 0.7 Is more preferable, and it is more preferable that the relationship of 0.4 ⁇ a / (a + b) ⁇ 0.7 is satisfied.
  • the means for increasing the resistance of the electric field relaxation layer 14, the electric field control layer 13 and the buffer layer 12 includes, for example, carbon doping, but the carbon concentration of the electric field relaxation layer 14, the electric field control layer 13 and the buffer layer 12 is 1 ⁇ .
  • a range of 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 is preferable. If the carbon concentration is 1 ⁇ 10 18 cm ⁇ 3 or more, it is preferable to increase the resistance per unit film thickness to a required value, and if it is 1 ⁇ 10 20 cm ⁇ 3 or less, the distortion of the crystal lattice is large. In view of suppressing the occurrence of cracks, it is preferable.
  • the thickness of the region having the carbon concentration of 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 among the region including the active layer 15 and the electric field relaxation layer 14 is c, and the electric field control layer 13
  • the thickness of the region having a carbon concentration of 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 is d
  • 0.3 ⁇ c / ( c + d) ⁇ 0.8 is preferable
  • 0.3 ⁇ c / (c + d) ⁇ 0.7 is more preferable
  • An example of the method for manufacturing the semiconductor element 100A according to the first embodiment is as follows.
  • the buffer layer 12, the electric field control layer 13, and the electric field relaxation layer 14 are sequentially epitaxially grown on the substrate 11 using the MOCVD method.
  • trimethyl gallium (TMG) and ammonia (NH 3 ) can be used as a source gas for growing a layer made of GaN.
  • Trimethylaluminum (TMA) and NH 3 can be used as a source gas for growing a layer made of AlN.
  • the crystal growth temperature is preferably 900 ° C. to 1000 ° C. for any layer. Note that by using the source gas, carbon contained in the source gas is doped during crystal growth.
  • the active layer 15 is epitaxially grown on the electric field relaxation layer 14.
  • TMG and NH 3 can be used as a source gas for growing a layer made of GaN.
  • TMG, TMA, and NH 3 can be used as a source gas for growing a layer made of AlGaN.
  • the crystal growth temperature is preferably 1000 ° C. to 1050 ° C. for any layer.
  • an anode electrode A and a cathode electrode C are formed on the active layer 15.
  • sputtering can be used to form each electrode.
  • the cathode electrode C is preferably annealed in a temperature range of 500 ° C. to 700 ° C., for example, in order to reduce the contact resistance with 2DEG after being formed using a sputtering method or the like.
  • the semiconductor element 100A according to the first embodiment can reduce the total film thickness of the nitride semiconductor layer with respect to the required breakdown voltage, thereby reducing the manufacturing cost.
  • FIG. 4 is a schematic cross-sectional view of the semiconductor element according to the second embodiment.
  • the semiconductor element 100B is a HEMT (High Electron Mobility Transistor) type including a source electrode S, a gate electrode G, and a drain electrode D in place of the anode electrode A and the cathode electrode C in the semiconductor element 100A according to the first embodiment.
  • FET Field effect transistor
  • the source electrode S and the drain electrode D are formed on the electron supply layer 15b of the active layer 15, and are in ohmic contact with the 2DEG channel of the active layer 15.
  • the source electrode S and the drain electrode D are constituted by, for example, a Ni / Au / Ti structure (the film thickness is, for example, 100 nm / 250 nm / 20 nm).
  • the gate electrode G is formed on the electron supply layer 15 b of the active layer 15 and forms a Schottky junction with the active layer 15.
  • the gate electrode G is disposed between the source electrode S and the drain electrode D.
  • the gate electrode G has, for example, a Ti / Al structure (a film thickness is, for example, 25 nm / 200 nm).
  • the semiconductor element 100B according to the second embodiment can also achieve the same effect as the semiconductor element 100A, that is, the total film thickness of the nitride semiconductor layer can be reduced with respect to the required breakdown voltage. Is low.
  • FIG. 5 is a schematic cross-sectional view of a semiconductor element according to the third embodiment.
  • the gate insulating film I is formed between the source electrode S and the drain electrode D on the electron supply layer 15b of the active layer 15 in the semiconductor element 100B according to the second embodiment, and the gate electrode G is a gate. It is a MOS type FET that is configured to be in Schottky junction with the insulating film I.
  • the gate insulating film I is made of, for example, a SiO 2 film having a thickness of 30 nm to 60 nm.
  • the semiconductor element 100C according to the third embodiment can also achieve the same effect as the semiconductor element 100A, that is, the total film thickness of the nitride semiconductor layer can be reduced with respect to the required breakdown voltage. Is low.
  • FIG. 6 is a schematic cross-sectional view of a semiconductor element according to the fourth embodiment.
  • the semiconductor element 200A is obtained by replacing the semiconductor multilayer substrate 10 with the semiconductor multilayer substrate 20 in the semiconductor element 100A according to the first embodiment.
  • the semiconductor multilayer substrate 20 is obtained by replacing the electric field relaxation layer 14 with the electric field relaxation layer 24 in the semiconductor multilayer substrate 10.
  • the electric field relaxation layer 24 includes a first electric field relaxation layer 24a and a second electric field relaxation layer 24b formed on the first electric field relaxation layer 24a.
  • the first electric field relaxation layer 24 a includes AlGaN layers 24 aa, 24 ab, and 24 ac that are sequentially stacked on the electric field control layer 13.
  • the second electric field relaxation layer 24b is a single layer made of C-GaN.
  • the second electric field relaxation layer 24b can have the same configuration as the second electric field relaxation layer 14b shown in FIG.
  • the AlGaN layers 24aa, 24ab, and 24ac are configured such that the Al composition decreases from the substrate 11 side toward the surface direction (active layer 15 side) (that is, the band gap is narrowed).
  • the Al composition in each of the AlGaN layers 24aa, 24ab, and 24ac may be constant, or the Al composition may decrease toward the active layer 15 in the layer.
  • the Al composition preferably varies from 20% to 0%. In this way, by forming the first electric field relaxation layer 24a with an AlGaN layer having a composition in which the Al composition decreases in the surface direction (active layer 15 side), the occurrence of cracks and warpage can be suppressed.
  • the electric field relaxation layer 24 is composed of two layers, a first electric field relaxation layer 24a and a second electric field relaxation layer 24b, and the first electric field relaxation layer 24a is further composed of a plurality of layers. This makes it easier to control warpage and cracks when realizing the same film thickness than when the electric field relaxation layer is formed of a single layer made of a GaN layer or the like. And the distance between the upper surface of the electric field control layer) / (electric field relaxation layer + electric field control layer + buffer layer).
  • the same effect as that of the semiconductor element 100A can be obtained, that is, the total film thickness of the nitride semiconductor layer can be reduced with respect to the required breakdown voltage. Manufacturing cost is low.
  • the number of AlGaN layers constituting the first electric field relaxation layer 24a is not limited to three, and may be one or more. Further, the Al composition decrease profile is not particularly limited, and may be, for example, stepped or continuous.
  • FIG. 7 is a schematic cross-sectional view of a semiconductor element according to the fifth embodiment.
  • the semiconductor element 200B is a HEMT type FET including a source electrode S, a gate electrode G, and a drain electrode D in place of the anode electrode A and the cathode electrode C in the semiconductor element 200A according to the fourth embodiment.
  • the semiconductor element 200B according to the fifth embodiment can also achieve the same effect as the semiconductor element 200A, that is, the total film thickness of the nitride semiconductor layer can be reduced with respect to the required breakdown voltage. Is low.
  • FIG. 8 is a schematic cross-sectional view of a semiconductor element according to the sixth embodiment.
  • the semiconductor element 200C is a MOS FET in which the gate insulating film I is formed between the electron supply layer 15b of the active layer 15 and the gate electrode G in the semiconductor element 200B according to the fifth embodiment.
  • the semiconductor element 200C according to the sixth embodiment can also obtain the same effect as the semiconductor element 200A, that is, the total film thickness of the nitride semiconductor layer can be reduced with respect to the required breakdown voltage. Is low.
  • FIG. 9 is a schematic cross-sectional view of a semiconductor element according to the seventh embodiment.
  • the semiconductor element 300A is obtained by replacing the semiconductor multilayer substrate 10 with the semiconductor multilayer substrate 30 in the semiconductor element 100A according to the first embodiment.
  • the semiconductor multilayer substrate 30 is obtained by replacing the electric field relaxation layer 14 with the electric field relaxation layer 34 in the semiconductor multilayer substrate 10.
  • the electric field relaxation layer 34 includes a C-GaN layer 34a, an AlN layer 34b formed on the C-GaN layer 34a, and a C-GaN layer 34c formed on the AlN layer 34b.
  • the film thickness of the AlN layer 34b is preferably in the range of 0.5 nm to 20 nm.
  • 2DEG is prevented from being generated at the interface between the AlN layer 34b and the C—GaN layers 34a and 34c, thereby forming an equipotential surface.
  • an equipotential surface is generated in the electric field relaxation layer, the relationship between the film thickness of the electric field relaxation layer and the buffer layer necessary for optimizing the breakdown voltage per film thickness shown in FIG. Since the desired effect may not be obtained, the above film thickness is preferable.
  • the same effect as that of the semiconductor element 100A can be obtained, that is, the total film thickness of the nitride semiconductor layer can be reduced with respect to the required breakdown voltage, and thus the manufacturing cost can be reduced. Is low.
  • FIG. 10 is a schematic cross-sectional view of a semiconductor element according to the eighth embodiment.
  • the semiconductor element 300B is a HEMT type FET including a source electrode S, a gate electrode G, and a drain electrode D in place of the anode electrode A and the cathode electrode C in the semiconductor element 300A according to the seventh embodiment.
  • the semiconductor element 300B according to the eighth embodiment can also obtain the same effect as the semiconductor element 300A, that is, the total film thickness of the nitride semiconductor layer can be reduced with respect to the required breakdown voltage. Is low.
  • FIG. 11 is a schematic cross-sectional view of a semiconductor element according to the ninth embodiment.
  • the semiconductor element 300C is a MOS FET in which a gate insulating film I is formed between the electron supply layer 15b of the active layer 15 and the gate electrode G in the semiconductor element 300B according to the eighth embodiment.
  • the semiconductor element 300C according to the ninth embodiment can achieve the same effect as the semiconductor element 300A, that is, the total film thickness of the nitride semiconductor layer can be reduced with respect to the required breakdown voltage. Is low.
  • FIG. 12 is a schematic cross-sectional view of the semiconductor element according to the tenth embodiment.
  • the field plate layer 36 is formed on the electron supply layer 15b of the active layer 15 so as to be in contact with the anode electrode A in the semiconductor element 100A according to the first embodiment, and the anode electrode A, the cathode electrode C, A protective film P is formed so as to cover the surface of the active layer 15 and a part of the surface of the field plate layer 36, and the anode electrode A is an SBD formed in a stepped shape on the protective film P.
  • the protective film P is made of, for example, a SiO 2 film.
  • the field plate layer 36 is made of a nitride semiconductor material, for example, GaN, having a band gap energy smaller than that of the electron supply layer 15b. Also in the semiconductor element 300 ⁇ / b> D, L that is the distance between the electrodes is the distance between the end portions of the portions where the two electrodes (the anode electrode A and the cathode electrode C) are in contact with the active layer 15.
  • the semiconductor element 300D according to the tenth embodiment can achieve the same effect as the semiconductor element 300A, that is, the total film thickness of the nitride semiconductor layer can be reduced with respect to the required breakdown voltage. Is low.
  • the field plate layer 36 reduces the density of 2DEG at the interface between the electron transit layer 15a and the electron supply layer 15b immediately below the field plate layer 36. Therefore, 2DEG tends to be depleted at a low voltage when a reverse voltage is applied. Further, since the anode electrode A has a stepped shape having a plurality of steps and there are a plurality of corner portions where the electric field strength tends to be high, the electric field is dispersed at these corner portions, and the peak electric field strength is lowered. As a result, the semiconductor element 300D is an element with improved breakdown voltage.
  • the present inventors pulsed the semiconductor element 100A according to the first embodiment, for example, by grounding the anode electrode A and the substrate 11 on the back surface to the same potential and applying a high voltage stress of, for example, 600V. In some cases, it was confirmed that a current collapse component that recovers in the order of 10 ⁇ s is manifested.
  • e elementary charge
  • n s is the upper surface and the electric field of the electron concentration in the 2DEG at the interface between the transport layer 15a and the electron supply layer 15b
  • d 0 is the thickness of the electron transit layer 15a
  • d 1 is the electric field relaxation layer 14
  • ⁇ is the dielectric constant of the electron transit layer 15 a and the electric field relaxation layer 14
  • V is an external voltage (applied voltage)
  • V 1 is the electric potential of the electric field control layer 13.
  • equation (1) is obtained.
  • d 2 is the thickness of the field control layer 13
  • d 3 is the thickness of the buffer layer.
  • the resistance R1 is a resistance in the film thickness direction of the electric field relaxation layer 14 under the cathode electrode C.
  • the resistance R2 is a resistance in the film thickness direction of the electric field relaxation layer 14 below the anode electrode A.
  • the resistance R3 is obtained by adding the resistance in the thickness direction of the buffer layer 12 and the resistance in the thickness direction of the electric field control layer 13.
  • V 1 is determined by the film thickness of the buffer layer 12, the electric field control layer 13, and the electric field relaxation layer 14.
  • Equation (2) Substituting the above equation into the right side of equation (1) yields equation (2). That is, when V 1 is determined by the film thickness of the buffer layer 12, the electric field control layer 13, and the electric field relaxation layer 14, Expression (2) is established.
  • the on-resistance value of the semiconductor element is expressed by the following formula. Therefore, the following equation is derived from the condition that the on-resistance of the semiconductor element is not more than the specification value of the on-resistance required for the semiconductor element.
  • R on [ ⁇ ] is a specification value of on-resistance required for a semiconductor element
  • r sheet [ ⁇ ⁇ ⁇ ] is an average value of sheet resistance between electrodes
  • N s [cm ⁇ 3 ] is an electron per unit area.
  • Lac is the distance between the electrodes
  • W is the width of the current path between the electrodes.
  • FIG. 13 is a diagram for explaining the width of the current path, using the top view of the semiconductor element 100A shown in FIG. L is a distance between the electrodes, and corresponds to Lac in the equation (4).
  • the width of the current path means the width of the current path when a current flows between the target electrodes (here, the anode electrode A and the cathode electrode C).
  • the target electrodes are a gate electrode and a drain electrode.
  • the buffer layer includes an Al u Ga 1-u N (0 ⁇ u ⁇ 1) layer with a thickness of 0.1 ⁇ m to 0.8 ⁇ m and an Al v Ga 1-v with a thickness of 20 nm to 60 nm.
  • N (0 ⁇ v ⁇ 1 and u ⁇ v) layers may be alternately and repeatedly stacked a plurality of times.
  • the electric field control layer includes a first layer made of Al x Ga 1-x N (0 ⁇ x ⁇ 1) and Al y Ga 1-y N (0 ⁇ y) having a wider band gap than the first layer. It may have a laminated structure with the second layer composed of ⁇ 1).
  • the electric field relaxation layer is formed of a single layer having a single composition of the second electric field relaxation layer, and the first electric field relaxation layer has the same composition as the second electric field relaxation layer in order from the side closer to the substrate.
  • the second electric field relaxation layer is composed of a laminated structure of a second portion having a different composition, and the resistance in the substrate lateral direction of the portion where the first portion and the second portion are combined is
  • the second portion may have a thickness that is greater than 1/10 of the resistance of the second electric field relaxation layer.
  • the first electric field relaxation layer may be an Al z film having a thickness of 5 nm to 20 nm.
  • the electron supply layer of the active layer is not particularly limited as long as it has a wider band gap than the electron transit layer.
  • the substrate is made of Si, but the material of the substrate is not particularly limited, and sapphire, silicon carbide (SiC), or zinc oxide (ZnO), which is a substrate different from the nitride semiconductor, is used.
  • the material of each layer of the nitride semiconductor layer is not limited to those of the embodiment described above, Al x In y Ga 1- xy As u P v N 1-uv (although, 0 ⁇ x ⁇ 1,0 ⁇ Y ⁇ 1, x + y ⁇ 1, 0 ⁇ u ⁇ 1, 0 ⁇ v ⁇ 1, and u + v ⁇ 1).
  • the semiconductor multilayer substrate and the semiconductor element according to the present invention are suitable for use in, for example, a power semiconductor element.

Abstract

　基板と、前記基板上に形成された窒化物半導体からなるバッファ層と、前記バッファ層上に形成され、窒化物半導体からなり、基板横方向に導電性を有する電界制御層と、前記電界制御層上に形成された窒化物半導体からなる電界緩和層と、前記電界緩和層上に形成された窒化物半導体からなる活性層と、を備え、前記電界制御層の基板横方向の抵抗が、前記電界緩和層の抵抗の１０倍以下であり、前記電界緩和層の膜厚と前記バッファ層の膜厚との比によって、前記電界緩和層と前記バッファ層との電界分担の比を制御している半導体積層基板である。これによって、必要な耐圧に対する窒化物半導体層の総膜厚を小さくできる半導体積層基板および半導体素子を提供する。

Description

半導体積層基板および半導体素子
　本発明は、半導体積層基板および半導体素子に関するものである。
　ＧａＮなどのＩＩＩ族窒化物半導体（以下窒化物半導体とする）は、シリコン半導体よりも高い絶縁破壊強度を有することから、次世代のパワー半導体素子の材料として注目されている。窒化物半導体は、大口径の単結晶基板を作製することが困難であるため、窒化物半導体とは異なる材料を用いた基板、例えばシリコン基板やサファイヤ基板の上に成長させるのが一般的である。この場合、基板と窒化物半導体との熱膨張係数差と格子定数差とを緩和するために、基板上にバッファ層を形成することにより、異種基板上に窒化物半導体を好適にエピタキシャル成長することが可能になる（特許文献１、２参照）。
特開２００３－５９９４８号公報 特開２００８－１５９６２１号公報
　特許文献１で開示されているバッファ層は、たとえば０．５～５０ｎｍの厚さを持つＡｌＮからなる第一の層と、０．５～２００ｎｍの厚さを持つＧａＮからなる第二の層との積層構造を繰り返した構造を有している。しかしながら、このようなバッファ層の構成では、基板垂直方向（基板の主表面に垂直な、窒化物半導体層の積層方向）に抜けるリーク電流が大きくなりやすいため、必要な耐圧を確保するには、窒化物半導体層を十分な膜厚に結晶成長させる必要がある。この場合、窒化物半導体層の結晶成長時間が長くなるため、スループットの悪化や必要な原料ガスの増加が発生し、製造コストが増加するという問題があった。
　一方、特許文献２で開示されているバッファ層は、たとえば厚さ２００ｎｍ～１０００ｎｍのＧａＮからなる第一の層と、厚さ０．５ｎｍ～２００ｎｍのＡｌＮからなる第二の層とで構成されている。この構成においては、バッファ層の最上部のＡｌＮ層とＧａＮ層の界面に２次元電子ガスが発生することが、本発明者らのこれまでの調査によりわかっている。ここで、２次元電子ガスは、基板横方向（基板の主表面に平行な、窒化物半導体層の積層面方向）に導電性を持つため、リークの原因になる。また、２次元電子ガスは電気的には等電位面として振舞うため、バッファ層より上の窒化物半導体層（たとえばＧａＮ層）に電界が集中したような電界分布が形成される。その結果、特許文献２に開示されるバッファ層を使用した半導体素子では、横方向の電極間のリークが増大しやすくなり、結局は耐圧の確保に必要な窒化物半導体層の総膜厚が増加し、特許文献１に開示されるバッファ層を使用する場合と同様な問題が発生する。
　本発明は、上記に鑑みてなされたものであって、必要な耐圧に対する窒化物半導体層の総膜厚を小さくできる半導体積層基板および半導体素子を提供することを目的とする。
　上述した課題を解決し、目的を達成するために、本発明に係る半導体積層基板は、基板と、前記基板上に形成された窒化物半導体からなるバッファ層と、前記バッファ層上に形成され、窒化物半導体からなり、基板横方向に導電性を有する電界制御層と、前記電界制御層上に形成された窒化物半導体からなる電界緩和層と、前記電界緩和層上に形成された窒化物半導体からなる活性層と、を備え、前記電界制御層の基板横方向の抵抗が、前記電界緩和層の抵抗の１０倍以下であり、前記電界緩和層の膜厚と前記バッファ層の膜厚との比によって、前記電界緩和層と前記バッファ層との電界分担の比を制御していることを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記電界緩和層は、第１電界緩和層と、前記第１電界緩和層上に形成され、前記第１電界緩和層とは層構成が異なる第２電界緩和層とを有することを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記バッファ層、前記電界制御層、および前記電界緩和層の膜厚の総和に対する前記電界緩和層の上面と前記電界制御層の上面との間の距離の比が、０．３～０．８の範囲にあることを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記バッファ層、前記電界制御層、および前記電界緩和層の膜厚の総和に対する前記電界緩和層の上面と前記電界制御層の上面との間の距離の比が、０．３～０．７の範囲にあることを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記バッファ層、前記電界制御層、および前記電界緩和層の膜厚の総和に対する前記電界緩和層の上面と前記電界制御層の上面との間の距離の比が、０．４～０．７の範囲にあることを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、耐圧がＶｂ以上であり、かつ前記Ｖｂの電圧印加時におけるリーク電流がＩＬ以下であり、前記活性層、前記電界緩和層、前記電界制御層、および前記バッファ層の膜厚の総和がｄｔであり、前記活性層と前記電界緩和層とを合わせた領域のうち、膜厚当りの抵抗がＶｂ／（ＩＬ・ｄｔ）で表される値よりも大きい領域の厚さをａ、前記電界制御層と前記バッファ層とを合わせた領域のうち、膜厚当りの抵抗がＶｂ／（ＩＬ・ｄｔ）で表される値よりも大きい領域の厚さをｂとしたときに、
　　０．３≦ａ／（ａ＋ｂ）≦０．８
　の関係が成り立つことを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、耐圧がＶｂ以上であり、かつ前記Ｖｂの電圧印加時におけるリーク電流がＩＬ以下であり、前記活性層、前記電界緩和層、前記電界制御層、および前記バッファ層の膜厚の総和がｄｔであり、前記活性層と前記電界緩和層とを合わせた領域のうち、膜厚当りの抵抗がＶｂ／（ＩＬ・ｄｔ）で表される値よりも大きい領域の厚さをａ、前記電界制御層と前記バッファ層とを合わせた領域のうち、膜厚当りの抵抗がＶｂ／（ＩＬ・ｄｔ）で表される値よりも大きい領域の厚さをｂとしたときに、
　　０．３≦ａ／（ａ＋ｂ）≦０．７
　の関係が成り立つことを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、耐圧がＶｂ以上であり、かつ前記Ｖｂの電圧印加時におけるリーク電流がＩＬ以下であり、前記活性層、前記電界緩和層、前記電界制御層、および前記バッファ層の膜厚の総和がｄｔであり、前記活性層と前記電界緩和層とを合わせた領域のうち、膜厚当りの抵抗がＶｂ／（ＩＬ・ｄｔ）で表される値よりも大きい領域の厚さをａ、前記電界制御層と前記バッファ層とを合わせた領域のうち、膜厚当りの抵抗がＶｂ／（ＩＬ・ｄｔ）で表される値よりも大きい領域の厚さをｂとしたときに、
　　０．４≦ａ／（ａ＋ｂ）≦０．７
　の関係が成り立つことを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記活性層と前記電界緩和層とを合わせた領域のうち、炭素濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３である領域の厚さをｃ、前記電界制御層と前記バッファ層とを合わせた領域のうち、炭素濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３である領域の厚さをｄとしたときに、
　　０．３≦ｃ／（ｃ＋ｄ）≦０．８
　の関係が成り立つことを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記活性層と前記電界緩和層とを合わせた領域のうち、炭素濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３である領域の厚さをｃ、前記電界制御層と前記バッファ層とを合わせた領域のうち、炭素濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３である領域の厚さをｄとしたときに、
　　０．３≦ｃ／（ｃ＋ｄ）≦０．７
　の関係が成り立つことを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記活性層と前記電界緩和層とを合わせた領域のうち、炭素濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３である領域の厚さをｃ、前記電界制御層と前記バッファ層とを合わせた領域のうち、炭素濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３である領域の厚さをｄとしたときに、
　　０．４≦ｃ／（ｃ＋ｄ）≦０．７
　の関係が成り立つことを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記電界制御層の前記基板横方向の抵抗が前記電界緩和層の抵抗の１０倍以下であることを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記電界制御層は、ＡｌｘＧａ１－ｘＮ（０≦ｘ＜１）からなる第１層と、該第１層よりも広いバンドギャップを有するＡｌｙＧａ１－ｙＮ（０＜ｙ≦１）からなる第２層との積層構造を有することを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記電界制御層は、不純物のドープにより低抵抗化された領域を有することを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記電界緩和層は、前記第２電界緩和層が単一の組成からなる単層により構成され、前記第１電界緩和層が、前記基板から近い側から順に、前記第２電界緩和層と同じ組成からなる第一の部分と、前記第２電界緩和層とは組成の異なる第二の部分との積層構造により構成され、かつ、前記第一の部分と前記第二の部分が結合された箇所の前記基板横方向の抵抗が、前記第２電界緩和層の抵抗の１／１０より大きくなるような膜厚を前記第二の部分が有することを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記電界緩和層は、前記第２電界緩和層が単一の組成からなる単層により構成され、前記第１電界緩和層が膜厚５ｎｍ～２０ｎｍのＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）層と膜厚５ｎｍ～２０ｎｍのＡｌｗＧａ１－ｗＮ（０＜ｗ≦１かつｚ＜ｗ）層が交互に複数回繰り返し積層した構造を有することを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記電界緩和層は、前記第１電界緩和層が、前記基板側から前記活性層側に向かってバンドギャップが狭くなる組成のＡｌＧａＮで構成されていることを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記電界緩和層は、前記第１電界緩和層が、複数のＡｌＧａＮ層からなり、前記複数のＡｌＧａＮ層は、前記基板側から前記活性層側に向かってバンドギャップが狭くなる互いに異なる組成を有することを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記バッファ層は、膜厚０．１μｍ～０．８μｍのＡｌｕＧａ１－ｕＮ（０≦ｕ＜１）層と膜厚２０ｎｍ～６０ｎｍのＡｌｖＧａ１－ｖＮ（０＜ｖ≦１かつｕ＜ｖ）層が交互に複数回繰り返し積層した構造を有することを特徴とする。
　また、本発明に係る半導体積層基板は、上記発明において、前記活性層は、電子走行層と、前記電子走行層上に形成され、該電子走行層よりも広いバンドギャップを有する電子供給層との積層構造を有することを特徴とする。
　また、本発明に係る半導体素子は、上記発明の半導体積層基板の前記活性層上に２つ以上の電極を備えたことを特徴とする。
　また、本発明に係る半導体素子は、上記発明において、前記電極は、前記活性層上に形成され、前記活性層とショットキー接合するショットキー電極と、前記活性層上に形成され、前記活性層とオーミック接合するオーミック電極とを含むことを特徴とする。
　また、本発明に係る半導体素子は、上記発明において、前記電極は、前記活性層上に形成され、前記活性層とオーミック接合する２つのオーミック電極と、前記活性層上に形成され、前記２つのオーミック電極の間に配置され、前記活性層とショットキー接合するショットキー電極と、を含むことを特徴とする。
　また、本発明に係る半導体素子は、上記発明において、前記電極は、前記活性層上に形成され、前記活性層とオーミック接合する２つのオーミック電極と、前記活性層上に形成され、前記２つのオーミック電極の間に配置された絶縁膜と、前記絶縁膜上に形成された電極と、を含むことを特徴とする。
　また、本発明に係る半導体素子は、上記発明において、前記活性層は、電子走行層と、前記電子走行層上に形成され、該電子走行層よりも広いバンドギャップを有する電子供給層との積層構造を有し、
　以下の式（１）が成り立つことを特徴とする。
Figure JPOXMLDOC01-appb-M000005
 　ここで、ｅは素電荷、ｎｓは前記電子走行層と前記電子供給層との界面の２次元電子ガスの濃度、ｄ０は前記電子走行層の膜厚、ｄ１は前記電界緩和層の上面と前記電界制御層の上面との間の距離、ｄ２は前記電界制御層の膜厚、ｄ３は前記バッファ層の膜厚、εは前記電子走行層および前記電界緩和層の誘電率、Ｖは前記電極への印加電圧、Ｖ１は前記電界制御層の電位である。
　また、本発明に係る半導体素子は、上記発明において、以下の式（２）が成り立つことを特徴とする。
Figure JPOXMLDOC01-appb-M000006
　また、本発明に係る半導体素子は、上記発明において、以下の式（３）が成り立つことを特徴とする。
Figure JPOXMLDOC01-appb-M000007
　また、本発明に係る半導体素子は、上記発明において、以下の式（４）が成り立つことを特徴とする。
Figure JPOXMLDOC01-appb-M000008
 　ここで、Ｒｏｎ［Ω］は当該半導体素子に要求されるオン抵抗の仕様値、ｒｓｈｅｅｔ［Ω・□］は前記電極間のシート抵抗の平均値、Ｎｓ［ｃｍ－３］は前記電極間のキャリア密度の平均値、Ｌａｃは前記電極間の電極間距離、Ｗは前記電極間における電流経路の幅である。
　本発明によれば、必要な耐圧に対する窒化物半導体層の総膜厚が小さいという効果を有する。
図１は、実施の形態１に係る半導体素子の模式的な断面図である。 図２Ａは、電界緩和層の膜厚とバッファ層の膜厚との和に対する電界緩和層の膜厚の比と、耐圧６００Ｖまたは１２００Ｖの半導体素子を実現するための総膜厚との関係を示す図である。 図２Ｂは、図２Ａに示す関係を計算するための等価回路を示す図である。 図３Ａは、耐圧６００Ｖおよび１２００Ｖの半導体素子を実現するために必要な、電界緩和層の抵抗に対する電界制御層の基板横方向の抵抗の比と、総膜厚との関係を示す図である。 図３Ｂは、図３Ａに示す関係を計算するための等価回路を示す図である。 図４は、実施の形態２に係る半導体素子の模式的な断面図である。 図５は、実施の形態３に係る半導体素子の模式的な断面図である。 図６は、実施の形態４に係る半導体素子の模式的な断面図である。 図７は、実施の形態５に係る半導体素子の模式的な断面図である。 図８は、実施の形態６に係る半導体素子の模式的な断面図である。 図９は、実施の形態７に係る半導体素子の模式的な断面図である。 図１０は、実施の形態８に係る半導体素子の模式的な断面図である。 図１１は、実施の形態９に係る半導体素子の模式的な断面図である。 図１２は、実施の形態１０に係る半導体素子の模式的な断面図である。 図１３は、電流経路の幅を説明する図である。
　以下に、図面を参照して本発明に係る半導体積層基板および半導体素子の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
（実施の形態１）
　図１は、実施の形態１に係る半導体素子の模式的な断面図である。半導体素子１００Ａは、半導体積層基板１０と、半導体積層基板１０上に形成されたオーミック電極であるアノード電極Ａおよびショットキー電極であるカソード電極Ｃを有するショットキーバリアダイオード（Schottky　Barrier　Diode：ＳＢＤ）である。
　半導体積層基板１０は、基板１１と、基板１１上に形成されたバッファ層１２と、バッファ層１２上に形成された電界制御層１３と、電界制御層１３上に形成された電界緩和層１４と、電界緩和層１４上に形成された活性層１５とを備えている。バッファ層１２、電界制御層１３、電界緩和層１４、および活性層１５は、基板１１上に、たとえば有機金属気相成長（ＭＯＣＶＤ）法で順次エピタキシャル成長したものである。
　基板１１は、Ｓｉ（１１１）基板である。ただし、その主表面は（１１１）面から±１０°の範囲で微傾斜していてもよい。
　バッファ層１２は、ＡｌＮ層１２ａと、ＡｌＧａＮ層１２ｂとが順次積層し、さらにＡｌＧａＮ層１２ｂ上には、炭素（Ｃ）をドープしたＧａＮ層であるＣ－ＧａＮ層１２ｃ、１２ｅ、１２ｇと、ＡｌＮ層１２ｄ、１２ｆ、１２ｈとが交互に複数回積層した構成を有する。バッファ層１２は、Ｓｉからなる基板１１と、バッファ層１２の上に積層すべき窒化物半導体層との熱膨張係数差および格子定数差を緩和する機能を有する。
　ＡｌＮからなる層であるＡｌＮ層１２ａ、１２ｄ、１２ｆ、１２ｈは、膜厚が２０ｎｍ以上であればリーク電流の増大が抑制されるので好ましく、６０ｎｍ以下であれば、基板１１上の窒化物半導体層に反りやクラックが発生することを抑制しやすいので好ましい。
　ＧａＮからなる層であるＣ－ＧａＮ層１２ｃ、１２ｅ、１２ｇは、半導体素子１００Ａの耐圧を向上させるために厚いことが好ましいが、基板１１上の窒化物半導体層に反りやクラックが発生することを抑制しやすい程度の厚さであることが好ましい。好ましいＣ－ＧａＮ層１２ｃ、１２ｅ、１２ｇの膜厚は、たとえば０．１μｍ～０．８μｍである。
　また、Ｃ－ＧａＮ層とＡｌＮ層とのペアの数は、バッファ層１２の上に形成される活性層１５における転位を低減するためには３ペア以上であることが好ましいが、基板１１上の窒化物半導体層に反りやクラックが発生することを抑制しやすくするためには６ペア以下であることが好ましい。
　電界制御層１３は、第１の層であるＣ－ＧａＮ層１３ａと、第２の層であるＡｌＮ層１３ｂとが積層した構成を有する。好ましいＣ－ＧａＮ層１３ａの膜厚は、たとえば０．１μｍ～０．８μｍである。好ましいＡｌＮ層１３ｂの膜厚は、たとえば２０ｎｍ～６０ｎｍである。Ｃ－ＧａＮ層１３ａの、ＡｌＮ層１３ｂとの界面には、２次元電子ガス（２ＤＥＧ）が発生する。そのため、電界制御層１３は、Ｃ－ＧａＮ層１３ａとＡｌＮ層１３ｂとの界面に、基板横方向（すなわち、基板１１上の窒化物半導体層の積層面方向）に導電性を有する面が形成されるので、導電性を有する層として機能する。また、電界制御層１３は、ＡｌＮ／Ｃ－ＧａＮ構造に限らず、例えばＳｉのドープにより低抵抗化されたｎ型のＧａＮ層により構成されてもよい。
　電界緩和層１４は、第１電界緩和層１４ａと、第１電界緩和層１４ａ上に形成された第２電界緩和層１４ｂとを有する。第１電界緩和層１４ａは、ＡｌＮ層とＧａＮ層とのペアを複数回繰り返し積層した多層構造からなる。ＡｌＮ層およびＧａＮ層の各層の膜厚は、いずれも例えば５ｎｍ～２０ｎｍの範囲が好ましい。５ｎｍ以上であれば、基板面内で各層の膜厚の均一性を保つために好ましい、また、２０ｎｍ以下であれば、ＡｌＮ層とＧａＮ層との界面に２ＤＥＧが発生することが抑制され、基板横方向の抵抗が十分高い構成となる。一方、第２電界緩和層１４ｂはＣ－ＧａＮの単一の組成からなる単層である。このように、第１電界緩和層１４ａと、第２電界緩和層１４ｂとでは層構成が異なる。ここで、層構成が異なるとは、層の積層構造や組成が互いに異なることを意味する。
　活性層１５は、ＧａＮからなる電子走行層１５ａとＡｌＧａＮからなる電子供給層１５ｂとで構成されている。電子走行層１５ａの電子供給層１５ｂとの界面にはチャネルとなる２ＤＥＧが発生する。電子供給層１５ｂは、膜厚が２０ｎｍ～３０ｎｍ、Ａｌ組成が２０％～３０％であれば、クラックが発生しない範囲で２ＤＥＧの濃度を高濃度にすることができるので好ましい。また、電子走行層１５ａはたとえばアンドープＧａＮまたはＣ－ＧａＮで構成できる。電子走行層１５ａがＣ－ＧａＮからなる場合は、炭素濃度は１×１０１８ｃｍ－３より低いことが、２次元電子ガスの移動度の低下を抑制する点で好ましい。電子走行層１５ａの炭素濃度が１×１０１８ｃｍ－３より低い場合あるいはアンドープＧａＮの場合は、電子走行層１５ａの膜厚については、炭素濃度に応じて、５０ｎｍ～１μｍの範囲内で、リークが抑制される程度の抵抗となるような最適の膜厚とすることが好ましい。たとえば、炭素濃度が低い場合は膜厚を厚くすることが好ましい。
　アノード電極Ａは、活性層１５の電子供給層１５ｂ上に形成されており、活性層１５の２ＤＥＧチャネルとショットキー接合する。アノード電極Ａは、たとえばＴｉ／Ａｌ構造（膜厚の構成はたとえば２５ｎｍ／２００ｎｍ）で構成される。カソード電極Ｃは、活性層１５の電子供給層１５ｂ上に形成されており、活性層１５の２ＤＥＧチャネルとオーミック接合する。カソード電極Ｃは、たとえばＮｉ／Ａｕ／Ｔｉ構造（膜厚の構成はたとえば１００ｎｍ／２５０ｎｍ／２０ｎｍ）で構成される。半導体素子１００Ａにおけるアノード電極Ａとカソード電極Ｃとの距離（電極間距離）はＬである。なお、電極間距離は、２つの電極が活性層１５と接触している各部分の端部の間の距離で定義される。
　ここで、半導体素子１００Ａでは、電界制御層１３のＣ－ＧａＮ層１３ａとＡｌＮ層１３ｂとのＡｌＮ／ＧａＮ界面に、基板横方向に導電性を有する面が形成され、導電性を有する層として機能する。その結果、ＡｌＮ／ＧａＮ界面は常に同電位になるように振舞う。半導体素子１００Ａでは、この性質を利用して、電界制御層１３を挟む電界緩和層１４の膜厚とバッファ層１２の膜厚との比の設定によって、逆バイアス時に電界緩和層１４およびバッファ層１２のそれぞれに形成される電界の比を調整することができる。この比を最適化することによって、必要な耐圧に対して窒化物半導体層の総膜厚（すなわち、基板１１上に存在する、バッファ層１２から活性層１５までの総膜厚）を小さくできる。
　言い換えると、電界緩和層１４とバッファ層１２との間に等電位面として電気的に振舞う電界制御層１３を介挿することによって、アノード電極Ａ下の領域に位置する電界緩和層１４、カソード電極Ｃ下に位置する電界緩和層１４、およびバッファ層１２の３箇所で電界を分担できるようになり、かつ、その電界分担の比を電界緩和層１４の膜厚とバッファ層１２の膜厚との比によって制御できるようになる。このため、この比を最適化することによって、窒化物半導体層の膜厚当りの耐圧を、電界制御層１３が無いときよりも大きくすることができる。
　図２Ａは、半導体素子１００Ａをアノード接地で使用する場合において、電界緩和層と電界制御層とバッファ層との膜厚の総和に対する電界緩和層の膜厚の比と、耐圧６００Ｖまたは１２００Ｖの半導体素子を実現するための総膜厚との関係を示す図である。図２Ｂは、図２Ａに示す関係を計算するための等価回路を示す図である。図２Ｂにおける等価回路Ｃ１は、カソード電極Ｃ下の電界緩和層１４の膜厚方向の抵抗に対応する抵抗Ｒ１と、アノード電極Ａ下の電界緩和層１４の膜厚方向の抵抗に対応する抵抗Ｒ２と、バッファ層１２の膜厚方向の抵抗と電界制御層１３の厚膜方向の抵抗を足したものに相当する抵抗Ｒ３とを備える。符号Ｖは外部電源である。各抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値は対応する層の膜厚の比に応じて設定される。各抵抗Ｒ１、Ｒ２、Ｒ３の参考値として一例を示すと、例えば図２Ａにおける横軸が０．５、総膜厚が４μｍで耐圧６００Ｖ、許容電流１０μＡを満たす場合には、それぞれ４０ＭΩ、４０ＭΩ、４０ＭΩとなる。
　図２Ａにおける耐圧は、図２Ｂにおける等価回路Ｃ１において、アノード電極Ａ下の電界緩和層１４あるいはバッファ層１２の電界が１ＭＶ/ｃｍを超えると、リークが許容できない水準に達する状況を想定している。すなわち、図２Ａにおける耐圧は、アノード電極Ａ下の電界緩和層１４あるいはバッファ層１２の電界が１ＭＶ/ｃｍとなる場合の印加電圧で定義している。また、バッファ層１２、電界制御層１３および電界緩和層１４の抵抗率が一様である場合を想定している。
　また、図２Ａの横軸の（電界緩和層の上面と電界制御層の上面の間の距離）／（電界緩和層＋電界制御層＋バッファ層）とは、電界緩和層１４と電界制御層１３とバッファ層１２との膜厚の総和に対する電界緩和層１４の膜厚を示している。横軸の値が１の場合は、少なくとも電界制御層１３が実質的に無く、導電性の基板１１が電界制御層のように横方向の導電性を有する層としてはたらく場合に相当し、横軸の値がゼロに近づくに従って、活性層１５に近い側に電界制御層１３が位置することとなる。
　図２Ａに示すように、（電界緩和層の上面と電界制御層の上面の間の距離）／（電界緩和層＋電界制御層＋バッファ層）の値が０．７５以下であれば、電界制御層１３が無い構成の場合（横軸が１の場合）と比べて膜厚あたりの耐圧が２０％向上することがわかる。また、（電界緩和層の上面と電界制御層の上面の間の距離）／（電界緩和層＋電界制御層＋バッファ層）の値が０．５付近、すなわち電界制御層１３を、電界緩和層１４の膜厚とバッファ層１２の膜厚とを合わせた膜厚の中間付近に配置すると、最も少ない膜厚で必要な耐圧を確保でき、電界制御層１３がない場合に比べて、必要な膜厚を最大３３％だけ減少させることができることがわかる。また、（電界緩和層の上面と電界制御層の上面の間の距離）／（電界緩和層＋電界制御層＋バッファ層）が０．８を超えるような場合は、耐圧６００Ｖの場合は少なくとも４μｍ以上、耐圧１２００Ｖの場合は少なくとも８μｍ、以上の膜厚の層を電界緩和層のみで構成せねばならず、製造が困難な場合がある。そのため、図２Ａに示すように、（電界緩和層の上面と電界制御層の上面の間の距離）／（電界緩和層＋電界制御層＋バッファ層）は、０．３～０．８の範囲にあることが好ましく、０．３～０．７の範囲にあることがより好ましく、０．４～０．７の範囲にあることがさらに好ましい。
　また、図２Ａの結果から、耐圧６００Ｖまたは１２００Ｖの半導体素子を実現する際に、たとえば第１電界緩和層１４ａの膜厚を１μｍ～４μｍ（ＡｌＮ層とＧａＮ層とのペアの数としてはたとえば４０ペア～１６０ペア）とし、Ｃ－ＧａＮからなる単層である第２電界緩和層１４ｂの膜厚を１００ｎｍ～２μｍとし、（電界緩和層の上面と電界制御層の上面の間の距離）／（電界緩和層＋電界制御層＋バッファ層）を０．３～０．８の範囲、好ましくは０．３～０．７の範囲、さらに好ましくは０．４～０．７の範囲にすることによって、必要な耐圧に対する膜厚を減少させることができる。
　なお、特許文献２に開示される構成においては、バッファ層最上部に位置するＧａＮ層とＡｌＮ層とのペアが、半導体素子１００Ａにおける電界制御層として機能するものの、電界緩和層をＣ－ＧａＮ単体で構成するために、反りやクラックの制御が困難であり、クラックを発生させずに成長できる電界緩和層の膜厚の上限は１．２μｍ、バッファ層の膜厚の上限は３．２μｍ程度であることが、本発明者らの調査によりわかっている。このことは、以下の２つの点において、従来技術には問題があることを示している。第一に、電界緩和層、バッファ層ともに上限まで成長させた場合、電界緩和層とバッファ層を足した膜厚は４．４μｍに達するが、（電界緩和層の上面と電界制御層の上面の間の距離）／（電界緩和層＋電界制御層＋バッファ層）＝０．２７の場合に相当し、図２Ａの結果から考えると、特許文献２に開示される構成では、膜厚当りの耐圧は、電界制御層が無い場合よりも低い構成となってしまう。このため、例えば耐圧６００Ｖを実現することが困難である。第二に、バッファ層の厚さを上限より低い値、例えば１．２μｍとし、（電界緩和層の上面と電界制御層の上面の間の距離）／（電界緩和層＋電界制御層＋バッファ層）＝０．５として膜厚あたりの耐圧を改善するために好ましい構成をとるという方策も考えられるが、従来の技術によると電界緩和層の膜厚の上限は１．２μｍであるため、電界緩和層とバッファ層を合わせた膜厚は２．４μｍにしか達さず、例えば６００Ｖなどの耐圧を実現するのに必要な厚さにすることができない。以上から、従来技術は、（電界緩和層の上面と電界制御層の上面の間の距離）／（電界緩和層＋電界制御層＋バッファ層）の最適化と、総膜厚の厚膜化の両立が困難であり、所望の耐圧を持つ結晶を実現するのが困難であったと考えられる。
　また、電界制御層１３は、その基板横方向の抵抗が、電界緩和層１４の抵抗の１０倍以下であることが望ましい。図３Ａは、半導体素子１００Ａにおいて、耐圧６００Ｖおよび１２００Ｖの半導体素子を実現するのに必要な、電界緩和層の抵抗に対する電界制御層の基板横方向の抵抗の比と、総膜厚との関係を示す図である。図３Ｂは、図３Ａに示す関係を計算するための等価回路を示す図である。図３Ｂにおける等価回路Ｃ２は、カソード電極Ｃ下の電界緩和層１４の膜厚方向の抵抗に対応する抵抗Ｒ１と、アノード電極Ａ下の電界緩和層１４の膜厚方向の抵抗に対応する抵抗Ｒ２と、バッファ層１２の膜厚方向の抵抗と電界制御層１３の厚膜方向の抵抗とを足したものに相当する抵抗Ｒ３と、電界制御層１３の基板横方向の抵抗（カソード電極Ｃ下とアノード電極Ａ下の間の抵抗）に相当する抵抗Ｒ４とを備える。
　なお、（電界緩和層の上面と電界制御層の上面の間の距離）／（電界緩和層＋電界制御層＋バッファ層）の値としては、所望の耐圧の実現に必要な総膜厚を最小化できる構成である、（電界緩和層の上面と電界制御層の上面の間の距離）／（電界緩和層＋電界制御層＋バッファ層）＝０．５とした。また、図３Ａで、線Ｌ１、Ｌ２は、それぞれ、従来技術である特許文献１の構成において、耐圧６００Ｖ、１２００Ｖの半導体素子を実現するのに必要な総膜厚を示している。
　図３Ａに示されるように、電界制御層１３の基板横方向の抵抗が、電界緩和層１４の抵抗の１０倍以下であることが、必要な総膜厚を、従来技術を用いた場合の必要な総膜厚から効果的に減少させるためには好ましい。また、０．１倍以下であれば、必要な総膜厚が最も小さくなるのでより好ましい。また、電界制御層１３の基板横方向の抵抗が、電界緩和層１４の抵抗の１倍以下である場合は、必要な総膜厚が、従来技術を用いた場合の必要な総膜厚と、必要な総膜厚の最小値との約中間値以下になるので好ましい。
　なお、図２Ａ、３Ａにおける耐圧の６００Ｖおよび１２００Ｖは例示であり、他の耐圧の値についても、図２Ａ、３Ａと同様の傾向となる。
　また、電界緩和層１４については、互いに層構成が異なる第１電界緩和層１４ａと第２電界緩和層１４ｂとの２層で構成されており、第１電界緩和層１４ａはさらに複数の層から構成されている。これによって、電界緩和層をＧａＮ層などからなる単層で構成する場合よりも、同一の膜厚を実現する場合に反りやクラックの制御が容易であるので、図２Ａにおける（電界緩和層の上面と電界制御層の上面の間の距離）／（電界緩和層＋電界制御層＋バッファ層）の値を好適な０．４～０．７の範囲にすることがいっそう容易となる。
　なお、半導体素子１００Ａに要求される耐圧（Ｖｂとする）の印加時におけるリーク電流を、要求される電流値（ＩＬとする）以下に抑制するために、電界緩和層１４およびバッファ層１２の単位膜厚当たりの抵抗は、Ｖｂ／ＩＬを、活性層１５の膜厚、電界緩和層１４の膜厚、電界制御層１３の膜厚、およびバッファ層１２の膜厚の総和ｄｔで除して得られる値であるＶｂ／（ＩＬ・ｄｔ）よりも大きいことが好ましい。
　たとえば、耐圧６００Ｖ、リーク電流値９０μＡである半導体素子１００Ａを、図２Ａにおける横軸が０．４～０．７の領域を満たすように作製しようとする場合、電界緩和層１４およびバッファ層１２の単位膜厚当りの抵抗は、１．１ＭΩ／μｍ～１．７ＭΩ／μｍであることが好ましい。
　上記単位膜厚当たりの抵抗の条件と、図２Ａの結果とを合わせて考えると、活性層１５と電界緩和層１４とを合わせた領域のうち、膜厚当りの抵抗がＶｂ／（ＩＬ・ｄｔ）で表される値よりも大きい領域の厚さをａ、電界制御層１３とバッファ層１２とを合わせた領域のうち、膜厚当りの抵抗がＶｂ／（ＩＬ・ｄｔ）で表される値よりも大きい領域の厚さをｂとしたときに、０．３≦ａ／（ａ＋ｂ）≦０．８の関係が成り立つことが好ましく、０．３≦ａ／（ａ＋ｂ）≦０．７の関係が成り立つことがより好ましく、０．４≦ａ／（ａ＋ｂ）≦０．７の関係が成り立つことがさらに好ましい。
　また、電界緩和層１４、電界制御層１３およびバッファ層１２を高抵抗化する手段には、例えば炭素ドーピングがあるが、電界緩和層１４、電界制御層１３およびバッファ層１２の炭素濃度は１×１０１８ｃｍ－３～１×１０２０ｃｍ－３の範囲にあることが好ましい。炭素濃度が１×１０１８ｃｍ－３以上であれば単位膜厚当りの抵抗を必要な値まで高抵抗化するために好ましく、１×１０２０ｃｍ－３以下であれば結晶格子の歪みが大きくならず、クラックの発生を抑制する点で好ましい。
　この場合、活性層１５と電界緩和層１４とを合わせた領域のうち、炭素濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３である領域の厚さをｃ、電界制御層１３とバッファ層１２とを合わせた領域のうち、炭素濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３である領域の厚さをｄとしたときに、０．３≦ｃ／（ｃ＋ｄ）≦０．８の関係が成り立つことが好ましく、０．３≦ｃ／（ｃ＋ｄ）≦０．７の関係が成り立つことがより好ましく、０．４≦ｃ／（ｃ＋ｄ）≦０．７の関係が成り立つことがさらに好ましい。
　なお、上記実施の形態１に係る半導体素子１００Ａの製造方法を例示すると、以下のとおりである。
　まず、基板１１上に、ＭＯＣＶＤ法を用いて、バッファ層１２、電界制御層１３、電界緩和層１４を順次エピタキシャル成長させる。なお、ＧａＮからなる層を成長するための原料ガスとしては、トリメチルガリウム（ＴＭＧ）およびアンモニア（ＮＨ３）を用いることができる。ＡｌＮからなる層を成長するための原料ガスとしては、トリメチルアルミニウム（ＴＭＡ）およびＮＨ３を用いることができる。結晶成長温度はいずれの層についてもたとえば９００度～１０００度が好ましい。なお、上記原料ガスを使用することによって、原料ガスに含まれる炭素が結晶成長中にドープされる。
　つぎに、電界緩和層１４上に活性層１５をエピタキシャル成長させる。なお、ＧａＮからなる層を成長するための原料ガスとしては、ＴＭＧおよびＮＨ３を用いることができる。ＡｌＧａＮからなる層を成長するための原料ガスとしては、ＴＭＧ、ＴＭＡ、およびＮＨ３を用いることができる。結晶成長温度はいずれの層についてもたとえば１０００度～１０５０度が好ましい。
　つぎに、活性層１５上にアノード電極Ａ、カソード電極Ｃを形成する。各電極の形成はたとえばスパッタ法を用いることができる。カソード電極Ｃについては、スパッタ法などを用いて形成した後、２ＤＥＧとの接触抵抗を低減するため、たとえば５００度～７００度の温度範囲でアニールを行うことが好ましい。
　以上説明したように、本実施の形態１に係る半導体素子１００Ａは、必要な耐圧に対して窒化物半導体層の総膜厚を小さくできるものであり、これによって製造コストが低いものである。
（実施の形態２）
　図４は、実施の形態２に係る半導体素子の模式的な断面図である。半導体素子１００Ｂは、実施の形態１に係る半導体素子１００Ａにおいて、アノード電極Ａおよびカソード電極Ｃに換えて、ソース電極Ｓ、ゲート電極Ｇ、およびドレイン電極Ｄを備えたＨＥＭＴ（High　Electron　Mobility　Transistor）型の電界効果トランジスタ（ＦＥＴ）である。
　ソース電極Ｓおよびドレイン電極Ｄは、活性層１５の電子供給層１５ｂ上に形成されており、活性層１５の２ＤＥＧチャネルとオーミック接合する。ソース電極Ｓおよびドレイン電極Ｄは、たとえばＮｉ／Ａｕ／Ｔｉ構造（膜厚の構成はたとえば１００ｎｍ／２５０ｎｍ／２０ｎｍ）で構成される。ゲート電極Ｇは、活性層１５の電子供給層１５ｂ上に形成されており、活性層１５とショットキー接合する。また、ゲート電極Ｇは、ソース電極Ｓとドレイン電極Ｄとの間に配置されている。ゲート電極Ｇは、たとえばＴｉ／Ａｌ構造（膜厚の構成はたとえば２５ｎｍ／２００ｎｍ）で構成される。
　本実施の形態２に係る半導体素子１００Ｂも、半導体素子１００Ａと同様の効果が得られる、すなわち、必要な耐圧に対して窒化物半導体層の総膜厚を小さくできるものであり、これによって製造コストが低いものである。
（実施の形態３）
　図５は、実施の形態３に係る半導体素子の模式的な断面図である。半導体素子１００Ｃは、実施の形態２に係る半導体素子１００Ｂにおいて、活性層１５の電子供給層１５ｂ上のソース電極Ｓとドレイン電極Ｄとの間にゲート絶縁膜Ｉを形成し、ゲート電極Ｇはゲート絶縁膜Ｉにショットキー接合するようにしたＭＯＳ型のＦＥＴである。なお、ゲート絶縁膜Ｉはたとえば厚さ３０ｎｍ～６０ｎｍのＳｉＯ２膜からなる。
　本実施の形態３に係る半導体素子１００Ｃも、半導体素子１００Ａと同様の効果が得られる、すなわち、必要な耐圧に対して窒化物半導体層の総膜厚を小さくできるものであり、これによって製造コストが低いものである。
（実施の形態４）
　図６は、実施の形態４に係る半導体素子の模式的な断面図である。半導体素子２００Ａは、実施の形態１に係る半導体素子１００Ａにおいて、半導体積層基板１０を半導体積層基板２０に置き換えたものである。また、半導体積層基板２０は、半導体積層基板１０において、電界緩和層１４を電界緩和層２４に置き換えたものである。
　電界緩和層２４は、第１電界緩和層２４ａと、第１電界緩和層２４ａ上に形成された第２電界緩和層２４ｂとを有する。第１電界緩和層２４ａは、電界制御層１３上に順次積層されたＡｌＧａＮ層２４ａａ、２４ａｂ、および２４ａｃを有する。一方、第２電界緩和層２４ｂはＣ－ＧａＮからなる単層である。第２電界緩和層２４ｂは図１に示す第２電界緩和層１４ｂと同様の構成にすることができる。
　ＡｌＧａＮ層２４ａａ、２４ａｂ、および２４ａｃは、基板１１側から表面方向（活性層１５側）に向かってＡｌ組成が減少するように（すなわちバンドギャップが狭くなるように）構成されている。ＡｌＧａＮ層２４ａａ、２４ａｂ、および２４ａｃの各層内のＡｌ組成は一定でも良いし、層内でＡｌ組成が活性層１５側に向かって減少していてもよい。Ａｌ組成は２０％から０％まで変化することが好ましい。このように、第１電界緩和層２４ａを、表面方向（活性層１５側）に向かってＡｌ組成が減少する組成のＡｌＧａＮ層で構成することによって、クラックや反りの発生を抑制することができる。
　また、電界緩和層２４が、第１電界緩和層２４ａと第２電界緩和層２４ｂとの２層で構成されており、第１電界緩和層２４ａはさらに複数の層から構成されている。これによって、電界緩和層をＧａＮ層などからなる単層で構成する場合よりも、同一の膜厚を実現する場合に反りやクラックの制御が容易であるので、図２Ａにおける（電界緩和層の上面と電界制御層の上面の間の距離）／（電界緩和層＋電界制御層＋バッファ層）の値を好適な範囲にすることがいっそう容易となる。
　さらに、本実施の形態４に係る半導体素子２００Ａでも、半導体素子１００Ａと同様の効果が得られる、すなわち、必要な耐圧に対して窒化物半導体層の総膜厚を小さくできるものであり、これによって製造コストが低いものである。
　なお、第１電界緩和層２４ａを構成するＡｌＧａＮ層の数は３に限られず、１以上であればよい。また、Ａｌ組成の減少のプロファイルについても特に限定されず、たとえばステップ状および連続的のいずれでもよい。
（実施の形態５）
　図７は、実施の形態５に係る半導体素子の模式的な断面図である。半導体素子２００Ｂは、実施の形態４に係る半導体素子２００Ａにおいて、アノード電極Ａおよびカソード電極Ｃに換えて、ソース電極Ｓ、ゲート電極Ｇ、およびドレイン電極Ｄを備えたＨＥＭＴ型のＦＥＴである。
　本実施の形態５に係る半導体素子２００Ｂも、半導体素子２００Ａと同様の効果が得られる、すなわち、必要な耐圧に対して窒化物半導体層の総膜厚を小さくできるものであり、これによって製造コストが低いものである。
（実施の形態６）
　図８は、実施の形態６に係る半導体素子の模式的な断面図である。半導体素子２００Ｃは、実施の形態５に係る半導体素子２００Ｂにおいて、活性層１５の電子供給層１５ｂとゲート電極Ｇとの間にゲート絶縁膜Ｉを形成したＭＯＳ型のＦＥＴである。
　本実施の形態６に係る半導体素子２００Ｃも、半導体素子２００Ａと同様の効果が得られる、すなわち、必要な耐圧に対して窒化物半導体層の総膜厚を小さくできるものであり、これによって製造コストが低いものである。
（実施の形態７）
　図９は、実施の形態７に係る半導体素子の模式的な断面図である。半導体素子３００Ａは、実施の形態１に係る半導体素子１００Ａにおいて、半導体積層基板１０を半導体積層基板３０に置き換えたものである。また、半導体積層基板３０は、半導体積層基板１０において、電界緩和層１４を電界緩和層３４に置き換えたものである。
　電界緩和層３４は、Ｃ－ＧａＮ層３４ａと、Ｃ－ＧａＮ層３４ａ上に形成されたＡｌＮ層３４ｂと、ＡｌＮ層３４ｂ上に形成されたＣ－ＧａＮ層３４ｃとからなる。
　ＡｌＮ層３４ｂの膜厚は０．５ｎｍ～２０ｎｍの範囲であることが好ましい。膜厚を２０ｎｍ以下にすることによって、ＡｌＮ層３４ｂとＣ－ＧａＮ層３４ａ、３４ｃとの界面に２ＤＥＧが発生して等電位面が形成されることが抑制される。ここで、電界緩和層に等電位面が発生すると、図２Ａで示した膜厚当たりの耐圧を最適化するのに必要な電界緩和層の膜厚とバッファ層の膜厚との関係が崩れ、所望の効果が得られない場合があるので、上記膜厚とすることが好ましい。
　本実施の形態７に係る半導体素子３００Ａでも、半導体素子１００Ａと同様の効果が得られる、すなわち、必要な耐圧に対して窒化物半導体層の総膜厚を小さくできるものであり、これによって製造コストが低いものである。
（実施の形態８）
　図１０は、実施の形態８に係る半導体素子の模式的な断面図である。半導体素子３００Ｂは、実施の形態７に係る半導体素子３００Ａにおいて、アノード電極Ａおよびカソード電極Ｃに換えて、ソース電極Ｓ、ゲート電極Ｇ、およびドレイン電極Ｄを備えたＨＥＭＴ型のＦＥＴである。
　本実施の形態８に係る半導体素子３００Ｂも、半導体素子３００Ａと同様の効果が得られる、すなわち、必要な耐圧に対して窒化物半導体層の総膜厚を小さくできるものであり、これによって製造コストが低いものである。
（実施の形態９）
　図１１は、実施の形態９に係る半導体素子の模式的な断面図である。半導体素子３００Ｃは、実施の形態８に係る半導体素子３００Ｂにおいて、活性層１５の電子供給層１５ｂとゲート電極Ｇとの間にゲート絶縁膜Ｉを形成したＭＯＳ型のＦＥＴである。
　本実施の形態９に係る半導体素子３００Ｃも、半導体素子３００Ａと同様の効果が得られる、すなわち、必要な耐圧に対して窒化物半導体層の総膜厚を小さくできるものであり、これによって製造コストが低いものである。
（実施の形態１０）
　図１２は、実施の形態１０に係る半導体素子の模式的な断面図である。半導体素子３００Ｄは、実施の形態１に係る半導体素子１００Ａにおいて、活性層１５の電子供給層１５ｂ上にアノード電極Ａに接触するようにフィールドプレート層３６を形成し、アノード電極Ａとカソード電極Ｃとの間の活性層１５の表面およびフィールドプレート層３６の一部表面を覆うように保護膜Ｐを形成し、さらにアノード電極Ａは保護膜Ｐに階段状に乗り上げる形状に形成したＳＢＤである。保護膜ＰはたとえばＳｉＯ２膜からなる。また、フィールドプレート層３６は電子供給層１５ｂよりもバンドギャップエネルギーが小さい窒化物半導体材料、たとえばＧａＮからなる。なお、半導体素子３００Ｄにおいても、電極間距離であるＬは、２つの電極（アノード電極Ａとカソード電極Ｃ）が活性層１５と接触している各部分の端部の間の距離である。
　本実施の形態１０に係る半導体素子３００Ｄも、半導体素子３００Ａと同様の効果が得られる、すなわち、必要な耐圧に対して窒化物半導体層の総膜厚を小さくできるものであり、これによって製造コストが低いものである。
　さらに、半導体素子３００Ｄでは、フィールドプレート層３６によって、フィールドプレート層３６の直下における電子走行層１５ａの電子供給層１５ｂとの界面の２ＤＥＧの密度が減少する。しがたって、逆電圧印加時に２ＤＥＧが低電圧で空乏化しやすい。また、アノード電極Ａが複数ステップの階段状になっており、電界強度が高くなりやすい角部が複数あるため、電界がこれらの角部に分散され、ピーク電界強度が低くなる。その結果、半導体素子３００Ｄは耐圧が向上した素子となる。
　ところで、本発明者らは、たとえば実施の形態１に係る半導体素子１００Ａを、アノード電極Ａと裏面の基板１１とを接地して同電位とし、たとえば６００Ｖの高電圧ストレスを印加してパルス駆動した場合に、１０μｓのオーダーで回復する電流コラプス成分が顕在化する現象があることを確認した。
　本発明者らが鋭意検討したところ、アノード電極Ａと裏面の基板１１とを接地して同電位とした場合、バッファ層１２側から、活性層１５に発生している電流経路としての２ＤＥＧが引き抜かれて容易に空乏化され、カソード電極Ｃの端部での電界集中が発生すると推定した。そして、カソード電極Ｃの端部での電界集中によって１０μｓのオーダーで回復する電流コラプス成分が発生すると推定した。
　さらに、この２ＤＥＧの引き抜きによる空乏化は、電界制御層１３と電子供給層１５ｂとの間に形成されたコンデンサが充電されるときに発生すると推定した。そして、２ＤＥＧの電荷量よりも、コンデンサが蓄積できる電荷量が小さくなるようにすれば、２ＤＥＧが完全に空乏化しないので、カソード電極Ｃの端部での電界集中が抑制され、これに起因する電流コラプス成分も抑制できることに想到した。
　２ＤＥＧの電荷量よりも、コンデンサが蓄積できる電荷量が小さくなる条件は、以下の式で表される。ここで、ｅは素電荷、ｎｓは電子走行層１５ａと電子供給層１５ｂとの界面の２ＤＥＧの濃度、ｄ０は電子走行層１５ａの膜厚、ｄ１は電界緩和層１４の上面と電界制御層１３の上面との間の距離、εは電子走行層１５ａおよび電界緩和層１４の誘電率、Ｖは外部電圧（印加電圧）、Ｖ１は電界制御層１３の電位である。
Figure JPOXMLDOC01-appb-M000009
　上式を変形すると式（１）になる。ここで、ｄ２は電界制御層１３の膜厚、ｄ３はバッファ層の膜厚である。
Figure JPOXMLDOC01-appb-M000010
　なお、たとえば、Ｖ＝６００Ｖ、ｄ１＝２．４μｍ、ｄ２＋ｄ３＝２．２μｍ、ｅ＝１．６×１０１９Ｃ、ε＝９×８．８５×１０－１４Ｆ／ｃｍとすると、後述する式（２）の右辺は、０．４４（ｎｓが１．０×１０１３ｃｍ－２の場合）、０．５５（ｎｓが０．８×１０１３ｃｍ－２の場合）となる。
　ここで、図２Ｂに示す等価回路Ｃ１を考える。抵抗Ｒ１は、カソード電極Ｃ下の電界緩和層１４の膜厚方向の抵抗である。抵抗Ｒ２は、アノード電極Ａ下の電界緩和層１４の膜厚方向の抵抗である。抵抗Ｒ３は、バッファ層１２の膜厚方向の抵抗と電界制御層１３の厚膜方向の抵抗を足したものである。
　抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値をそれぞれＲ１、Ｒ２、Ｒ３とし、等価回路Ｃ１で電圧分担を計算すると、以下の式が成り立つ。
Figure JPOXMLDOC01-appb-M000011
　抵抗Ｒ１、Ｒ２、Ｒ３は同じ材料系であり抵抗率ρが等しいとし、Ｒ１、Ｒ２、Ｒ３として単位面積当たりの抵抗を考えると、以下の式が成り立つ。
Figure JPOXMLDOC01-appb-M000012
　上記２つの式から以下の式が導かれる。このとき、Ｖ１は、バッファ層１２、電界制御層１３、電界緩和層１４の膜厚で決まる。
Figure JPOXMLDOC01-appb-M000013
　上式を式（１）の右辺に代入すると、式（２）になる。
Figure JPOXMLDOC01-appb-M000014
 　すなわち、Ｖ１が、バッファ層１２、電界制御層１３、電界緩和層１４の膜厚で決まる場合は、式（２）が成り立つ。
　一方、Ｖ１が中間電位で決まる場合には、式（１）は以下の式（３）となる。
Figure JPOXMLDOC01-appb-M000015
　また、２ＤＥＧが完全に空乏化しないようにすると、空乏層がカソード電極端（またはドレイン電極端）まで到達しないので、以下の式が成り立つ。
Figure JPOXMLDOC01-appb-M000016
　また、半導体素子のオン抵抗値は以下の式で表される。
Figure JPOXMLDOC01-appb-M000017
 　よって、半導体素子のオン抵抗が半導体素子に要求されるオン抵抗の仕様値以下であるという条件から、以下の式が導かれる。
Figure JPOXMLDOC01-appb-M000018
　さらに、上記式から、式（４）が導かれる。
Figure JPOXMLDOC01-appb-M000019
 　なお、Ｒｏｎ［Ω］は半導体素子に要求されるオン抵抗の仕様値、ｒｓｈｅｅｔ［Ω・□］は電極間のシート抵抗の平均値、Ｎｓ［ｃｍ－３］は単位面積当たりの電子の数を表す２ＤＥＧ濃度を単位体積辺りのキャリアの数に換算したキャリア密度、Ｌａｃは電極間距離、Ｗは電極間における電流経路の幅である。
　図１３は、図１に示す半導体素子１００Ａの上面図を用いて、電流経路の幅を説明する図である。Ｌは電極間距離であり、式（４）のＬａｃに相当する。図１３に示すように、電流経路の幅とは、対象となる電極（ここではアノード電極Ａとカソード電極Ｃ）の間に電流が流れるときの電流経路の幅を意味する。なお、半導体素子が電界効果トランジスタの場合は、対象となる電極は、ゲート電極およびドレイン電極である。
　なお、上記実施の形態において、バッファ層は、膜厚０．１μｍ～０．８μｍのＡｌｕＧａ１－ｕＮ（０≦ｕ＜１）層と膜厚２０ｎｍ～６０ｎｍのＡｌｖＧａ１－ｖＮ（０＜ｖ≦１かつｕ＜ｖ）層が交互に複数回繰り返し積層した構造を有するものでもよい。また、電界制御層は、ＡｌｘＧａ１－ｘＮ（０≦ｘ＜１）からなる第１層と、該第１層よりも広いバンドギャップを有するＡｌｙＧａ１－ｙＮ（０＜ｙ≦１）からなる第２層との積層構造を有するものでもよい。また、電界緩和層は、第２電界緩和層が単一の組成からなる単層により構成され、第１電界緩和層が、基板から近い側から順に、第２電界緩和層と同じ組成からなる第一の部分と、第２電界緩和層とは組成の異なる第二の部分との積層構造により構成され、かつ、第一の部分と第二の部分が結合された箇所の基板横方向の抵抗が、第２電界緩和層の抵抗の１／１０より大きくなるような膜厚を第二の部分が有する構造であっても良く、例えば、第１電界緩和層は、膜厚５ｎｍ～２０ｎｍのＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）層と膜厚５ｎｍ～２０ｎｍのＡｌｗＧａ１－ｗＮ（０＜ｗ≦１かつｚ＜ｗ）層が交互に複数回繰り返し積層した構造を有するものでもよい。また、活性層の電子供給層は、電子走行層よりも広いバンドギャップを有する組成であれば特に限定されない。
　また、上記実施の形態では、基板はＳｉからなるものであるが、基板の材料は特に限定されず、窒化物半導体とは異種の基板であるサファイヤ、炭化珪素（ＳｉＣ）、または酸化亜鉛（ＺｎＯ）でもよい。また、窒化物半導体層の各層の構成材料も上記実施の形態のものに限定されず、ＡｌxＩｎyＧａ1-x-yＡｓuＰvＮ1-u-v（ただし、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ≦１、０≦ｖ≦１、ｕ＋ｖ＜１）で表される窒化物半導体から適宜選択できる。
　また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。
　以上のように、本発明に係る半導体積層基板および半導体素子は、たとえばパワー半導体素子の用途に利用して好適なものである。
　１０、２０、３０　半導体積層基板
　１１　基板
　１２　バッファ層
　１２ａ、１２ｄ、１２ｆ、１２ｈ、１３ｂ、３４ｂ　ＡｌＮ層
　１２ｂ、２４ａａ、２４ａｂ、２４ａｃ　ＡｌＧａＮ層
　１２ｃ、１２ｅ、１２ｇ、１３ａ、３４ａ、３４ｃ　Ｃ－ＧａＮ層
　１３　電界制御層
　１４、２４、３４　電界緩和層
　１４ａ、２４ａ　第１電界緩和層
　１４ｂ、２４ｂ　第２電界緩和層
　１５　活性層
　１５ａ　電子走行層
　１５ｂ　電子供給層
　１００Ａ、１００Ｂ、１００Ｃ、２００Ａ、２００Ｂ、２００Ｃ、３００Ａ、３００Ｂ、３００Ｃ　半導体素子
　Ａ　アノード電極
　Ｃ　カソード電極
　Ｄ　ドレイン電極
　Ｇ　ゲート電極
　Ｉ　ゲート絶縁膜
　Ｌ１、Ｌ２　線
　Ｓ　ソース電極

Claims (28)

  1. 　基板と、
    　前記基板上に形成された窒化物半導体からなるバッファ層と、
    　前記バッファ層上に形成され、窒化物半導体からなり、基板横方向に導電性を有する電界制御層と、
    　前記電界制御層上に形成された窒化物半導体からなる電界緩和層と、
    　前記電界緩和層上に形成された窒化物半導体からなる活性層と、
    　を備え、
    　前記電界制御層の基板横方向の抵抗が、前記電界緩和層の抵抗の１０倍以下であり、
    　前記電界緩和層の膜厚と前記バッファ層の膜厚との比によって、前記電界緩和層と前記バッファ層との電界分担の比を制御していることを特徴とする半導体積層基板。
  2. 　前記電界緩和層は、第１電界緩和層と、前記第１電界緩和層上に形成され、前記第１電界緩和層とは層構成が異なる第２電界緩和層とを有することを特徴とする請求項１に記載の半導体積層基板。
  3. 　前記バッファ層、前記電界制御層、および前記電界緩和層の膜厚の総和に対する前記電界緩和層の上面と前記電界制御層の上面との間の距離の比が、０．３～０．８の範囲にあることを特徴とする請求項１または２に記載の半導体積層基板。
  4. 　前記バッファ層、前記電界制御層、および前記電界緩和層の膜厚の総和に対する前記電界緩和層の上面と前記電界制御層の上面との間の距離の比が、０．３～０．７の範囲にあることを特徴とする請求項１または２に記載の半導体積層基板。
  5. 　前記バッファ層、前記電界制御層、および前記電界緩和層の膜厚の総和に対する前記電界緩和層の上面と前記電界制御層の上面との間の距離の比が、０．４～０．７の範囲にあることを特徴とする請求項１または２に記載の半導体積層基板。
  6. 　耐圧がＶｂ以上であり、かつ前記Ｖｂの電圧印加時におけるリーク電流がＩＬ以下であり、前記活性層、前記電界緩和層、前記電界制御層、および前記バッファ層の膜厚の総和がｄｔであり、前記活性層と前記電界緩和層とを合わせた領域のうち、膜厚当りの抵抗がＶｂ／（ＩＬ・ｄｔ）で表される値よりも大きい領域の厚さをａ、前記電界制御層と前記バッファ層とを合わせた領域のうち、膜厚当りの抵抗がＶｂ／（ＩＬ・ｄｔ）で表される値よりも大きい領域の厚さをｂとしたときに、
    　　０．３≦ａ／（ａ＋ｂ）≦０．８
    　の関係が成り立つことを特徴とする請求項１または２に記載の半導体積層基板。
  7. 　耐圧がＶｂ以上であり、かつ前記Ｖｂの電圧印加時におけるリーク電流がＩＬ以下であり、前記活性層、前記電界緩和層、前記電界制御層、および前記バッファ層の膜厚の総和がｄｔであり、前記活性層と前記電界緩和層とを合わせた領域のうち、膜厚当りの抵抗がＶｂ／（ＩＬ・ｄｔ）で表される値よりも大きい領域の厚さをａ、前記電界制御層と前記バッファ層とを合わせた領域のうち、膜厚当りの抵抗がＶｂ／（ＩＬ・ｄｔ）で表される値よりも大きい領域の厚さをｂとしたときに、
    　　０．３≦ａ／（ａ＋ｂ）≦０．７
    　の関係が成り立つことを特徴とする請求項１または２に記載の半導体積層基板。
  8. 　耐圧がＶｂ以上であり、かつ前記Ｖｂの電圧印加時におけるリーク電流がＩＬ以下であり、前記活性層、前記電界緩和層、前記電界制御層、および前記バッファ層の膜厚の総和がｄｔであり、前記活性層と前記電界緩和層とを合わせた領域のうち、膜厚当りの抵抗がＶｂ／（ＩＬ・ｄｔ）で表される値よりも大きい領域の厚さをａ、前記電界制御層と前記バッファ層とを合わせた領域のうち、膜厚当りの抵抗がＶｂ／（ＩＬ・ｄｔ）で表される値よりも大きい領域の厚さをｂとしたときに、
    　　０．４≦ａ／（ａ＋ｂ）≦０．７
    　の関係が成り立つことを特徴とする請求項１または２に記載の半導体積層基板。
  9. 　前記活性層と前記電界緩和層とを合わせた領域のうち、炭素濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３である領域の厚さをｃ、前記電界制御層と前記バッファ層とを合わせた領域のうち、炭素濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３である領域の厚さをｄとしたときに、
    　　０．３≦ｃ／（ｃ＋ｄ）≦０．８
    　の関係が成り立つことを特徴とする請求項１または２に記載の半導体積層基板。
  10. 　前記活性層と前記電界緩和層とを合わせた領域のうち、炭素濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３である領域の厚さをｃ、前記電界制御層と前記バッファ層とを合わせた領域のうち、炭素濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３である領域の厚さをｄとしたときに、
    　　０．３≦ｃ／（ｃ＋ｄ）≦０．７
    　の関係が成り立つことを特徴とする請求項１または２に記載の半導体積層基板。
  11. 　前記活性層と前記電界緩和層とを合わせた領域のうち、炭素濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３である領域の厚さをｃ、前記電界制御層と前記バッファ層とを合わせた領域のうち、炭素濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３である領域の厚さをｄとしたときに、
    　　０．４≦ｃ／（ｃ＋ｄ）≦０．７
    　の関係が成り立つことを特徴とする請求項１または２に記載の半導体積層基板。
  12. 　前記電界制御層の前記基板横方向の抵抗が前記電界緩和層の抵抗の１０倍以下であることを特徴とする請求項１～１１のいずれか一つに記載の半導体積層基板。
  13. 　前記電界制御層は、ＡｌｘＧａ１－ｘＮ（０≦ｘ＜１）からなる第１層と、該第１層よりも広いバンドギャップを有するＡｌｙＧａ１－ｙＮ（０＜ｙ≦１）からなる第２層との積層構造を有することを特徴とする請求項１～１２のいずれか一つに記載の半導体積層基板。
  14. 　前記電界制御層は、不純物のドープにより低抵抗化された領域を有することを特徴とする請求項１～１３のいずれか一つに記載の半導体積層基板。
  15. 　前記電界緩和層は、前記第２電界緩和層が単一の組成からなる単層により構成され、前記第１電界緩和層が、前記基板から近い側から順に、前記第２電界緩和層と同じ組成からなる第一の部分と、前記第２電界緩和層とは組成の異なる第二の部分との積層構造により構成され、かつ、前記第一の部分と前記第二の部分が結合された箇所の前記基板横方向の抵抗が、前記第２電界緩和層の抵抗の１／１０より大きくなるような膜厚を前記第二の部分が有することを特徴とする、請求項２または請求項２を引用する請求項３～１４のいずれか一つに記載の半導体積層基板。
  16. 　前記電界緩和層は、前記第２電界緩和層が単一の組成からなる単層により構成され、前記第１電界緩和層が膜厚５ｎｍ～２０ｎｍのＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）層と膜厚５ｎｍ～２０ｎｍのＡｌｗＧａ１－ｗＮ（０＜ｗ≦１かつｚ＜ｗ）層が交互に複数回繰り返し積層した構造を有することを特徴とする、請求項２または請求項２を引用する請求項３～１４のいずれか一つに記載の半導体積層基板。
  17. 　前記電界緩和層は、前記第１電界緩和層が、前記基板側から前記活性層側に向かってバンドギャップが狭くなる組成のＡｌＧａＮで構成されていることを特徴とする、請求項２または請求項２を引用する請求項３～１４のいずれか一つに記載の半導体積層基板。
  18. 　前記電界緩和層は、前記第１電界緩和層が、複数のＡｌＧａＮ層からなり、前記複数のＡｌＧａＮ層は、前記基板側から前記活性層側に向かってバンドギャップが狭くなる互いに異なる組成を有することを特徴とする請求項１７に記載の半導体積層基板。
  19. 　前記バッファ層は、膜厚０．１μｍ～０．８μｍのＡｌｕＧａ１－ｕＮ（０≦ｕ＜１）層と膜厚２０ｎｍ～６０ｎｍのＡｌｖＧａ１－ｖＮ（０＜ｖ≦１かつｕ＜ｖ）層が交互に複数回繰り返し積層した構造を有することを特徴とする請求項１～１８のいずれか一つに記載の半導体積層基板。
  20. 　前記活性層は、電子走行層と、前記電子走行層上に形成され、該電子走行層よりも広いバンドギャップを有する電子供給層との積層構造を有することを特徴とする請求項１～１９のいずれか一つに記載の半導体積層基板。
  21. 　請求項１～２０のいずれか一つに記載の半導体積層基板の前記活性層上に２つ以上の電極を備えたことを特徴とする半導体素子。
  22. 　前記電極は、前記活性層上に形成され、前記活性層とショットキー接合するショットキー電極と、前記活性層上に形成され、前記活性層とオーミック接合するオーミック電極とを含むことを特徴とする請求項２１に記載の半導体素子。
  23. 　前記電極は、前記活性層上に形成され、前記活性層とオーミック接合する２つのオーミック電極と、前記活性層上に形成され、前記２つのオーミック電極の間に配置され、前記活性層とショットキー接合するショットキー電極と、を含むことを特徴とする請求項２１に記載の半導体素子。
  24. 　前記電極は、前記活性層上に形成され、前記活性層とオーミック接合する２つのオーミック電極と、前記活性層上に形成され、前記２つのオーミック電極の間に配置された絶縁膜と、前記絶縁膜上に形成された電極と、を含むことを特徴とする請求項２１に記載の半導体素子。
  25. 　前記活性層は、電子走行層と、前記電子走行層上に形成され、該電子走行層よりも広いバンドギャップを有する電子供給層との積層構造を有し、
    　以下の式（１）が成り立つことを特徴とする請求項２１～２４のいずれか一つに記載の半導体素子。
    Figure JPOXMLDOC01-appb-M000001
     　ここで、ｅは素電荷、ｎｓは前記電子走行層と前記電子供給層との界面の２次元電子ガスの濃度、ｄ０は前記電子走行層の膜厚、ｄ１は前記電界緩和層の上面と前記電界制御層の上面との間の距離、ｄ２は前記電界制御層の膜厚、ｄ３は前記バッファ層の膜厚、εは前記電子走行層および前記電界緩和層の誘電率、Ｖは前記電極への印加電圧、Ｖ１は前記電界制御層の電位である。
  26. 　以下の式（２）が成り立つことを特徴とする請求項２５に記載の半導体素子。
    Figure JPOXMLDOC01-appb-M000002
  27. 　以下の式（３）が成り立つことを特徴とする請求項２５に記載の半導体素子。
    Figure JPOXMLDOC01-appb-M000003
  28. 　以下の式（４）が成り立つことを特徴とする請求項２１～２７のいずれか一つに記載の半導体素子。
    Figure JPOXMLDOC01-appb-M000004
     　ここで、Ｒｏｎ［Ω］は当該半導体素子に要求されるオン抵抗の仕様値、ｒｓｈｅｅｔ［Ω・□］は前記電極間のシート抵抗の平均値、Ｎｓ［ｃｍ－３］は前記電極間のキャリア密度の平均値、Ｌａｃは前記電極間の電極間距離、Ｗは前記電極間における電流経路の幅である。
PCT/JP2013/068560 2012-09-25 2013-07-05 半導体積層基板および半導体素子 WO2014050250A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/422,398 US9276066B2 (en) 2012-09-25 2013-07-05 Semiconductor multi-layer substrate and semiconductor element
JP2014538236A JP6142877B2 (ja) 2012-09-25 2013-07-05 半導体積層基板および半導体素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012210914 2012-09-25
JP2012-210914 2012-09-25

Publications (1)

Publication Number Publication Date
WO2014050250A1 true WO2014050250A1 (ja) 2014-04-03

Family

ID=50387667

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/068560 WO2014050250A1 (ja) 2012-09-25 2013-07-05 半導体積層基板および半導体素子

Country Status (3)

Country Link
US (1) US9276066B2 (ja)
JP (1) JP6142877B2 (ja)
WO (1) WO2014050250A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655436A (zh) * 2014-11-28 2016-06-08 三菱电机株式会社 雪崩光电二极管的制造方法
JP7470458B2 (ja) 2020-04-27 2024-04-18 華南理工大学 シリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600165B (zh) * 2015-02-06 2018-03-23 安徽三安光电有限公司 一种氮化物发光二极体结构
JP6473017B2 (ja) * 2015-03-09 2019-02-20 エア・ウォーター株式会社 化合物半導体基板
KR20180100562A (ko) * 2015-12-10 2018-09-11 아이큐이, 피엘씨 증가된 압축 응력으로 실리콘 기판 위에 성장된 iii-질화물 구조체
JP6975530B2 (ja) * 2015-12-25 2021-12-01 出光興産株式会社 半導体素子及びそれを用いた電気機器
US20220376053A1 (en) * 2020-06-04 2022-11-24 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
US20220328678A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171843A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP2011071356A (ja) * 2009-09-26 2011-04-07 Sanken Electric Co Ltd 半導体装置
JP2012151422A (ja) * 2011-01-21 2012-08-09 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP2003059948A (ja) 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP4449467B2 (ja) * 2004-01-28 2010-04-14 サンケン電気株式会社 半導体装置
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
JP2008034411A (ja) * 2006-07-26 2008-02-14 Toshiba Corp 窒化物半導体素子
JP4897956B2 (ja) 2006-12-20 2012-03-14 古河電気工業株式会社 半導体電子デバイス
JP2012009630A (ja) * 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2012175089A (ja) * 2011-02-24 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171843A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP2011071356A (ja) * 2009-09-26 2011-04-07 Sanken Electric Co Ltd 半導体装置
JP2012151422A (ja) * 2011-01-21 2012-08-09 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655436A (zh) * 2014-11-28 2016-06-08 三菱电机株式会社 雪崩光电二极管的制造方法
JP7470458B2 (ja) 2020-04-27 2024-04-18 華南理工大学 シリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器及びその製造方法

Also Published As

Publication number Publication date
US9276066B2 (en) 2016-03-01
JP6142877B2 (ja) 2017-06-07
JPWO2014050250A1 (ja) 2016-08-22
US20150221725A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
JP6142877B2 (ja) 半導体積層基板および半導体素子
CN102484124B (zh) 氮化物半导体装置
JP5223670B2 (ja) 電界効果トランジスタ
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
JP5564842B2 (ja) 半導体装置
US8426895B2 (en) Semiconductor device and manufacturing method of the same
US20140110759A1 (en) Semiconductor device
US8704207B2 (en) Semiconductor device having nitride semiconductor layer
JP5568559B2 (ja) 半導体装置および電界効果トランジスタ
JP2007048866A (ja) 窒化物半導体素子
US8772785B2 (en) Semiconductor device, schottky barrier diode, electronic apparatus, and method of producing semiconductor device
JP2011071206A5 (ja)
JP2011071206A (ja) Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置
JP5997234B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
JP5292895B2 (ja) 窒化物半導体トランジスタ
JP4873448B2 (ja) 整流ダイオード
JP6701767B2 (ja) 半導体装置
JP5667136B2 (ja) 窒化物系化合物半導体素子およびその製造方法
JP5810521B2 (ja) 高電子移動度トランジスタ
CN103367417A (zh) 三族氮化物高电子迁移率晶体管
WO2017051688A1 (ja) 半導体装置
JP5697046B2 (ja) 高移動度電界効果トランジスタ
WO2014136250A1 (ja) 窒化物半導体ダイオード
JP5272341B2 (ja) 半導体装置
JP2012204512A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13842293

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014538236

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14422398

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13842293

Country of ref document: EP

Kind code of ref document: A1