CN104992974B - 金刚石基双层绝缘栅介质场效应晶体管及其制备方法 - Google Patents

金刚石基双层绝缘栅介质场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN104992974B
CN104992974B CN201510250214.9A CN201510250214A CN104992974B CN 104992974 B CN104992974 B CN 104992974B CN 201510250214 A CN201510250214 A CN 201510250214A CN 104992974 B CN104992974 B CN 104992974B
Authority
CN
China
Prior art keywords
layer
dielectric layer
insulation gate
gate dielectric
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510250214.9A
Other languages
English (en)
Other versions
CN104992974A (zh
Inventor
王玮
王宏兴
胡超
李奉南
李硕业
刘璋成
张景文
卜忍安
侯洵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN201510250214.9A priority Critical patent/CN104992974B/zh
Publication of CN104992974A publication Critical patent/CN104992974A/zh
Application granted granted Critical
Publication of CN104992974B publication Critical patent/CN104992974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425Making electrodes
    • H01L21/044Conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种金刚石基双层绝缘栅介质场效应晶体管及其制备方法,该场效应晶体管包含金刚石衬底、单晶金刚石外延薄膜、导电沟道、源极、漏极、第一层绝缘栅介质层、第二层绝缘栅介质层和栅电极;金刚石衬底上设有一层单晶金刚石外延薄膜;单晶金刚石外延薄膜上设置有源极和漏极;源极和漏极之间的单晶金刚石外延薄膜上形成有导电沟道;第一层绝缘栅介质层覆盖源极与漏极之间的导电沟道,以及部分源极与漏极;第一层绝缘栅介质层上设置有第二层绝缘栅介质层;第二层绝缘栅介质层上设置有栅电极。本发明采用双层绝缘栅介质的结构有效提高了场效应晶体管的直流、微波特性。

Description

金刚石基双层绝缘栅介质场效应晶体管及其制备方法
技术领域
本发明属于半导体器件领域,特别涉及一种金刚石基场效应晶体管及其制备方法。
背景技术
半导体单晶材料已历经四代的发展。第一代Si、Ge半导体将人类带入了信息时代,同时也带动了电子系统的智能化和信息化。第二代半导体(GaAs、InP、MCT等)为我们带来光电器件、功率电子器件、射频电子器件和空间抗辐照器件等,引发了无线通信、光通信等信息领域的革命。第三代宽禁带半导体(GaN、SiC)已可部分满足新一代电子系统对半导体器件在高频(微波-毫米波)、大功率输出、高温(300-600℃);短波长(蓝、绿、紫外、深紫外)、抗辐照、抗恶劣环境等方面的要求。
然而,第三代宽禁带半导体和第二代半导体都为化合物半导体,其本身及其异质结的制备存在很大的困难。比如Ⅲ-Ⅴ族氮化物AlGaN/GaN异质结目前虽然可以获得较高浓度和较高迁移率的二维电子气,可以制备出输出功率密度达到几十W/mm@几GHz的HEMT器件,但由于其异质结失配所造成的失配位错等缺陷、以及自发极化和压电极化所造成的复杂界面特征大大地限制其工作特性;虽然InAlN/GaN异质结可获得晶格匹配的异质结,已有报道其fmax可达370GHz,但由于In组分控制的困难,以及Al组分极易氧化的特点,使其异质结界面缺陷密度仍然很高,其输出功率密度仍然很小。此外,由于其热导率低,很难满足超高频和超大功率器件的应用要求。SiC虽然由于其禁带宽度大、器件工艺与硅工艺兼容,热导率较高的特点受到了科学界的普遍看好;但其结构的多形性、以及单晶微管缺陷难以控制的特点大大影响了其用于制作MMIC的困难。
相比之下,金刚石(如图1所示)无论从超宽禁带宽度、载流子迁移率、热导率、抗击穿场强、介电常数和饱、抗辐射、耐腐蚀和电子漂移速度等几个方面对于制备超高频、超大功率电子器件都具有综合的先天优势,性能全面超越其他半导体,更为重要的是从其物理内禀特性来说,其与硅具有同样的金刚石结构,而且都为单质半导体。
表1给出了金刚石材料的Johnson指数、Keyes指数以及Baliga指数与Si、GaN和SiC的比较,性能远远优于Si,甚至第三代半导体的代表GaN和SiC,展现了其在频率、功率方面的巨大优势。金刚石基场效应晶体管最大源漏电流已经达到1A/mm,此时跨导为520mS/mm,单晶金刚石金属-半导体场效应晶体管最高夹断频率fT为53GHz,最大频率fmax为83GHz。
表1、金刚石材料指数与Si、GaN、SiC的比较
材料 Johnson指数 Keyes指数 Baliga指数[Si=1]
金刚石 2350 145 43938
SiC 910 35 620
GaN 1080 10 24
Si 2.3 6.7 1
目前,金刚石体掺杂主要是通过硼和磷元素分别实现p型和n型掺杂,然而硼原子和磷原子在金刚石中激活能都比较高,分别为0.37eV和0.6eV,在室温下很难离化,即使在高温处理后,激活率也十分低。为解决该问题,一些科学家提出了δ掺杂技术,即在很薄的一层内掺入大量杂质以获得很高的空穴面密度,然而其掺杂浓度很难控制,并且对载流子迁移率影响较大。在高度氢化的金刚石表面存在p型的导电层这一重大发现极大地推动了金刚石基场效应晶体管的发展。实验证明,金刚石表面吸附物与氢终端的电荷交换是产生表面导电的原因,氢终端表面金刚石价带中的电子转移至吸附分子中最低未占据分子轨道(LOMO)上,导致金刚石表面形成一层二维空穴气(2DHG),能够获得1013 cm-2 左右的面空穴面密度,以及50-150 cm2·V-1·s-1范围内的载流子迁移率。此方法能够有效地钝化金刚石表面的悬挂键,减小表面态密度。然而,表面吸附物的不稳定性导致了表面2DHG性能在高温、恶劣环境下退化甚至失效,同时影响场效应晶体管的直流、微波特性,使得其应用大大受限。
发明内容
本发明的目的在于提供了一种金刚石基双层绝缘栅介质场效应晶体管及其制备方法,引入SiNx作为第一层绝缘栅介质层来保护氢终端金刚石表面的二维空穴气并抑制栅极漏电流,引入高介电常数的材料作为第二层绝缘栅介质层来提高栅极控制能力,最终保证器件的稳定工作以及直流、微波特性的提高。
为了实现上述目的,本发明采用如下技术方案:
一种金刚石基双层绝缘栅介质场效应晶体管,包含金刚石衬底、单晶金刚石外延薄膜、导电沟道、源极、漏极、第一层绝缘栅介质层、第二层绝缘栅介质层和栅电极;金刚石衬底上设有一层单晶金刚石外延薄膜;单晶金刚石外延薄膜上设置有源极和漏极;源极和漏极之间的单晶金刚石外延薄膜上形成有导电沟道;第一层绝缘栅介质层覆盖源极与漏极之间的导电沟道,以及部分源极与漏极;第一层绝缘栅介质层上设置有第二层绝缘栅介质层;第二层绝缘栅介质层上设置有栅电极。
优选的,所述的单晶金刚石外延薄膜是本征金刚石材料,电阻率大于100 MΩ·cm,均方根表面粗糙度小于0.5nm,拉曼曲线半峰宽小于3cm-1
优选的,所述的导电沟道为单晶金刚石外延薄膜经过氢化处理后形成的一层二维空穴气,其空穴面密度为5×1012 -5×1014 cm-2,迁移率为20-200 cm2/V·s。
优选的,源极和漏极的材质为Pd、Pd/Au、Pd/Pt/Au、Ti/Au或Ti/Pt/Au;源极和漏极的厚度为100-500nm;栅电极的材质为Al、Zr、Hf或Mo,厚度为50-500nm。
优选的,第一层绝缘栅介质层的材质为SiNx;厚度为3-30 nm,第二层绝缘栅介质层的介电常数大于7。
优选的,第二层绝缘栅介质层的材质为ZrO2、Ta2O5或HfO2,厚度为5-30 nm。
一种金刚石基双层绝缘栅介质场效应晶体管的制备方法,包括如下步骤:
1)、对金刚石衬底进行清洗,并吹干;
2)、在金刚石衬底上同质外延单晶金刚石薄膜,获得单晶金刚石外延薄膜;
3)、对单晶金刚石外延薄膜进行氢化处理,获得表面导电沟道;
4)、对氢化处理后的单晶金刚石外延薄膜清洗,然后利用光刻技术在其表面制作源漏电极图形,沉积金属,并利用剥离技术获得源极、漏极电极欧姆接触;
5)、利用溅射或者化学气相沉积在单晶金刚石外延膜表面沉积SiNx,并利用光刻技术获得形成第一层绝缘栅介质层图形,,对SiNx暴露区域使用刻蚀技术形成第一层绝缘栅介质层,并进行器件电学隔离;第一层绝缘栅介质层覆盖源极与漏极之间的导电沟道,以及部分源极与漏极;
6)、利用光刻技术在第一层绝缘栅介质层上形成第二层绝缘栅介质层图形,溅射沉积介电常数大于7的介质层,并利用剥离技术得到第二层绝缘栅介质层;
7)、利用光刻技术在第二层绝缘栅介质层上形成栅电极图形,使用溅射沉积栅金属,并利用剥离技术获得栅电极,得到金刚石基双层绝缘栅介质场效应晶体管。
优选的,步骤1)中的金刚石衬底(1)是采用高温高压(HPHT)技术、大面积拼接技术制备得到;步骤2)中使用微波等离子体气相化学沉积(MPCVD)技术、热丝化学气相沉积(HFCVD)技术、直流等离子体炬法(DC Plasma-jet CVD)技术等在清洗后的金刚石衬底上沉积单晶金刚石薄膜,得到的单晶金刚石薄膜厚度为0.1-10 μm。
优选的,步骤3)中氢化处理是将步骤2)中制得的外延材料置于氢等离子体气氛中,处理温度为700-1000℃,处理时间为10秒至2小时,得到空穴面密度为5×1012 -5×1014cm-2,迁移率为20-200 cm2/V•s。
优选的,步骤5)中器件电学隔离是用臭氧或者氧等离子体处理单晶金刚石外延薄膜裸露表面,臭氧的气体流量为1-100 sccm,氧等离子体功率为100-300W,处理时间为1-30分钟。
优选的,第一层绝缘栅介质层厚度为3-30 nm;第二层绝缘栅介质层的材质为ZrO2、Ta2O5或HfO2,厚度为5-30 nm。
相对于现有技术,本发明具有以下有益效果:本发明引入钝化层来保护表面沟道;SiNx和SiO2是半导体工艺中常用的两种钝化材料,由于SiO2的沉积有氧原子参与,会破坏金刚石表面氢终端,所以SiNx成为首选材料;并且SiNx作为一种电介质材料,能够有效抑制栅极下的漏电流,同时提高栅极对其下导电沟道的调制作用。由于SiNx的介电常数较低,而栅介质厚度过大会影响栅极对沟道的控制能力;本发明在SiNx层上增加一层高介电常数介质层,形成双层栅介质结构,其优势在于,底层SiNx层能够有效地保护导电沟道不受损伤,维持二维电子气的空穴密度以及载流子迁移率,使得器件能够稳定工作,同时降低了栅极漏电流。如图5所示,包含SiNx介质层的FET最大输出电流与未包含SiNx介质层的FET最大输出电流一致,说明了SiNx介质层的存在并未对表面沟道进行破坏。图6给出了-5V栅压下,栅极电流随源漏电压的变化关系,从图中可以看到栅极电流保持在皮安(pA)级别。包含SiNx介质层的FET经过400℃氮气退火后,其表面沟道并未消失,最大输出电流反而增大,表明了器件热稳定性良好,其结果如图7所示。上层高介电常数层增强了栅极控制能力,降低了栅介质的寄生电容对频率的影响,增加了器件工作的稳定性以及直流、微波特性。
附图说明
图1为一种金刚石基场效应晶体管的结构示意图;
图2-1至图2-7为本发明金刚石基双层绝缘栅介质场效应晶体管的制备方法流程图;
图3为另一种金刚石基场效应晶体管的结构示意图;
图4为另一种金刚石基场效应晶体管的结构示意图;
图5为有和没有SiNx介质层FET输出曲线;
图6为本发明制备的场效应晶体管在栅压-5V时,栅漏电随源漏电流变化关系示意图;
图7为本发明制备的场效应晶体管在SiNx介质层保护下,400度N2退火后输出曲线。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
请参阅图1所示,本发明提供了一种金刚石基双层绝缘栅介质场效应晶体管,包含金刚石衬底1、单晶金刚石外延薄膜2、单晶金刚石外延薄膜2表面形成的氢终端导电沟道3、源极4、漏极5、源漏间的第一层绝缘栅介质层6(SiNx)和第二层绝缘栅介质层7(高介电常数栅介质)以及栅电极8。
金刚石衬底1是采用高温高压(HPHT)技术、大面积拼接技术制备得到,作为基底,在其上同质外延单晶金刚石薄膜。
单晶金刚石外延薄膜2是本征金刚石材料,在其表面进行氢化处理,其电阻率大于100 MΩ·cm,均方根(RMS)表面粗糙度小于0.5 nm,拉曼曲线半峰宽小于3 cm-1
导电沟道3为单晶金刚石外延薄膜2表面经过氢化处理后形成的一层二维空穴气,作为场效应晶体管的有源层,是器件的核心,其空穴面密度为5×1012 -5×1014 cm-2,迁移率为20-200 cm2·V-1·s-1
源极4、漏极5(沟道上源、漏金属电极)为Pd、Pd/Au、Pd/Pt/Au、Ti/Au、Ti/Pt/Au等,与单晶金刚石外延薄膜2表面形成良好的欧姆接触,并且粘附性较好,总厚度为100-500nm。
第一层绝缘栅介质层6(SiNx)与单晶金刚石外延薄膜2表面形成C-N键,同时其作为电介质材料,从而维持了界面处的2DHG,厚度为3-30 nm。
第二层绝缘栅介质层7(介电常数大于7)为ZrO2、Ta2O5或HfO2等,有效地增加了栅极控制能力,降低了介质层寄生电容对晶体管微波特性的影响,其厚度为5-30 nm。
栅电极8为Al、Zr、Hf或Mo等,实现对导电沟道空穴面密度的调控,总厚度为50-500nm。
本发明还提供了一种金刚石基双层绝缘栅介质场效应晶体管制备方法,参见图2-1至图2-7,按照以下步骤依次进行:
1)、对金刚石衬底1进行清洗,并吹干,如图2-1所示;
2)、在金刚石衬底1上同质外延单晶金刚石薄膜,如图2-2所示,获得单晶金刚石外延薄膜2;
3)、对单晶金刚石外延薄膜2进行氢化处理,获得表面导电沟道3,如图2-3所示;
4)、对氢化处理后的单晶金刚石外延薄膜2清洗,然后利用光刻技术在其表面制作源漏电极图形,沉积金属,并利用剥离技术获得源极4、漏极5欧姆接触,如图2-4所示;
5)、利用溅射或者化学气相沉积(CVD)在单晶金刚石外延膜表面表面沉积SiNx,并利用光刻技术获得形成第一层绝缘栅介质层6图形,对SiNx暴露区域使用刻蚀技术形成第一层绝缘栅介质层6(覆盖源极4与漏极5之间的导电沟道3,以及部分源极4与漏极5),并进行器件电学隔离,如图2-5所示;器件电学隔离是用臭氧(O3)或者氧等离子体处理单晶金刚石外延薄膜2裸露表面,臭氧的气体流量为1-100 sccm,氧等离子体功率为100-300W,处理时间为1-30分钟。
6)、利用光刻技术在第一层绝缘栅介质层6上形成第二层绝缘栅介质层图形,使用溅射沉积ZrO2、Ta2O5或HfO2等介质层,并利用剥离技术得到第二层绝缘栅介质层7,如图2-6所示。
7)、利用光刻技术在第二层绝缘栅介质层7上形成栅电极图形,使用溅射沉积栅金属,并利用剥离技术获得栅电极8,如图2-7所示。
其中,步骤1)所述的金刚石衬底1是采用高温高压(HPHT)技术、大面积拼接技术制备得到;所述的单晶金刚石外延薄膜2是采用微波等离子体气相化学沉积(MPCVD)、热丝化学气相沉积(HFCVD)、直流等离子体炬法(DC Plasma-jet CVD)等技术手段制备得到。
步骤2)所述的单晶金刚石外延薄膜2是本征金刚石材料,电阻率大于100MΩ•cm,均方根(RMS)表面粗糙度小于0.5nm,拉曼曲线半峰宽小于3cm-1
步骤3)所述的氢化处理是将金刚石样品置于氢等离子体气氛中,处理温度为700-1000℃,处理时间为10秒至2小时。
步骤3)所述的表面导电沟道3为单晶金刚石外延薄膜2表面经过氢化处理后形成的一层二维空穴气,其空穴面密度为5×1012 -5×1014 cm-2,迁移率为cm2·V-1·s-1
步骤4)所述的源极4、漏极5为Pd、Pd/Au、Pd/Pt/Au、Ti/Au、Ti/Pt/Au等。
步骤5)所述的第一层绝缘栅介质层6刻蚀指干法反应离子刻蚀(RIE)、电感耦合等离子体刻蚀(ICP)、离子束刻蚀(IBE)或者湿法氢氟酸(HF)、缓冲氧化腐蚀(BOE)。
步骤5)所述的台面隔离是用臭氧(O3)或者氧等离子体处理金刚石裸露表面,臭氧的气体流量为1-100 sccm,氧等离子体功率为100-300W,处理时间为1-30分钟。
步骤6)所述的第一层绝缘栅介质层6厚度为3-30 nm,第二层绝缘栅介质层7为ZrO2、Ta2O5、HfO2等,厚度为5-30 nm。
步骤7)所述的栅电极8为Al、Zr、Hf、Mo等。
步骤4)-7)所述的光刻技术包含紫外光刻、电子束光刻以及步进式非接触光刻等。
实施例1
一种金刚石基双层绝缘栅介质场效应晶体管制备方法包含如下步骤:
1)使用金刚石衬底标准清洗工艺对高温高压(HPHT)技术生长的金刚石衬底1先后进行无机、有机清洗,氮气吹干备用。
2)使用微波等离子体气相化学沉积(MPCVD)技术在清洗后的金刚石衬底上沉积单晶金刚石薄膜2,等离子功率为1 kW,腔室压力为100 Torr,总气体流量为500 sccm,得到的单晶金刚石薄膜厚度为1 μm,电阻率大于100 MΩ·cm,均方根(RMS)表面粗糙度为0.3nm,拉曼曲线半峰宽约为2 cm-1
3)控制微波等离子体功率使得腔室温度为900℃,保持氢气流量为50 sccm,对生长的单晶金刚石外延薄膜2进行氢化处理,处理时间为5分钟,得到2DHG面密度为1013 cm-2
4)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干;将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光6.5s, 显影45s去掉被曝光的光刻胶,留下源漏电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4 Pa后,在样品表面依次沉积Pd、Pt、Au三层金属,各50、100、300nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得源极4、漏极5。
5)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干。利用等离子体增强化学气相沉积(PECVD)技术在样品表面沉积约10 nm的SiNx介质层。将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光6.5s, 显影45s去掉被曝光的光刻胶,留下介质层覆盖图形。将光刻完成的样品在120℃条件下烘烤120秒。使用BOE(6:1)溶液对SiNx介质层腐蚀至单晶金刚石外延薄膜2表面。保留源漏间沟道区域的介质层。使用臭氧(O3)以及紫外线对样品裸露表面进行氧化15分钟,以生成氧终端以做器件隔离。
6)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干。将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光6.5s, 显影45s去掉被曝光的光刻胶,留下第二层介质层图形。将样品置于真空溅射设备中,使用Zr金属靶材进行溅射,并同时通入氧气,在样品表面沉积高介电常数材料ZrO2,沉积厚度约20 nm;
7)之后撤去通入氧气,在样品表面沉积一层金属Zr作为栅电极8,厚度约为150nm,其结构如图3所示。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的介质层与栅金属,最终获得制备完成的金刚石基双层绝缘栅介质场效应晶体管。
实施例2
一种金刚石基双层绝缘栅介质场效应晶体管制备方法包含如下步骤:
1)使用金刚石衬底标准清洗工艺对高温高压(HPHT)技术生长的金刚石衬底1先后进行无机、有机清洗,氮气吹干备用。
2)使用热丝化学气相沉积(HFCVD)技术在清洗后的金刚石衬底上沉积单晶金刚石薄膜,等离子功率为1 kW,腔室压力为100 Torr,总气体流量为500 sccm,得到的单晶金刚石薄膜厚度为1 μm,电阻率大于100 MΩ·cm,均方根(RMS)表面粗糙度约为0.3nm,拉曼曲线半峰宽约为2 cm-1
3)控制微波等离子体功率使得腔室温度为900℃,保持氢气流量为50 sccm,对生长的单晶外延薄膜进行氢化处理,处理时间约为5分钟,得到2DHG面密度约为1013 cm-2
4)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干。将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光6.5s, 显影45s去掉被曝光的光刻胶,留下第二层介质层图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4 Pa后,在样品表面依次沉积Ti、Pt、Au三层金属,各50、100、300nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得源极4、漏极5。
5)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干。利用等离子体增强化学气相沉积(PECVD)技术在样品表面沉积约10 nm的SiNx介质层。将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光6.5s, 显影45s去掉被曝光的光刻胶,留下介质层覆盖图形。将光刻完成的样品在120℃条件下烘烤120秒。使用BOE(6:1)溶液对SiNx介质层腐蚀至单晶金刚石外延薄膜2表面。保留源漏间沟道区域的介质层。使用臭氧(O3)以及紫外线对样品裸露表面进行氧化15分钟,以生成氧终端以做器件隔离。
6)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干。将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光6.5s, 显影45s去掉被曝光的光刻胶,留下栅极金属电极图形。将样品置于真空溅射设备中,使用Hf金属靶材进行溅射,并同时通入氧气,在样品表面沉积高介电常数材料HfO2,沉积厚度10 nm;
7)之后撤去通入氧气,在样品表面沉积一层金属Hf作为栅电极8,厚度约为150nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的介质层与栅金属,最终获得制备完成的金刚石基双层绝缘栅介质场效应晶体管。
实施例3
一种金刚石基双层绝缘栅介质场效应晶体管制备方法包含如下步骤:
1)使用金刚石衬底标准清洗工艺对高温高压(HPHT)技术生长的金刚石衬底先后进行无机、有机清洗,氮气吹干备用。
2)使用微波等离子体气相化学沉积(MPCVD)技术在清洗后的金刚石衬底上沉积单晶金刚石薄膜,等离子功率为1 kW,腔室压力为100 Torr,总气体流量为500 sccm,得到的单晶金刚石薄膜厚度为1 μm,电阻率大于100 MΩ·cm,均方根(RMS)表面粗糙度为0.3nm,拉曼曲线半峰宽约为2 cm-1
3)控制微波等离子体功率使得腔室温度为900℃,保持氢气流量为50 sccm,对生长的单晶外延薄膜进行氢化处理,处理时间约为5分钟,得到2DHG面密度约为1013 cm-2
4)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干。将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光6.5s, 显影45s去掉被曝光的光刻胶,留下源漏电极图形。将光刻好的样品置于电子束蒸发设备当中,本底真空抽至5×10-4 Pa后,在样品表面依次沉积Ti、Au两层金属,各50、300nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的金属获得源极4、漏极5。
5)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干。利用等离子体增强化学气相沉积(PECVD)技术在样品表面沉积约10 nm的SiNx介质层。将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光6.5s, 显影45s去掉被曝光的光刻胶,留下介质层覆盖图形。将光刻完成的样品在120℃条件下烘烤120秒。使用BOE(6:1)溶液对SiNx介质层腐蚀至单晶金刚石外延薄膜2表面。保留源漏间沟道区域的介质层。使用臭氧(O3)以及紫外线对样品裸露表面进行氧化约15分钟,以生成氧终端以做器件隔离。
6)使用丙酮、异丙醇、去离子水超声清洗样品,并吹干。将样品表面旋涂一层AZ5214光刻胶9,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光6.5s, 显影45s去掉被曝光的光刻胶,留下第二层介质层图形。将样品置于真空溅射设备中,使用Ta2O5靶材进行溅射,在样品表面沉积高介电常数材料Ta2O5,沉积厚度20 nm,如图4所示。
7)取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的介质层。将样品表面旋涂一层AZ5214光刻胶,将旋涂好光刻胶的单晶金刚石样品在95℃条件下烘烤90秒,使用设计好的掩膜版进行紫外光刻曝光6.5s, 显影45s去掉被曝光的光刻胶,留下栅极金属图形。将样品至于真空溅射设备中,使用Mo靶材进行溅射,在样品表面沉积栅极金属Mo,沉积厚度约150 nm。取出沉积完成的金刚石样品,浸泡在N-甲基吡咯烷酮(NMP)溶液中,并120℃水浴5分钟,然后超声剥离掉曝光区域以外的栅极金属层,获得金刚石基双层绝缘栅介质场效应晶体管。

Claims (8)

1.一种金刚石基双层绝缘栅介质场效应晶体管,其特征在于,包含金刚石衬底(1)、单晶金刚石外延薄膜(2)、导电沟道(3)、源极(4)、漏极(5)、第一层绝缘栅介质层(6)、第二层绝缘栅介质层(7)和栅电极(8);
金刚石衬底(1)上设有一层单晶金刚石外延薄膜(2);单晶金刚石外延薄膜(2)上设置有源极(4)和漏极(5);源极(4)和漏极(5)之间的单晶金刚石外延薄膜(2)上形成有导电沟道(3);
第一层绝缘栅介质层(6)覆盖源极(4)与漏极(5)之间的导电沟道(3),以及部分源极(4)与漏极(5);
第一层绝缘栅介质层(6)上设置有第二层绝缘栅介质层(7);第二层绝缘栅介质层(7)上设置有栅电极(8);
所述的导电沟道(3)为单晶金刚石外延薄膜(2)经过氢化处理后形成的一层二维空穴气,其空穴面密度为5×1012 -5×1014 cm-2,迁移率为20-200 cm2/V·s;
第一层绝缘栅介质层(6)的材质为SiNx;厚度为3-30 nm,第二层绝缘栅介质层(7)的介电常数大于7。
2.根据权利要求1所述的一种金刚石基双层绝缘栅介质场效应晶体管,其特征在于,所述的单晶金刚石外延薄膜(2)是本征金刚石材料,电阻率大于100 MΩ·cm,均方根表面粗糙度小于0.5nm,拉曼曲线半峰宽小于3cm-1
3.根据权利要求1所述的一种金刚石基双层绝缘栅介质场效应晶体管,其特征在于,源极(4)和漏极(5)的材质为Pd、Pd/Au、Pd/Pt/Au、Ti/Au或Ti/Pt/Au;源极(4)和漏极(5)的厚度为100-500nm;栅电极(8)的材质为Al、Zr、Hf或Mo,厚度为50-500nm。
4.根据权利要求1所述的一种金刚石基双层绝缘栅介质场效应晶体管,其特征在于,第二层绝缘栅介质层(7)的材质为ZrO2、Ta2O5或HfO2,厚度为5-30 nm。
5.权利要求1至4中任一项所述的一种金刚石基双层绝缘栅介质场效应晶体管的制备方法,其特征在于,包括如下步骤:
1)、对金刚石衬底(1)进行清洗,并吹干;
2)、在金刚石衬底(1)上同质外延单晶金刚石薄膜,获得单晶金刚石外延薄膜(2);
3)、对单晶金刚石外延薄膜(2)进行氢化处理,获得表面导电沟道(3);
4)、对氢化处理后的单晶金刚石外延薄膜(2)清洗,然后利用光刻技术在其表面制作源漏电极图形,沉积金属,并利用剥离技术获得源极(4)、漏极(5)欧姆接触;
5)、利用化学气相沉积在单晶金刚石外延薄膜(2)表面沉积SiNx,并利用光刻技术形成第一层绝缘栅介质层(6)图形,对SiNx暴露区域使用刻蚀技术形成第一层绝缘栅介质层(6),并进行器件电学隔离;第一层绝缘栅介质层(6)覆盖源极(4)与漏极(5)之间的导电沟道(3),以及部分源极(4)与漏极(5);
6)、利用光刻技术在第一层绝缘栅介质层(6)上形成第二层绝缘栅介质层图形,溅射沉积介电常数大于7的介质层,并利用剥离技术得到第二层绝缘栅介质层(7);
7)、利用光刻技术在第二层绝缘栅介质层(7)上形成栅电极图形,使用溅射沉积栅金属,并利用剥离技术获得栅电极(8),得到金刚石基双层绝缘栅介质场效应晶体管。
6.根据权利要求5所述的一种金刚石基双层绝缘栅介质场效应晶体管的制备方法,其特征在于,步骤2)中使用微波等离子体气相化学沉积技术、热丝化学气相沉积技术或直流等离子体炬法在清洗后的金刚石衬底上沉积单晶金刚石薄膜(2),得到的单晶金刚石薄膜厚度为0.1-10 μm。
7.根据权利要求项5所述的一种金刚石基双层绝缘栅介质场效应晶体管制备方法,其特征在于,步骤2)中的外延薄膜是本征金刚石材料,电阻率大于100MΩ•cm,均方根表面粗糙度小于0.5nm,拉曼曲线半峰宽小于3cm-1;步骤3)中氢化处理是将步骤2)中制得的外延材料置于氢等离子体气氛中,处理温度为700-1000℃,处理时间为10秒至2小时,得到空穴面密度为5×1012 -5×1014 cm-2,迁移率为20-200 cm2/V•s;步骤5)中器件电学隔离是用臭氧或者氧等离子体处理单晶金刚石外延薄膜(2)裸露表面,臭氧的气体流量为1-100 sccm,氧等离子体功率为100-300W,处理时间为1-30分钟。
8.根据权利要求5所述的一种金刚石基双层绝缘栅介质场效应晶体管的制备方法,其特征在于,第一层绝缘栅介质层(6)厚度为3-30 nm;第二层绝缘栅介质层(7)的材质为ZrO2、Ta2O5或HfO2,厚度为5-30 nm。
CN201510250214.9A 2015-05-15 2015-05-15 金刚石基双层绝缘栅介质场效应晶体管及其制备方法 Active CN104992974B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510250214.9A CN104992974B (zh) 2015-05-15 2015-05-15 金刚石基双层绝缘栅介质场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510250214.9A CN104992974B (zh) 2015-05-15 2015-05-15 金刚石基双层绝缘栅介质场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN104992974A CN104992974A (zh) 2015-10-21
CN104992974B true CN104992974B (zh) 2018-03-02

Family

ID=54304762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510250214.9A Active CN104992974B (zh) 2015-05-15 2015-05-15 金刚石基双层绝缘栅介质场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN104992974B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981512B (zh) * 2017-03-27 2019-12-13 西安交通大学 金刚石基常关型场效应晶体管及其制备方法
CN107104141B (zh) * 2017-05-11 2020-06-19 西安交通大学 金刚石基背栅型氢终端场效应晶体管及其制备方法
CN107331701A (zh) * 2017-06-27 2017-11-07 中国科学院微电子研究所 一种金刚石材料沟道导电特性优化方法
CN107146756A (zh) * 2017-06-27 2017-09-08 中国科学院微电子研究所 一种金刚石基底场效应晶体管制备方法
CN107331602A (zh) * 2017-06-27 2017-11-07 中国科学院微电子研究所 一种金刚石材料表面空穴浓度提高方法
CN107731909A (zh) * 2017-09-30 2018-02-23 西安电子科技大学 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法
CN107731915B (zh) * 2017-10-12 2024-01-30 中国电子科技集团公司第十三研究所 半导体器件及利用突变异质结形成金刚石p型导电沟道的方法
CN107919395A (zh) * 2017-10-26 2018-04-17 西安电子科技大学 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN107919394A (zh) * 2017-10-26 2018-04-17 西安电子科技大学 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN107919396B (zh) * 2017-10-26 2020-07-31 西安电子科技大学 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN108711549A (zh) * 2018-04-28 2018-10-26 西安交通大学 超薄氧化铝介质层金刚石场效应晶体管及其制备方法
CN109037344A (zh) * 2018-06-15 2018-12-18 西安碳星半导体科技有限公司 一种双层栅介质的金刚石场效应晶体管结构及制作方法
CN110828314A (zh) * 2018-08-13 2020-02-21 西安电子科技大学 基于Al2O3/SiNx双层栅介质的金刚石场效应晶体管及其制备方法
CN109378312B (zh) * 2018-09-14 2020-08-18 西安交通大学 一种体掺杂金刚石基常关型场效应晶体管及其制备方法
CN109904227B (zh) * 2019-03-14 2021-01-19 西安交通大学 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN112216745B (zh) * 2020-12-10 2021-03-09 北京芯可鉴科技有限公司 高压非对称结构ldmos器件及其制备方法
CN113725360A (zh) * 2021-09-02 2021-11-30 中国人民解放军国防科技大学 基于二硫化钽电荷密度波相变的热场晶体管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101692468A (zh) * 2009-09-27 2010-04-07 上海大学 金刚石薄膜的光敏晶体管的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5759398B2 (ja) * 2012-02-21 2015-08-05 日本電信電話株式会社 ダイヤモンド電界効果トランジスタ及びその作成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101692468A (zh) * 2009-09-27 2010-04-07 上海大学 金刚石薄膜的光敏晶体管的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Low on-resisitance diamond field effect transistor with high-k ZrO2 as dielectric;Jiangwei Liu, et al.;《SCIENTIFIC REPORTS》;20140922;第4卷(第6395期);正文第2页左栏最后1段至第5页左栏第1段,图3 *

Also Published As

Publication number Publication date
CN104992974A (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
CN104992974B (zh) 金刚石基双层绝缘栅介质场效应晶体管及其制备方法
CN107170671A (zh) 一种基于离子注入的GaN功率器件及其制造方法
CN104752494B (zh) 金刚石材料欧姆接触电极及其制备方法和应用
CN105261642B (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法
CN103811542B (zh) 一种锡化物超晶格势垒半导体晶体管
CN106981512B (zh) 金刚石基常关型场效应晶体管及其制备方法
US11257935B2 (en) Gan rectifier suitable for operating under 35GHZ alternating-current frequency, and preparation method therefor
CN104037221B (zh) 一种基于极化效应的复合场板高性能AlGaN/GaN HEMT器件结构及制作方法
WO2021217875A1 (zh) 一种硅衬底上 GaN / 二维 AlN 异质结整流器及其制备方法
CN104037218B (zh) 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
CN103745992B (zh) 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法
CN105448964A (zh) 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法
CN107919396B (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
CN107919390A (zh) 基于wo3栅介质的金刚石场效应晶体管及制作方法
CN103745990B (zh) 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法
CN109285894B (zh) 一种金刚石基多通道势垒调控场效应晶体管及其制备方法
CN104064595A (zh) 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
WO2019218907A1 (zh) 基于二维电子气调控背栅的二维材料晶体管、制法和应用
CN103762234B (zh) 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法
CN104037217B (zh) 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法
CN104037215B (zh) 一种基于聚合物的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN104992975A (zh) 一种金刚石功率晶体管及其制作方法
CN105304705B (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant