JP2012084653A

JP2012084653A - 半導体装置およびその製造方法

Info

Publication number: JP2012084653A
Application number: JP2010228624A
Authority: JP
Inventors: Yoshihiro Ikura; 巧裕伊倉
Original assignee: Advanced Power Device Research Association
Current assignee: Advanced Power Device Research Association
Priority date: 2010-10-08
Filing date: 2010-10-08
Publication date: 2012-04-26

Abstract

【課題】本発明は、ＳＢＤ、ＨＥＭＴ等のデバイスに逆方向電圧をかけたときの電極端部に生じる電界集中を緩和して電流コラプス、及び長期信頼性の問題を解決した半導体装置を提供する。
【解決手段】窒化物化合物半導体層を有する電子走行層１１と、前記電子走行層１１に形成された窒化物化合物半導体からなる電子供給層１２と、前記電子供給層１２上に形成された第１電極１３と、前記電子供給層１２上に前記第１電極１３と離間して形成された第２電極１４と、前記電子走行層１１および前記電子供給層１２を挟んで前記第１電極１３に対向して形成された、前記第１電極１３と同電位の第１導電体１４と、前記電子走行層１１および前記電子供給層１２を挟んで前記第２電極１４に対向して形成された、前記第２電極１４と同電位の第２導電体１６とを有する半導体装置１を提供する。
【選択図】図１

Description

半導体装置およびその製造方法に関し、特に、パワーデバイスに係わる半導体装置およびその製造方法に関する。

ＡｌＧａＮ層とＧａＮ層との界面に生じる２次元状に電子が分布する２次元電子ガス（２ＤｉｍｅｎｓｉｏｎａｌＥｌｅｃｔｒｏｎＧａｓ：２ＤＥＧ）を用いたショットキーバリアダイオード（ＳＢＤ）は高い耐圧と低いオン抵抗を同時に備える。このため、パワーデバイスとして高い可能性を秘めている。従来の構造のＡｌＧａＮ層とＧａＮ層との界面に生じる２次元電子ガスを用いたショットキーバリアダイオードを図２０に示す。
図２０に示すように、シリコン基板１４０上にＧａＮ層１１１、ＡｌＧａＮ層１１２が順に積層され、ＡｌＧａＮ層１１２上にアノード電極１１３とカソード電極１１４とが離間して形成されている。このショットキーバリアダイオードに順方向電圧を印加した時には、電流はカソード電極１１４から２ＤＥＧを介してアノード電極１１３であるショットキー接触に流れる。この時、電流は高移動度かつ高キャリア密度の２ＤＥＧを流れるため抵抗が非常に低くなっている。一方、逆方向電圧を印加した時にはアノード電極から広がる空乏層によって２ＤＥＧが空乏化するため、高い電圧をアノード電極１１３とカソード電極１１４との間にかけることができる。

しかし、２ＤＥＧを利用したダイオードは、電流コラプスと呼ばれる問題がある。
電流コラプスは、逆方向電圧をかけた後に順方向電圧をかけた場合に、順方向電流が逆方向電圧をかける前より小さくなる現象である。
以下、電流コラプス現象の生じる機構について述べる。逆方向に電圧をかけたときにアノード電極１１３の端部に高い電界がかかり電界が集中しやすい。これにより、アノード電極１１３からＡｌＧａＮ層１１１とパッシベーション膜１１５との界面準位に捕捉された電子は、電圧をかけるのを止めた後も長時間固定チャージとして存在し続ける。この固定チャージ分だけ２ＤＥＧが減少する。このために順方向電流が減少する。
また、逆方向電圧をかけたときに掛かる高い電界によって、２ＤＥＧを構成する電子がエネルギーを得て、周辺のＧａＮ層１１１中に漏れ出し、ＧａＮ層１１１中に存在する欠陥準位に捕捉され、固定チャージとなり、順方向電流を減少させる原因となる。
電流コラプスを抑制するためには、ＡｌＧａＮ層１１２とパッシベーション膜１１５との界面準位とＡｌＧａＮ層１１２およびＧａＮ層１１１中の欠陥準位をできるだけ少なくするとともに、逆方向電圧をかけたときの電界集中を低く抑える必要がある。

また、逆方向電圧を掛けたときの電界によりＡｌＧａＮ層１１２およびＧａＮ層１１１の結晶に応力が生じる現象（逆ピエゾ効果）が知られている。この応力が繰り返し結晶にかかることにより結晶中の欠陥準位が増加する。このため、長期的使用を考慮した信頼性の観点から逆方向電圧をかけたときの電界集中を低く抑える必要がある。
この問題はＳＢＤに特有の問題ではなくヘテロ接合を用いた高電子移動度トランジスタ（ＨＥＭＴ：ＨｉｇｈＥｌｅｃｔｒｏｎＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴなどのトランジスタにも共通する問題であり、その対応策は同様の手法を適用することができる。

従来、電界の集中を緩和する方法として、図２１に示すように、フィールドプレート１１７を備えた構造が知られている。フィールドプレート１１７を用いることでアノード電極１１３端部およびカソード電極１１４端部に生じていた電界の集中をフィールドプレート１１７と分担させることができるため、同じ電圧をかけたときのアノード電極１１３およびカソード電極１１４の端部の電界強度を、フィールドプレート１１７を用いなかった場合と比べて、低くすることができる。

しかし、図２２に示すように、従来のフィールドプレート１１７を用いた構造では、例えばカソード電極１１４の端部の電界強度は依然として局所的に強くなっている。このようなＡｌＧａＮ層１１２およびＧａＮ層１１１中の電界の局所的な集中は、電流コラプスの原因となり、また逆ピエゾ効果による欠陥準位の増加につながる。

電界集中を緩和する方法として特許文献１には、ＨＥＭＴのソース電極およびゲート電極の下のシリコン基板を裏面フィールドプレートとして利用することで、ゲート電極端部の電界集中を緩和する方法が開示されている。また、特許文献１には、ドレイン電極下のシリコン基板を除去することによって、ドレイン電極端部の電界集中が緩和されることが開示されている。
しかし、このような構造でも、ドレイン電極端部で電界集中を十分に抑制することはできない。ドレイン電極端部の電界強度を十分低い値に抑えるためにゲート電極とドレイン電極との間隔を十分長くしておく必要がある。

特開２００７−５９５９５号公報

本発明は、ＳＢＤ、ＨＥＭＴなどのデバイスに逆方向電圧をかけたときの電極端部に生じる電界集中を緩和し、電流コラプスを抑制することを課題とする。

本発明は、窒化物化合物半導体層からなる電子走行層と、前記電子走行層上に形成された窒化物化合物半導体からなる電子供給層と、前記電子供給層上に形成された第１電極と、前記電子供給層上に前記第１電極と離間して形成された第２電極と、前記電子走行層および前記電子供給層を挟んで前記第１電極に対向して形成された、前記第１電極と同電位の第１導電体と、前記電子走行層および前記電子供給層を挟んで前記第２電極に対向して形成された、前記第２電極と同電位の第２導電体とを有する半導体装置を提供する。

本発明の半導体装置では、第１電極と同電位の第１導電体と、第２電極と同電位の第２導電体が形成されていることから、第１電極と第１導電体間、第２電極と第２導電体間には電位差はない。等電位線は第１導電体と第２導電体間から一方の導電体として例えば第２導電体下方を通るので、第２導電体の第１導電体側の下側端部に電界がかかり、そこに電界集中が起きる。したがって、第１電極の下端部および第２電極の下端部には電界は集中しない。さらに、この位置における電界集中では、電子走行層にみられた逆ピエゾ効果は生じないため、長期信頼性を向上させることができる。また第２導電体の周辺は、２次元電子ガスのような高濃度の電子層も無いので、電子がトラップされる量が非常に少なくなる。よって、電流コラプスが抑制される。

本発明の半導体装置の製造方法は、導電性の基板の上に窒化物化合物半導体からなる電子走行層を形成する工程と、前記電子走行層の上に前記電子走行層よりもバンドギャップエネルギーの大きい材料からなる電子供給層を形成する工程と、第１電極が形成される位置における前記電子供給層から前記基板に第１電極形成溝を形成し、前記第１電極形成溝に前記基板と前記電子供給層に接触する第１電極を形成する工程と、第２電極が形成される位置における前記電子供給層から前記基板に第２電極形成溝を形成し、前記第２電極形成溝に前記基板と前記電子供給層に接触する第２電極を形成する工程と、前記基板の前記第１電極と前記第２電極と対向する部分を残して前記基板を除去し、前記第１電極に対向する部分の前記基板で第１導電体を形成し、前記第２電極に対向する部分の前記基板で第２導電体を形成する工程と、前記第１導電体と前記第２導電体との間を埋め込むとともに前記第１導電体と前記第２導電体とを被覆する絶縁層を形成する工程と、前記絶縁層に前記第１導電体に電気的に接続する裏面電極を形成する工程とを有する製造方法によって実現できる。

また本発明の半導体装置の別の製造方法としては、導電性の基板の上に窒化物化合物半導体からなる電子走行層を形成する工程と、前記電子走行層の上に前記電子走行層よりもバンドギャップエネルギーの大きい材料からなる電子供給層を形成する工程と、第１電極および第２電極が形成される位置に前記電子供給層から前記基板に到達する第１電極形成溝および第２電極形成溝を形成する工程と、前記第１電極形成溝に前記基板と前記電子供給層に接触する第１電極を形成し、前記第２電極形成溝に前記基板と前記電子供給層に接触する第２電極を形成する工程と、前記第１電極と前記第２電極との間の前記電子供給層上に第３電極を形成する工程と、前記基板の前記第１電極から前記第３電極までの領域に対向する部分と前記第２電極と対向する部分を残して前記基板を除去し、前記第１電極から前記第３電極までの領域に対向する部分の前記基板で第１導電体を形成し、前記第２電極に対向する部分の前記基板で第２導電体を形成する工程と、前記第１導電体と前記第２導電体との間を埋め込むとともに前記第１導電体と前記第２導電体とを被覆する絶縁層を形成する工程と、前記絶縁層に前記第１導電体に電気的に接続する裏面電極を形成する工程とを有する製造方法を採用できる。

本発明の半導体装置の各製造方法では、導電性の基板を電子走行層と電子供給層を形成する基板として用いている。それとともに、その基板を第１導電体と第２導電体とを形成する材料として用いている。したがって第１導電体および第２導電体を形成する際に、新たな材料層を形成する必要がない。また、第１電極を第１導電体が形成される基板と接触させて形成し、第２電極を第２導電体が形成される基板と接触させて形成することで、第１電極と第１導電体との間、および第２電極と第２導電体との間の電位差が無い状態に形成できる。これによって、第１電極の下端部および第２電極の下端部には電界集中が生じず、よって、電流コラプスが抑制される。

本発明の半導体装置は、電子走行層および電子供給層を挟んで第１電極に対向して第１導電体を形成し、第２電極に対向して第２導電体を形成したことにより、第１電極および第２電極の各端部に生じる電界集中が緩和されて電流コラプスを抑制することができる。さらに、電子走行層や電子供給層の結晶中の欠陥準位の増加が抑えられるため、長期信頼性の向上が大きい。

本発明の半導体装置の製造方法によれば、導電性の基板を用いて、電子走行層や電子供給層を形成することができ、また、第１導電体および第２導電体を容易に形成することができる。したがって、製造コストが安価になる。また、電子走行層および電子供給層を挟んで第１電極に対向して第１導電体を形成し、第２電極に対向して第２導電体を形成することから、第１電極および第２電極の各端部に生じる電界集中を緩和した構造に形成することができる。これによって、電流コラプスが抑制されて、電子走行層や電子供給層の結晶中の欠陥準位の増加が抑えられることによって、長期信頼性に優れた半導体装置を提供することができる。

本発明の半導体装置に係る好ましい一実施形態（第１実施態様）およびその第１実施例の概略構成を示した模式的断面図である。（１）は平面視的にみた第１電極端部に対する第１導電体端部の距離Ｌを示した模式的断面図であり、（２）は距離Ｌと第１電極端部の電界強度との関係をシミュレーションした結果を示す図面である。半導体装置１（１Ａ）に生じる等電位線を示した模式的断面図である。半導体装置の第１実施形態の第２実施例を示した模式的断面図である。本発明の半導体装置に係る別の好ましい一実施形態（第２実施形態）およびその第１実施例の概略構成を示した模式的断面図である。半導体装置の第２実施形態の第２実施例を示した模式的断面図である。本発明の半導体装置に係る別の好ましい一実施形態（第３実施形態）の概略構成を示した模式的断面図である。本発明の半導体装置の製造方法に係る好ましい一実施形態（第１実施形態）の一実施例を示した製造工程の模式的断面図である。第１実施形態の一実施例を示した製造工程の模式的断面図である。第１実施形態の一実施例を示した製造工程の図９に続く模式的断面図である。第１実施形態の一実施例を示した製造工程の図１０に続く模式的断面図である。第１実施形態の一実施例を示した製造工程の図１１に続く模式的断面図である。第１実施形態の一実施例を示した製造工程の図１２に続く模式的断面図である。第１実施形態の一実施例を示した製造工程の図１３に続く模式的断面図である。本発明の半導体装置の製造方法に係る好ましい一実施形態（第２実施形態）の一実施例を示した製造工程の模式的断面図である。第２実施形態の一実施例を示した製造工程の図１５に続く模式的断面図である。第２実施形態の一実施例を示した製造工程の図１６に続く模式的断面図である。第２実施形態の一実施例を示した製造工程の図１７に続く模式的断面図である。第２実施形態の一実施例を示した製造工程の図１８に続く模式的断面図である。従来の構造のＡｌＧａＮ層とＧａＮ層との界面に生じる２次元電子ガスを用いたショットキーバリアダイオードの模式的断面図である。従来のフィールドプレートを用いたショットキーバリアダイオードを示した模式的断面図である。従来のフィールドプレートを用いたショットキーバリアダイオードにおける電界集中を示した模試的断面図である。

本発明の半導体装置の一実施形態（第１実施形態）を、図１に示した模式的断面図を参照して以下に説明する。

図１に示すように、半導体装置１は、窒化物化合物半導体層の電子走行層１１上に電子供給層１２が形成されている。電子走行層１１は、例えばＧａＮ層からなり、電子供給層１２は、電子走行層１１よりもバンドギャップエネルギーの大きい材料で形成された例えばＡｌＧａＮ層からなる。この電子走行層１１と電子供給層１２との界面はヘテロ接合を構成している。
電子供給層１２上には第１電極１３が形成されている。この第１電極１３は、電子走行層１１と電子供給層１２との界面に生じる２次元電子ガスに対してショットキー特性を有する、所謂ショットキー電極である。
また、電子供給層１２上には、第１電極１３と離間して第２電極１４が形成されている。第２電極１４は、電子走行層１１と電子供給層１２との界面に生じる２次元電子ガスに対してオーミック特性を有する、所謂オーミック電極である。
第１電極１３と第２電極１４との間には、絶縁層２１が形成されている。
さらに、電子走行層１１および電子供給層１２を挟んで第１電極１３に対向して第１電極１３と同電位の第１導電体１５が形成されている。この同電位は、第１電極１３と第１導電体１５とが電気的に接続されることにより実現されている。これとともに、電子走行層１１および電子供給層１２を挟んで第２電極１４に対向して第２電極１４と同電位の第２導電体１６が形成されている。この同電位は、第２電極１４と第２導電体１６とが電気的に接続されることにより実現されている。
またさらに、第１導電体１５と第２導電体１６との間を埋め込むとともに、第１導電体１５と第２導電体１６を被覆する裏面絶縁層１７が形成されている。
裏面絶縁層１７には、第１導電体１５に電気的に接続する裏面電極１８が形成されている。

本実施形態の半導体装置１では、第１電極１３と同電位の第１導電体１５と、第２電極１４と同電位の第２導電体１６が形成されていることから、第１電極１３と第１導電体１５との間、第２電極１４と第２導電体１６との間には電位差が生じない。よって、第１電極１３の下端部（電子供給層１２表面上の第２電極１４側の端部）および第２電極１４の下端部（電子供給層１２表面上の第１電極１３側の端部）には電界がかからないので、それらの部分に電界は集中しない。そのかわり、第１電極１３をアノード電極とし、第２電極１４をカソード電極とした場合、図３に示すように等電位線は第１導電体１５と第２導電体１６との間から第２導電体１６下方を通る。このため、第２導電体１６の第１導電体１５側の下側端部に電界がかかり、そこに電界集中が起きる。しかしこの位置における電界集中は、電子走行層１１にみられた逆ピエゾ効果を生じない。また第２導電体１６の周辺は、２次元電子ガスのような高濃度の電子層もないので、電子がトラップされる量が非常に少なくなる。よって、電流コラプスが抑制され、かつ、電子走行層１１や電子供給層１２の結晶中の欠陥準位の増加が抑えられるため、半導体装置１の長期信頼性が向上する。

次に、第１実施形態の半導体装置１の実施例について詳細を説明する。まず、第１実施例について前述の図１を参照して説明する。
半導体装置１（１Ａ）は、ＧａＮからなる電子走行層１１が形成され、この電子走行層１１上に、ヘテロ接合構造を成し、電子走行層１１よりも厚さが薄いＡｌＧａＮ層からなる電子供給層１２が形成されている。このように緩衝層４１、電子走行層１１および電子供給層１２は、窒化物化合物半導体から構成され、電子供給層１２を構成する窒化物化合物半導体のバンドギャップエネルギーは、電子走行層１１を構成する窒化物化合物半導体のバンドギャップエネルギーよりも大きくなっている。
バンドギャップエネルギーが互いに異なる窒化物化合物半導体は、それぞれ格子定数が異なる。そのため、電子走行層１１と電子供給層１２とのヘテロ接合界面においては、結晶歪みに起因するピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の近傍に２ＤＥＧが形成される。

電子供給層１２上（表面側）には、アノード電極としての第１電極１３が形成されている。一方、電子供給層１２の裏面側には、電子走行層１１および電子供給層１２を挟んで第１電極１３に対向して第１電極１３と同電位の第１導電体１５が形成されている。
第１電極１３は、電子走行層１１と電子供給層１２との界面に発生する２ＤＥＧに対してショットキー特性を有する、例えばニッケル（Ｎｉ）層と金（Ａｕ）層とを順に積層した金属電極からなる。さらに、第１電極１３は、電子供給層１２および電子走行層１１を貫通して第１導電体１５に電気的に接続されている。これによって第１電極１３と第１導電体１５とが同電位になっている。
また、電子供給層１２上には、第１電極１３と離間してカソード電極としての第２電極１４が形成されている。一方、電子供給層１２の裏面側には、電子走行層１１および電子供給層１２を挟んで第２電極１４に対向して第２電極１４と同電位の第２導電体１６が形成されている。
第２電極１４は、電子走行層１１と電子供給層１２との界面に発生する２ＤＥＧに対してオーミック特性を有する、例えばチタン（Ｔｉ）層と金（Ａｕ）層とを順に積層した金属電極からなる。さらに、第２電極１４は、電子供給層１２および電子走行層１１を貫通して第２導電体１６に電気的に接続されている。これによって第２電極１４と第２導電体１６とが同電位になっている。
上記第１導電体１５および第２導電体１６は、導電性のシリコン（Ｓｉ）で形成されている。これらの第１導電体１５および第２導電体１６は、導電性を示す比抵抗の低いシリコンが望ましいが、導電性を有する材料で形成されていればよく、シリコンに限定されるものではない。

またさらに、電子走行層１１の裏面側には、第１導電体１５と第２導電体１６との間を埋め込むとともに、第１導電体１５と第２導電体１６を被覆する裏面絶縁層１７が形成されている。この裏面絶縁層１７には、酸化ベリリウム（融点２５７０℃）、窒化アルミニウム（融点２２００℃）、酸化シリコン、ダイヤモンドライクカーボンまたは有機絶縁膜を用いる。有機絶縁膜としては、ポリイミド（耐熱温度４５０℃）、ポリアリルエーテル（耐熱温度４００℃）、ダウ・ケミカル社製ＳｉＬＫ（耐熱温度４９０℃）、ハネウエルエレクトリックマテリアル社製ＦＬＡＲＥ（耐熱温度４００℃）等がある。また耐熱温度が４５０℃〜６５０℃であるメチルシルセスキオキサン（ＭＳＱ）を用いることもできる。

裏面絶縁層１７には、第１導電体１５に電気的に接続する裏面電極１８が形成されている。裏面電極１８は、裏面絶縁層１７を貫通して第１導電体１５に接続されている。したがって、アノード電極としての第１電極１３と同電位となっている。
したがって、第１実施例の半導体装置１Ａは、ショットキーダイオードとして構成される。

また、上記半導体装置１において、第１導電体１５を貫通して第１電極１３を形成し、裏面電極１８と直接接続する構成とすることもできる。この構成では、第１電極１３と裏面電極１８とのコンタクト抵抗を低減することができるので、より好ましい。

次に、図２（１）に示すように、第１導電体１５の端部が第１電極１３（アノード電極）端部に対して平面視的にみて距離Ｌ（＋Ｌまたは−Ｌ）だけ第２電極１４（カソード電極）側に寄ったときの第１電極１３下端部の電界強度をシミュレーションにより求めた。その結果を図２（２）に示す。
図２に示すように、印加電圧を５０Ｖ、１００Ｖ、２００Ｖ、３００Ｖとしたときの第１電極１３端部の電界強度は、距離Ｌがマイナス（−Ｌ）のときには電界緩和の効果は少ない。一方、距離Ｌを大きくすると電界は緩和するが、５μｍを超えると電界緩和の効果はほぼ飽和する。また、距離Ｌを大きくし過ぎると電位の異なる第１導電体１５と第２導電体１６との間隔が狭くなり、半導体装置１の耐圧の低下を招く。よって、このシミュレーション結果から、距離Ｌとしては、０μｍ以上１０μｍ以下が好ましく、より好ましくは５．０μｍ以上１０μｍ以下である。

次に、本発明の半導体装置１（１Ａ）に生じる等電位線について図３を参照して説明する。
図３は、２次元電子ガスが空乏化する十分高い逆方向電圧をかけたときの等電位線を示している。半導体装置１Ａでは、カソード電極としての第２電極１４と第２導電体１６との電位が同じであるため、その間の電位差が無く、よって第２電極１４の下端部には電界が集中しない。その代わりに第２電極１４下の第２導電体１６と裏面電極１８との間に電界がかかり、等電位線の曲がる第２導電体１６の第１導電体１５側の端部で電界集中が生じる。電界集中の起きる位置には裏面絶縁層１７が配置されており、ＧａＮ系材料にみられる逆ピエゾ効果は生じない。またその周辺には２次元電子ガスのような高濃度の電子層もないため、電子がトラップされる量は非常に少ない。よって、電流コラプスが抑制され、かつ、電子走行層１１や電子供給層１２の結晶中の欠陥準位の増加が抑えられるので、半導体装置１Ａの長期信頼性を向上させることができる。

次に、第１実施形態の半導体装置１の第２実施例について図４を参照して説明する。
図４に示すように、半導体装置１（１Ｂ）は、前記半導体装置１Ａにおいて第１導電体１５Ｒおよび第２導電体１６Ｒのそれぞれの下端部の断面形状が丸みを帯びた形状、例えば半円形状に形成されているものである。その他の構成は、前述の半導体装置１Ａと同様である。
半導体装置１Ｂでは、第１導電体１５Ｒおよび第２導電体１６Ｒの下端部にかかる電界を緩和でき、強い電界が長時間かかることによる裏面絶縁層１７を介したリーク電流の増加を抑制することができる。また、前述の第１実施例の半導体装置１Ａと同様な作用効果が得られる。

次に、第１実施形態の半導体装置１の第３実施例について説明する。
図示はしないが、第３実施例の半導体装置１（１Ｃ）は、前記半導体装置１Ａにおいて電子走行層１１がＡｌＧａＮ層で形成され、電子供給層１２がＧａＮ層で形成されているいわゆる逆ＨＥＭＴ構造を成すものである。この構成では、ＡｌＧａＮ層およびＧａＮ層の主面の結晶の配向がＮ面（（０００−１）面）である。その他の構成は、前述の半導体装置１Ａと同様である。
半導体装置１Ｃでは、第２電極１４のオーミックコンタクトが取りやすくなるという利点があるとともに、前述の第１実施例の半導体装置１Ａと同様な作用効果が得られる。

次に、図５に示した模式的断面図を参照して本発明の半導体装置の第２実施形態を説明する。

図５に示すように、半導体装置２は、窒化物化合物半導体からなり、電子走行層１１上に電子供給層１２が形成されている。電子走行層１１は、例えばＧａＮ層からなり、電子供給層１２は、電子走行層１１よりもバンドギャップエネルギーの大きい材料、例えばＡｌＧａＮ層からなる。この電子走行層１１と電子供給層１２との界面はヘテロ接合となっている。
電子供給層１２上には第１電極１３が形成されている。この第１電極１３は、電子走行層１１と電子供給層１２との界面に生じる２次元電子ガスに対してオーミック特性を有している。
また、電子供給層１２上には、第１電極１３と離間して第２電極１４が形成されている。第２電極１４は、電子走行層１１と電子供給層１２との界面に生じる２次元電子ガスに対してオーミック特性を有している。
さらに、電子供給層１２上には、第１電極１３と第２電極１４との間に第３電極１９が形成されている。第３電極１９は、電子走行層１１と電子供給層１２との界面に生じる２次元電子ガスに対してショットキー特性を有している。
またさらに、第１電極１３、第２電極１４、第３電極１９のそれぞれの間には絶縁層２２が形成されている。

電子走行層１１および電子供給層１２を挟んで第１電極１３から第３電極１９にかけての領域と対向して第１電極１３と同電位の第１導電体１５が形成されている。この同電位は、第１電極１３と第１導電体１５とが電気的に接続されることにより実現されている。これとともに、電子走行層１１および電子供給層１２を挟んで第２電極１４に対向して第２電極１４と同電位の第２導電体１６が形成されている。この同電位は、第２電極１４と第２導電体１６とが電気的に接続されることにより実現されている。
また、第１導電体１５と第２導電体１６との間を埋め込むとともに、第１導電体１５と第２導電体１６を被覆する裏面絶縁層１７が形成されている。
裏面絶縁層１７には、第１導電体１５に電気的に接続する裏面電極１８が形成されている。

本第２実施形態の半導体装置２では、第１電極１３と同電位の第１導電体１５、および第２電極１４と同電位の第２導電体１６が形成されていることから、第１電極１３と第１導電体１５との間、第２電極１４と第２導電体１６との間には電位差が生じない。よって、第１電極１３の下端部および第２電極１４の下端部には電界が集中しない。そのかわり、第１電極１３をソース電極とし、第２電極１４をドレイン電極とし、第３電極１９をゲート電極とした場合、等電位線は第１導電体１５と第２導電体１６との間から第２導電体１６下方を通る。このため、第２導電体１６の第１導電体１５側の下側端部に電界がかかり、そこに電界集中が起きる。しかしこの位置における電界集中は、電子走行層１１にみられた逆ピエゾ効果を生じない。また第２導電体１６の周辺には、２次元電子ガスのような高濃度の電子層もないので、電子がトラップされる量が非常に少なくなる。よって、電流コラプスが抑制され、かつ、電子走行層１１や電子供給層１２の結晶中の欠陥準位の増加が抑えられるので、半導体装置２の長期信頼性が向上する。

次に、第２実施形態の第１実施例について前述の図５を参照して説明する。
半導体装置２は、ＧａＮ層からなる電子走行層１１、および、この電子走行層１１上に、ヘテロ接合構造を成し、電子走行層１１よりも厚さが薄いＡｌＧａＮ層からなる電子供給層１２が形成されている。
このように電子走行層１１および電子供給層１２は、窒化物化合物半導体により構成され、電子供給層１２を構成する窒化物化合物半導体のバンドギャップエネルギーは、電子走行層１１を構成する窒化物化合物半導体のバンドギャップエネルギーよりも大きくなっている。
格子定数が異なる窒化物化合物半導体は、電子走行層１１と電子供給層１２のヘテロ接合界面においては、結晶歪みに起因するピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガスが生じる。
なお、電子走行層１１の裏面側に、前記第１実施形態で説明したのと同様な単層構造、もしく積層構造の緩衝層４１を用いることもできる。

電子供給層１２上（表面側）には、ソース電極としての第１電極１３が形成されている。また、電子供給層１２上には、第１電極１３と離間してドレイン電極としての第２電極１４が形成されている。さらに、電子供給層１２上には、第１電極１３と第２電極１４との間にゲート電極としての第３電極１９が形成されている。
さらに、第１電極１３、第２電極１４、第３電極１９のそれぞれの間には絶縁層２２が形成されている。この絶縁層２２は、例えば窒化シリコン等の耐圧性、耐熱性を有する絶縁材料で形成されている。
また、電子供給層１２の裏面側には、電子走行層１１および電子供給層１２を挟んで第１電極１３から第３電極１９にかけての領域に対向する位置に第１電極１３と同電位のフィールドプレートとしての第１導電体１５が形成されている。さらに、電子供給層１２の裏面側には、電子走行層１１および電子供給層１２を挟んで第２電極１４に対向して第２電極１４と同電位のフィールドプレートとしての第２導電体１６が形成されている。

第１電極１３は、電子走行層１１と電子供給層１２との界面に生じる２次元電子ガス２ＤＥＧに対してオーミック特性を有する、例えばチタン（Ｔｉ）層と金（Ａｕ）層とを順に積層した金属電極からなる。この第１電極１３は、電子供給層１２および電子走行層１１を貫通して第１導電体１５に電気的に接続されていることがより好ましい。これによって第１電極１３と第１導電体１５とが同電位になる。
また、第２電極１４は、電子走行層１１と電子供給層１２との界面に生じる２次元電子ガス２ＤＥＧに対してオーミック特性を有する、例えばチタン（Ｔｉ）層と金（Ａｕ）層とを順に積層した金属電極からなる。この第２電極１４は、電子供給層１２および電子走行層１１を貫通して第２導電体１６に電気的に接続されていることがより好ましい。これによって第２電極１４と第２導電体１６とが同電位になる。
さらに、第３電極１９は、電子走行層１１と電子供給層１２との界面に生じる２次元電子ガス２ＤＥＧに対してショットキー特性を有する、例えばチタン（Ｔｉ）層と金（Ａｕ）層とを順に積層した金属電極からなる。

第１導電体１５および第２導電体１６は、導電性のシリコン（Ｓｉ）で形成されている。これらの第１導電体１５および第２導電体１６は、導電性を示す比抵抗の低いシリコンが望ましいが、導電性を有する材料で形成されていればよく、シリコンに限定されるものではない。

さらに、第１導電体１５と第２導電体１６との間を埋め込むとともに、第１導電体１５と第２導電体１６を被覆する裏面絶縁層１７が形成されている。この裏面絶縁層１７には、前述の第１実施形態で説明した材料を用いることができる。

裏面絶縁層１７の更に裏面側には、第１導電体１５に電気的に接続する裏面電極１８が形成されている。裏面電極１８は、裏面絶縁層１７を貫通して第１導電体１５に接続されているため、ソース電極としての第１電極１３と同電位となっている。
以上説明したように第１実施例の半導体装置２Ａは、ＨＥＭＴとして構成されている。

また、上記半導体装置２Ａにおいて、図示はしないが、第１導電体１５を貫通して第１電極１３を形成し、裏面電極１８と直接接続する構成とすることもできる。この構成では、第１電極１３と裏面電極１８とのコンタクト抵抗を低減することができるので、より好ましい。

ＨＥＭＴとして半導体装置２Ａをスイッチング素子として動作させるとき、ゲート電極としての第３電極１９に負電圧がかけられ、チャネルがオフされた状態では、ドレイン電極としての第２電極１４に電圧がかけられている。この場合、従来の構造では、ゲート電極およびドレイン電極の端部に電界集中が生じていた。しかし上記半導体装置２Ａでは、第１導電体１５および第２導電体１６がフィールドプレートとして機能するので、第１電極１３および第２電極１４の各電極下端部の電界集中を抑制することができる。
その代わりに第２電極１４下の第２導電体１６と裏面電極１８との間に電界がかかり、等電位線の曲がる第２導電体１６の端部で電界集中が生じる。電界集中の起きる位置には裏面絶縁層１７が配置されており、ＧａＮ系材料にみられる逆ピエゾ効果は生じない。またその周辺には２次元電子ガス２ＤＥＧのような高濃度の電子層もないため、電子がトラップされる量は非常に少ない。よって、電流コラプスが抑制され、かつ、電子走行層１１や電子供給層１２の結晶中の欠陥準位の増加が抑えられるため、半導体装置２Ａの長期信頼性を向上させることができる。
また、上記構成の半導体装置２Ａにおいては、ゲート電極としての第３電極１９は、ゲート絶縁膜上に形成されていてもよい。この構成では、半導体装置２Ａは、絶縁ゲート型となる。

次に、第２実施形態の第２実施例について図６を参照して説明する。
図６に示すように、半導体装置２（２Ｂ）は、前記半導体装置２Ａにおいて第１導電体１５および第２導電体１６のそれぞれの下端部の断面形状が丸みを帯びた形状、例えば半円形状に形成されているものである。その他の構成は、前述の半導体装置２Ａと同様である。
半導体装置２Ｂでは、第１導電体１５および第２導電体１６の下端部にかかる電界を緩和でき、強い電界が長時間かかることによる裏面絶縁層１７を介したリーク電流の増加を抑制することができる。また、前述の第１実施例の半導体装置２Ａと同様な作用効果が得られる。

上記第１実施形態および第２実施形態では、電子走行層１１をＧａＮ層で形成し、電子供給層１２をＡｌＧａＮ層で形成した構成を主に説明したが、電子走行層１１と電子供給層１２との組み合わせとして、ＧａＮ層とＡｌＧａＮ層の組み合わせの他に、ＧａＮ層とＩｎＧａＮ層、ＡｌＮ層とＡｌＧａＮ層等の窒化物化合物半導体を組合せた構成であってもよい。

次に、図７に示した模式的断面図を参照して本発明の半導体装置に係る好ましい第３実施形態を説明する。

図７に示すように、第３実施形態の半導体装置３は、窒化物化合物半導体層の電子走行層１１中の表面側に第１不純物層３１と、この第１不純物層３１と離間して第２不純物層３２とが形成されている。電子走行層１１は、例えばｐ型のＧａＮ層からなる。第１不純物層３１はｎ^＋型のＧａＮ層からなる。第２不純物層３２は第１不純物層３１側よりｎ⁻型のＧａＮ層３３およびｎ^＋型のＧａＮ層３４からなる。
第１不純物層３１上には第１電極１３が形成されている。
また、ｎ^＋型のＧａＮ層３４上には、第１電極１３と離間された第２電極１４が形成されている。
さらに、電子走行層１１上には、第１電極１３と第２電極１４との間に第３電極１９が形成されている。第３電極１９は、例えば第１不純物層３１と第２不純物層３２の間の電子走行層１１上にゲート絶縁膜３５を介して形成されている。

電子走行層１１を挟んで第１電極１３から第３電極１９にかけての領域と対向して第１電極１３と同電位の第１導電体１５が形成されている。この同電位は、第１電極１３と第１導電体１５とが電気的に接続されることにより実現されている。これとともに、電子走行層１１を挟んで第２電極１４に対向して第２電極１４と同電位の第２導電体１６が形成されている。この同電位は、第２電極１４と第２導電体１６とが電気的に接続されることにより実現されている。
また、第１導電体１５と第２導電体１６との間を埋め込むとともに、第１導電体１５と第２導電体１６を被覆する裏面絶縁層１７が形成されている。
裏面絶縁層１７には、第１導電体１５に電気的に接続する裏面電極１８が形成されている。

本実施形態の半導体装置３では、第１電極１３と同電位の第１導電体１５と、第２電極１４と同電位の第２導電体１６が形成されていることから、第１電極１３と第１導電体１５との間、第２電極１４と第２導電体１６との間には電位差が生じない。よって、第１電極１３の下端部および第２電極１４の下端部には電界がかからないので、それらの部分に電界は集中しない。そのかわり、第１電極１３をソース電極とし、第２電極１４をドレイン電極とし、第３電極１９をゲート電極とした場合、等電位線は第１導電体１５と第２導電体１６との間から第２導電体１６下方を通る。このため、第２導電体１６の第１導電体１５側の下側端部に電界がかかり、そこに電界集中が起きる。しかしこの位置における電界集中は、電子走行層１１にみられた逆ピエゾ効果は生じない。また第２導電体１６の周辺は、２次元電子ガスのような高濃度の電子層もないので、電子がトラップされる量が非常に少なくなる。よって、電流コラプスが抑制され、かつ、電子走行層１１の結晶中の欠陥準位の増加が抑えられるため、半導体装置３の長期信頼性を向上させることができる。

次に、本発明の半導体装置の製造方法の第１実施形態の実施例を、図８〜図１４の製造工程を示した模式的断面図を参照して以下に説明する。この実施例では、一例として、前述の半導体装置１Ａにおいて第１電極１３と裏面電極１８とを直接に接続させた構成について製造方法を説明する。

図８（１）に示すように、シリコン基板４０の上に、基板とその上に形成される窒化物化合物半導体層との間のひずみを緩和させる緩衝層４１を介してＧａＮ層を堆積して電子走行層１１を形成する。さらに電子走行層１１上に、ヘテロ接合構造を成し、電子走行層１１よりも厚さが薄いＡｌＧａＮ層を堆積して電子供給層１２を形成する。緩衝層４１は、例えば、ＡｌＧａＮ層で形成することができる。または、ＡｌＮ層、ＡｌＩｎＧａＮ層等の単層構造、もしくはＡｌＮ層とＧａＮ層との積層構造、ＡｌＧａＮ層とＧａＮ層との積層構造で形成することができる。これらの緩衝層４１、ＧａＮ層およびＡｌＧａＮ層は、例えばエピタキシャル成長により連続形成することができる。また、シリコン基板４０には、導電性を示す比抵抗の低い基板を用いることが望ましい。

次に図８（２）に示すように、第２電極が形成される位置におけるＡｌＧａＮ層の電子供給層１２からシリコン基板４０に第２電極形成溝４３を形成する。その際、シリコン基板４０に形成される溝の深さは、後の工程でシリコン基板４０の裏面側を除去してシリコン基板４０を所定の厚さに残す際のその厚さと同等に形成することが好ましい。素子の性能の点からはシリコン基板４０を薄くした方が裏面からの電気的接続をとる際に余計な抵抗が少なくなるため有利である。しかし、シリコン基板４０を薄くするほど製造上の難易度が上がるため、安定的に製造できる薄さで良い。また第２電極形成溝４３は、電子供給層１２、電子走行層１１、緩衝層４１、シリコン基板４０を同一の工程でエッチングしても良いし、シリコン基板４０とそれ以外の層のエッチングを分けても良い。エッチングする方法は、シリコン基板４０に対して垂直方向に異方性エッチングできる点から、例えばボッシュ（Ｂｏｓｃｈ）プロセスを採用することが望ましい。

次に図９に示すように、第２電極形成溝４３を埋め込み、シリコン基板４０と電子供給層１２に接触するカソード電極としての第２電極１４を形成する。例えば、第２電極１４は、チタン（Ｔｉ）層と金（Ａｕ）層とを順に積層した金属電極で形成する。この金属電極は、例えば蒸着法、スパッタ法等の成膜方法によりチタン層と金層とを順に堆積して形成することができる。第２電極１４は、電子走行層１１と電子供給層１２との界面に発生する２次元電子ガス（図示せず）に対してオーミック特性を有する。
次に、電子供給層１２上に第２電極１４を覆う絶縁層２１を形成する。この絶縁層２１は、例えば窒化シリコン等の耐圧性、耐熱性を有する絶縁膜で形成されることが好ましい。

続いて、第１電極が形成される位置における絶縁層２１からＡｌＧａＮ層の電子供給層１２を通りシリコン基板４０に至る第１電極形成溝４２を形成する。それとともに、第２電極１４上の絶縁層２１を除去して開口部２３を形成する。その際、シリコン基板４０に形成される溝の深さは、後の工程でシリコン基板４０の裏面側を除去してシリコン基板４０を所定の厚さに残す際のその厚さと同等に形成することが好ましい。次の工程では、第１電極を形成する材料でこれらの第１電極形成溝４２を埋めるが、ショットキー電極としての第１電極で埋められる第１電極形成溝４２は電流の流れる経路となるため十分な太さが必要となる。

次に、第１電極形成溝４２を埋め込み、シリコン基板４０と電子供給層１２に接触するアノード電極としての第１電極１３を形成する。例えば、第１電極１３は、ニッケル（Ｎｉ）層と金（Ａｕ）層とを順に積層した金属電極で形成する。この金属電極は、例えばスパッタ法、蒸着法等の成膜方法によりニッケル層と金層とを順に堆積して形成することができる。したがって、第１電極１３は、電子走行層１１と電子供給層１２との界面に発生する２次元電子ガス（図示せず）に対してショットキー特性を有する。
なお電極材料の成膜方法はスパッタ法や蒸着法に限定されることはなく、化学的気相成長法（例えば、ＭＯＣＶＤ法）等の他の成膜方法を採用することもできる。また電極材料のパターニンングは、リフトオフ法、成膜された電極材料をリソグラフィー技術とエッチング技術によりパターニンングする方法等で行うことができる。

次に図１０に示すように、シリコン基板４０の裏面研磨により第１電極１３および第２電極１４の底部が露出するまでシリコン基板４０を除去する。なお、第１電極１３および第２電極１４の底部にシリコン基板４０をわずかに残した状態になるまでシリコン基板４０の研削を行い、その後シリコン基板４０の裏面研磨を行ってもよい。研磨の終点検出には、第１電極１３および第２電極１４の底部を用いることができる。この終点検出を用いた場合、第１電極１３および第２電極１４の底部が露出した時点で研磨を終了することができる。なお、第１電極１３および第２電極１４の底部を完全に露出させるために、必要に応じてオーバー研磨を行ってもよい。
上記シリコン基板４０を研磨で除去する前に、第１電極１３および第２電極１４が形成されている側に、絶縁膜を介して支持基板（図示せず）を貼り付けて、研磨処理を行うことが望ましい。支持基板を貼り付けることにより、シリコン基板４０の割れ、欠けなどを防ぐことができる。

次に図１１に示すように、リソグラフィー技術とエッチング技術により、第１電極１３に対向する位置のシリコン基板４０の部分と第２電極１４に対向する位置のシリコン基板４０の部分を残して、その他の部分のシリコン基板４０を除去する。その際、シリコン基板４０の裏面に現れた第１電極１３および第２電極１４同士の位置関係を用いて位置合わせを行い所定の位置のシリコン基板４０の部分を除去する。シリコン基板４０を除去した部分（溝４５）は、電子走行層１１が露出される。このシリコン基板４０の除去は、通常のリソグラフィー技術とエッチング技術による。エッチングは、垂直にエッチングできる点から、例えばボッシュ（Ｂｏｓｃｈ）プロセスが望ましい。このときシリコン基板４０裏面と溝４５の側壁でできる角が鋭角であると電圧を印加した際に電界が集中するので、この角Ｒが丸みを帯びるように形成することが好ましい。その結果、第１電極１３に対向する部分のシリコン基板４０で第１導電体１５が形成され、第２電極１４に対向する部分のシリコン基板４０で第２導電体１６が形成される。

次に図１２に示すように、第１導電体１５と第２導電体１６との間を埋め込むとともに第１導電体１５と第２導電体１６とを被覆する裏面絶縁層１７を形成する。この裏面絶縁層１７には、絶縁破壊電界が十分高く、熱抵抗の低い材料が望ましい。例えば、酸化ベリリウム（融点２５７０℃）、窒化アルミニウム（融点２２００℃）、酸化シリコン、ダイヤモンドライクカーボン（耐熱温度７００℃）、ＳｉＯＣ（耐熱温度７００℃）または半導体装置の使用環境温度によって有機絶縁膜を用いることができる。有機絶縁膜としては、例えば、ポリイミド（耐熱温度４５０℃）、ポリアリルエーテル（耐熱温度４００℃〜４９０℃）、ダウ・ケミカル社製ＳｉＬＫ（耐熱温度４９０℃）、ハネウエルエレクトリックマテリアル社製ＦＬＡＲＥ（耐熱温度４００℃）等がある。また耐熱温度が４５０℃〜６５０℃であるメチルシルセスキオキサン（ＭＳＱ）を用いることもできる。また、この裏面絶縁層１７の厚さは後の工程で形成される裏面電極と表面の溝に埋め込まれた電極の間で絶縁破壊しないような厚さが必要である。

次に図１３に示すように、裏面絶縁層１７に第１導電体１５に達する裏面電極形成溝４４を形成する。この裏面電極形成溝４４の形成は、例えば、通常のリソグラフィー技術とエッチング技術により行うことができる。裏面電極形成溝４４に充填された裏面電極は電流の流れる経路となるので、この裏面電極形成溝４４は十分な太さが必要となる。またこの裏面電極形成溝４４をショットキー電極で埋められた第１電極溝４２と接触させずにシリコンの第１導電体１５と接触させるだけでも電流を流すことができるが、よりコンタクト抵抗を低くすることができるので第１電極１３と裏面電極の金属同士を接続させることが好ましい。

次に図１４に示すように、裏面絶縁層１７の裏面側に、裏面電極形成溝４４を通して第１導電体１５および第１電極１３に電気的に接続する裏面電極１８を形成する。したがって、裏面電極１８は、アノード電極としての第１電極１３と同電位になっている。
このようにして、ショットキーダイオードとしての半導体装置１Ａが製造できる。

製造方法の第１実施形態の実施例では、緩衝層４１を介してＧａＮ層とＡｌＧａＮ層を形成する基板として、高価なサファイア基板や化合物半導体基板を用いず、安価なシリコン基板４０を用いている。それとともに、そのシリコン基板４０を第１導電体１５と第２導電体１６とを形成する材料として用いている。したがって第１導電体１５および第２導電体１６を形成する際に、新たな材料層を必要としないため、製造コストが安価になる。
また、第１電極１３および第２電極１４の底面を研磨の終点検出に用いることができるので、第１導電体１５および第２導電体１６の厚さの制御性がよくなる。よって、第１導電体１５および第２導電体１６の耐圧を確保することができる。
さらに第１電極１３と裏面電極１８とが直接接触して電気的に接続されるので、コンタクト抵抗が低減できる。
またさらに、第１電極１３を第１導電体１５と接触させて形成し、第２電極１４を第２導電体１６と接触させて形成することで、第１電極１３と第１導電体１５との間、および第２電極１４と第２導電体１６との間を電位差が無い状態に形成できる。これによって、第１電極１３の下端部および第２電極１４の下端部には電界集中は生じない。よって、電流コラプスが抑制され、かつ、電子走行層１１や電子供給層１２の結晶中の欠陥準位の増加を抑えることができるので、長期信頼性に優れた半導体装置１Ａを製造することができる。

次に、本発明の半導体装置の製造方法の第２実施形態の実施例を、図１５〜図１９の製造工程を示した模式的断面図を参照して以下に説明する。この実施例では、一例として、前述の半導体装置１Ｃにおいて第１電極１３裏面電極１８とを直接に接続させた構成について製造方法を説明する。

図１５（１）に示すように、シリコン基板４０の上に緩衝層４１を介してＧａＮ層を堆積して電子走行層１１を形成する。さらに電子走行層１１上に、ヘテロ接合構造を成し、電子走行層１１よりもバンドギャップエネルギーの大きいＡｌＧａＮ層を堆積して電子供給層１２を形成する。緩衝層４１は、例えば、製造方法の第１実施形態で説明したのと同様な材料を用いることができ、同様な成膜方法を採用することができる。また、シリコン基板４０は導電性を示す比抵抗の低い基板が望ましい。

次に図１５（２）に示すように、第１電極および第２電極が形成される位置におけるＡｌＧａＮ層の電子供給層１２からシリコン基板４０に第１電極形成溝４２および第２電極形成溝４３を形成する。その際、シリコン基板４０に形成される溝の深さは、後の工程でシリコン基板４０の裏面側を除去してシリコン基板４０を所定の厚さに残す際のその厚さと同等に形成することが好ましい。素子の性能の点からはシリコン基板４０を薄くした方が裏面からの電気的接続をとる際に余計な抵抗が少なくなるため有利である。しかし、シリコン基板４０を薄くするほど製造上の難易度が上がるため、安定的に製造できる薄さで良い。また第１電極形成溝４２および第２電極形成溝４３は、電子供給層１２、電子走行層１１、緩衝層４１、シリコン基板４０を同一の工程でエッチングしても良いし、シリコン基板４０とそれ以外の層のエッチングを分けても良い。エッチングする方法は、垂直方向に異方性エッチングできる点から、例えばボッシュ（Ｂｏｓｃｈ）プロセスを採用することが望ましい。

次に図１６（１）に示すように、第１電極形成溝４２および第２電極形成溝４３を埋め込み、シリコン基板４０と電子供給層１２に接触するソース電極としての第１電極１３およびドレイン電極としての第２電極１４を形成する。例えば、第１電極１３および第２電極１４は、チタン（Ｔｉ）層と金（Ａｕ）層とを順に積層した金属電極で形成する。この金属電極は、例えばスパッタ法によりチタン層と金層とを順に堆積して形成することができる。したがって、第１電極１３および第２電極１４は、電子走行層１１と電子供給層１２との界面に発生する２次元電子ガス（図示せず）に対してオーミック特性を有する。

次に図１６（２）に示すように、電子供給層１２上に第１電極１３および第２電極１４を覆うリフトオフ法で用いる絶縁層２４を形成する。この絶縁層２４は、電極材料に対して選択的にエッチング可能な材料、例えばレジストで形成されることが好ましい。

次に図１７（１）に示すように、第３電極が形成される位置における絶縁層２４にゲート開口部２５を形成する。ゲート開口部２５は、例えば、通常のリソグラフィー技術とエッチング技術によって形成することができる。

次に図１７（２）に示すように、絶縁層２４側の全面にゲート電極としての第３電極を形成する電極材料層２６を堆積する。電極材料層２６は、例えばチタン（Ｔｉ）層と金（Ａｕ）層とを順に積層した金属層で形成される。ゲート開口部２５の底部に電極材料層２６を残し、その他の電極材料層２６を絶縁層２４とともに除去する。絶縁層２４および電極材料層２６の除去は、例えば等方的なエッチングにより行うことができる。このようにして、リフトオフ法によって、ゲート電極としての第３電極１９を形成する。したがって、第３電極１９は、電子走行層１１と電子供給層１２との界面に発生する２次元電子ガス（図示せず）に対してショットキー特性を有する。
なお電極材料の成膜方法はスパッタ法に限定されることはなく、化学的気相成長法（例えば、ＭＯＣＶＤ法）や蒸着法等の他の成膜方法を採用することもできる。また、ここではリフトオフ法により第３電極１９を形成したが、電極材料層２６をエッチングによりパターニンングして形成することもできる。この場合、絶縁層２４は層間絶縁膜として残されてもよい。
その結果、図１８（１）に示すように、電子供給層１２からシリコン基板４０中に達するソース電極としての第１電極１３と、ドレイン電極としての第２電極１４、および第１電極１３と第２電極１４との間の電子供給層１２上にゲート電極としての第３電極１９が形成される。

次に図１８（２）に示すように、第１電極１３から第３電極１９にかけての領域と第２電極１４とに対向するシリコン基板４０の部分を残してその他のシリコン基板４０を部分的に除去する。
シリコン基板４０の裏面研磨により第１電極１３および第２電極１４の底部が露出するまでシリコン基板４０を研磨して除去すし、その後、所定の部分を異方性エッチングにより緩衝層４１まで除去する。
このシリコン基板４０の研磨工程は、前述の製造方法の第１実施形態で説明したのと同様に行える。
上記シリコン基板４０を研磨により除去する前に、第１電極１３および第２電極１４が形成されている側に、絶縁膜を介して支持基板（図示せず）を貼り付けて、上記研磨処理を行うことが望ましい。支持基板を貼り付けることにより、シリコン基板４０の割れ、欠けなどを防ぐことができる。

シリコン基板４０のエッチング工程は、リソグラフィー技術とエッチング技術により、第１電極１３から第３電極１９にかけての領域に対向する位置のシリコン基板４０の部分と第２電極１４に対向する位置のシリコン基板４０の部分を残して、その他の部分のシリコン基板４０を除去する。その際、シリコン基板４０の裏面に現れた第１電極１３および第２電極１４同士の位置関係を用いて位置合わせを行い所定の位置のシリコン基板４０の部分を除去する。シリコン基板４０を除去した部分は、緩衝層４１が露出される。このシリコン基板４０の除去は、通常のリソグラフィー技術とエッチング技術による。エッチングは、垂直方向に異方性エッチングできる点から、例えばボッシュ（Ｂｏｓｃｈ）プロセスを採用することが望ましい。このときシリコン基板４０裏面と溝４５の側壁でできる角が鋭角であると電圧を印加した際に電界が集中するので、この角が丸みを帯びるように形成することが好ましい。その結果、第１電極１３から第３電極１９にかけての領域に対向する位置のシリコン基板４０で第１導電体１５が形成され、第２電極１４に対向する位置のシリコン基板４０で第２導電体１６が形成される。
したがって、第１電極１３と第１導電体１５とが同電位になり、第２電極１４と第２導電体１６とが同電位になる。

次に図１９（１）に示すように、第１導電体１５と第２導電体１６との間を埋め込むとともに第１導電体１５と第２導電体１６とを被覆する裏面絶縁層１７を形成する。この裏面絶縁層１７には、前述の第１実施形態で説明したものと同様な材料を用いることができる。

次に図１９（２）に示すように、裏面絶縁層１７に第１導電体１５に達する裏面電極形成溝４４を形成する。この裏面電極形成溝４４の形成は、例えば、通常のリソグラフィー技術とエッチング技術により行うことができる。裏面電極形成溝４４に充填される裏面電極は電流の流れる経路となるので、この裏面電極形成溝４４は十分な太さが必要となる。
続いて、裏面絶縁層１７の裏面に、裏面電極形成溝４４を通して第１導電体１５に電気的に接続する裏面電極１８を形成する。したがって、裏面電極１８は、ソース電極としての第１電極１３と同電位になっている。
このようにして、ＨＥＭＴとしての半導体装置２Ａが製造される。

製造方法の第２実施形態の実施例では、緩衝層４１を介してＧａＮ層とＡｌＧａＮ層を形成する基板として、高価なサファイア基板や化合物半導体基板を用いず、安価なシリコン基板４０を用いている。それとともに、そのシリコン基板４０を第１導電体１５と第２導電体１６とを形成する材料として用いている。したがって第１導電体１５および第２導電体１６を形成する際に、新たな材料層を必要としない。よって、製造コストが安価になる。
また、第１電極１３および第２電極１４の底面を研磨の終点検出に用いることができるので、第１導電体１５および第２導電体１６の厚さの制御性がよくなる。よって、第１導電体１５および第２導電体１６の耐圧を確保することができる。
さらに第１電極１３と裏面電極１８とが直接接触して電気的に接続されるので、コンタクト抵抗が低減できる。
またさらに、第１電極１３を第１導電体１５が形成されるシリコン基板４０と接触させて形成し、第２電極１４を第２導電体１６が形成されるシリコン基板４０と接触させて形成することで、第１電極１３と第１導電体１５との間、および第２電極１４と第２導電体１６との間の電位差が無い状態に形成できる。これによって、第１電極１３の下端部および第２電極１４の下端部には電界集中が生じない。よって、電流コラプスが抑制され、かつ、電子走行層１１や電子供給層１２の結晶中の欠陥準位の増加を抑えることができるので、長期信頼性に優れた半導体装置２Ａを製造することができる。

１，２，３半導体装置
１１電子走行層
１２電子供給層
１３第１電極
１４第２電極
１５第１導電体
１６第２導電体
１７裏面絶縁層
１８裏面電極
１９第３電極
２ＤＥＧ２次元電子ガス
４１緩衝層
４２第１電極形成溝
４３第２電極形成溝

Claims

窒化物化合物半導体層からなる電子走行層と、
前記電子走行層上に形成された窒化物化合物半導体からなる電子供給層と、
前記電子供給層上に形成された第１電極と、
前記電子供給層上に前記第１電極と離間して形成した第２電極と、
前記電子走行層および前記電子供給層を挟んで前記第１電極に対向して形成された、前記第１電極と同電位の第１導電体と、
前記電子走行層および前記電子供給層を挟んで前記第２電極に対向して形成された、前記第２電極と同電位の第２導電体と
を有することを特徴とする半導体装置。
前記電子走行層はＧａＮ層で形成され、
前記電子供給層はＡｌＧａＮ層からなることを特徴とする請求項１記載の半導体装置。
前記第１導電体と前記第２導電体との間に絶縁層が形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
前記第１導電体と前記第２導電体とは前記絶縁層により被覆され、
前記絶縁層に前記第１導電体に電気的に接続する裏面電極が形成されていることを特徴とする請求項３記載の半導体装置
前記絶縁層は、酸化ベリリウム、窒化アルミニウム、酸化シリコン、ダイヤモンドライクカーボンまたは有機絶縁膜からなることを特徴とする請求項３または請求項４に記載の半導体装置。
前記第１電極はショットキー電極であり、
前記第２電極はオーミック電極であることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置。
前記電子供給層上の前記第１電極と前記第２電極との間に第３電極を有し、
前記第１電極および前記第２電極はオーミック電極であり、
前記第３電極はショットキー電極であることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。
前記電子供給層上の前記第１電極と前記第２電極との間に、絶縁膜を介して形成された第３電極を有し、
前記第１電極および前記第２電極はオーミック電極であることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。
第１導電型のＧａＮ層からなるチャネル層と、
前記チャネル層の表面側に離間して形成された第２導電型の第１不純物層と第２不純物層と、
前記チャネル層上に形成された第１電極と、
前記チャネル層上に前記第１電極と離間して形成された第２電極と、
前記チャネル層および前記第１不純物層を挟んで前記第１電極に対向して形成された、前記第１電極と同電位の第１導電体と、
前記チャネル層および前記第２不純物層を挟んで前記第２電極に対向して形成された、前記第２電極と同電位の第２導電体と、
前記チャネル層上の前記第１電極と前記第２電極との間に第３電極を有する
ことを特徴とする請求項１記載の半導体装置。
導電性の基板の上に窒化物化合物半導体からなる電子走行層を形成する工程と、
前記電子走行層の上に前記電子走行層よりもバンドギャップエネルギーの大きい材料からなる電子供給層を形成する工程と、
第１電極が形成される位置における前記電子供給層から前記基板に第１電極形成溝を形成し、前記第１電極形成溝に前記基板と前記電子供給層に接触する第１電極を形成する工程と、
第２電極が形成される位置における前記電子供給層から前記基板に第２電極形成溝を形成し、前記第２電極形成溝に前記基板と前記電子供給層に接触する第２電極を形成する工程と、
前記基板の前記第１電極と前記第２電極と対向する部分を残して前記基板を除去し、前記第１電極に対向する部分の前記基板で第１導電体を形成し、前記第２電極に対向する部分の前記基板で第２導電体を形成する工程と、
前記第１導電体と前記第２導電体との間を埋め込むとともに前記第１導電体と前記第２導電体とを被覆する絶縁層を形成する工程と、
前記絶縁層に、前記第１導電体に電気的に接続する裏面電極を形成する工程と
を有する半導体装置の製造方法。
導電性の基板の上に窒化物化合物半導体からなる電子走行層を形成する工程と、
前記電子走行層の上に前記電子走行層よりもバンドギャップエネルギーの大きい材料からなる電子供給層を形成する工程と、
第１電極および第２電極が形成される位置に前記電子供給層から前記基板に到達する第１電極形成溝および第２電極形成溝を形成する工程と、
前記第１電極形成溝に前記基板と前記電子供給層に接触する第１電極を形成し、前記第２電極形成溝に前記基板と前記電子供給層に接触する第２電極を形成する工程と、
前記第１電極と前記第２電極との間の前記電子供給層上に第３電極を形成する工程と、
前記基板の前記第１電極から前記第３電極までの領域に対向する部分と前記第２電極と対向する部分を残して前記基板を除去し、前記第１電極から前記第３電極までの領域に対向する部分の前記基板で第１導電体を形成し、前記第２電極に対向する部分の前記基板で第２導電体を形成する工程と、
前記第１導電体と前記第２導電体との間を埋め込むとともに前記第１導電体と前記第２導電体とを被覆する絶縁層を形成する工程と、
前記絶縁層に前記第１導電体に電気的に接続する裏面電極を形成する工程と
を有する半導体装置の製造方法。