JPWO2020003436A1 - 半導体装置、および、半導体装置の製造方法 - Google Patents
半導体装置、および、半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2020003436A1 JPWO2020003436A1 JP2020526804A JP2020526804A JPWO2020003436A1 JP WO2020003436 A1 JPWO2020003436 A1 JP WO2020003436A1 JP 2020526804 A JP2020526804 A JP 2020526804A JP 2020526804 A JP2020526804 A JP 2020526804A JP WO2020003436 A1 JPWO2020003436 A1 JP WO2020003436A1
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- diamond
- semiconductor layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 355
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 224
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 181
- 239000010432 diamond Substances 0.000 claims abstract description 181
- 150000004767 nitrides Chemical class 0.000 claims abstract description 89
- 238000010292 electrical insulation Methods 0.000 claims description 10
- 230000017525 heat dissipation Effects 0.000 abstract description 23
- 239000010410 layer Substances 0.000 description 309
- 239000002184 metal Substances 0.000 description 56
- 239000000463 material Substances 0.000 description 44
- 230000006911 nucleation Effects 0.000 description 37
- 238000010899 nucleation Methods 0.000 description 37
- 238000000926 separation method Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 17
- 230000005669 field effect Effects 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 10
- 230000000149 penetrating effect Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 238000000227 grinding Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910021389 graphene Inorganic materials 0.000 description 3
- 239000002105 nanoparticle Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000002178 crystalline material Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 230000002779 inactivation Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010961 commercial manufacture process Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004050 hot filament vapor deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
以下、本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。
図1は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。図1に例が示されるように、半導体装置は、ダイヤモンドからなるダイヤモンド基板23と、ダイヤモンド基板23の凹部17の内部に形成される窒化物半導体層であるエピタキシャル半導体層2と、エピタキシャル半導体層2の上面に形成されるエピタキシャル半導体層3と、エピタキシャル半導体層3の上面401に部分的に形成されるソースまたはドレイン電極金属101と、エピタキシャル半導体層3の上面401に部分的に形成されるドレインまたはソース電極金属102と、エピタキシャル半導体層3の上面401に部分的に形成されるゲート電極金属106と、凸部16の上面109およびエピタキシャル半導体層3の上面401を部分的に覆って形成される表面保護膜105と、ソースまたはドレイン電極金属101の上面を部分的に覆って形成されるソースまたはドレインパッド電極金属107と、ドレインまたはソース電極金属102の上面を部分的に覆って形成されるドレインまたはソースパッド電極金属108とを備える。
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図1においては、エピタキシャル半導体層2とダイヤモンド基板23とが直接接触していたが、本実施の形態では、エピタキシャル半導体層2とダイヤモンド基板23とが直接接触していない構成について説明する。
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図3は、本実施の形態に関する半導体装置の構成の別の例を概略的に示す断面図である。図3に例が示される構成は、図1および図2に例が示された構成とは異なり、凸部16Aの位置が素子間分離領域202には対応していない。つまり、図3に例が示される構成は、ダイヤモンド基板23Aの凹部17Aの幅が狭い、すなわち、ダイヤモンド基板23Aの凸部16Aの幅が広い。そして、凸部16Aは、凸部16Aに隣接するソースまたはドレイン電極金属101の直下、および、ドレインまたはソース電極金属102の直下にまで延びて形成される。
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
マイクロ波通信システム、または、ミリ波通信システムなどに用いられるマイクロ波モノリシック集積回路(monolithic microwave integrated circuit、すなわち、MMIC)は、HEMTデバイスによって構成されている。
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図4においては、エピタキシャル半導体層2Bとダイヤモンド基板23Bとが直接接触していたが、本実施の形態では、エピタキシャル半導体層2Bとダイヤモンド基板23Bとが直接接触していない構成について説明する。
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図6は、本実施の形態に関する半導体装置の構成の別の例を概略的に示す断面図である。図6に例が示される構成は、図4および図5に例が示された構成とは異なり、凸部16Cの位置が素子間分離領域202Bには対応していない。つまり、図6に例が示される構成は、ダイヤモンド基板23Cの凹部17Cの幅が狭く、かつ、隣り合う凸部16C間において複数形成されている。そして、凸部16Cは、凸部16Cに隣接するソースまたはドレイン電極金属101Bの直下、および、ドレインまたはソース電極金属102Bの直下にまで延びて形成される。
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図7は、以上に記載された実施の形態における半導体装置の、製造方法の例を示すフローチャートである。また、図9から図17は、本実施の形態に関する半導体装置の、製造工程の例を示す断面図である。以下、図7および図9から図17を参照しつつ、本実施の形態に関する半導体装置の製造方法を説明する。
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図8は、図1から図6に例が示された半導体装置の、製造方法の別の例を示すフローチャートである。また、図18から図23は、本実施の形態に関する半導体装置の、製造工程の例を示す断面図である。以下、図8および図18から図23を参照しつつ、本実施の形態に関する半導体装置の製造方法を説明する。
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、本願明細書に記載されたものに限られることはないものとする。
本願明細書に開示される技術の第2の態様は、ダイヤモンドからなるダイヤモンド基板と、前記ダイヤモンド基板の上面に形成された凹部の内部に形成される窒化物半導体層とを備え、前記ダイヤモンド基板の前記上面と、前記窒化物半導体層の上面とが、同一平面上に位置する。
本願明細書に開示される技術の第3の態様は、ダイヤモンドからなるダイヤモンド基板と、前記ダイヤモンド基板の上面に形成された凹部の内部に形成される窒化物半導体層とを備え、前記ダイヤモンド基板は、電気絶縁性を有する。
Claims (9)
- ダイヤモンドからなるダイヤモンド基板(23)と、
前記ダイヤモンド基板(23)の上面(109)に形成された凹部(17)の内部に形成される窒化物半導体層(2、3)とを備える、
半導体装置。 - 前記窒化物半導体層(2、3)は、平面視において前記ダイヤモンド基板(23)の前記上面(109)に全周囲を囲まれて形成される、
請求項1に記載の半導体装置。 - 前記ダイヤモンド基板(23)の前記上面(109)と、前記窒化物半導体層(2、3)の上面(401)とが、同一平面上に位置する、
請求項1または請求項2に記載の半導体装置。 - 前記ダイヤモンド基板(23)は、電気絶縁性を有する、
請求項1から請求項3のうちのいずれか1項に記載の半導体装置。 - 前記ダイヤモンド基板(23)の前記凹部(17)の内壁に形成される、介在層(19)をさらに備え、
前記窒化物半導体層(2、3)は、前記介在層(19)を介して前記ダイヤモンド基板(23)の前記凹部(17)の内部に形成される、
請求項1から請求項4のうちのいずれか1項に記載の半導体装置。 - 前記介在層(19)は、前記ダイヤモンド基板(23)と前記窒化物半導体層(2、3)との間の格子不整合を緩和する格子緩和層である、
請求項5に記載の半導体装置。 - 前記窒化物半導体層(2、3)の上面に形成される電極部(101、102、106)をさらに備える、
請求項1から請求項6のうちのいずれか1項に記載の半導体装置。 - 半導体基板(301)の上面に窒化物半導体層(302)を形成し、
前記窒化物半導体層(302)の表面と支持基板(305)とを接合し、
前記半導体基板(301)の下面にハードマスク(306)を形成し、
前記ハードマスク(306)に開口領域(307)を有するパターンを形成し、
前記開口領域(307)に対応する前記半導体基板(301)、さらには、前記窒化物半導体層(302)を除去することによって、前記半導体基板(301)および前記窒化物半導体層(302)を貫通する溝(308)を形成し、
前記ハードマスク(306)および前記半導体基板(301)を除去し、
前記支持基板(305)の表面に、前記窒化物半導体層(302)を覆うダイヤモンド層(309)を形成し、
前記窒化物半導体層(302)の表面および前記ダイヤモンド層(309)の表面と、前記支持基板(305)とを遊離させる、
半導体装置の製造方法。 - ダイヤモンドからなるダイヤモンド基板(310)を用意し、
前記ダイヤモンド基板(310)の表面にハードマスク(311)を形成し、
前記ハードマスク(311)に開口領域(312)を有するパターンを形成し、
前記開口領域(312)に対応する前記ダイヤモンド基板(310)を除去することによって凹部(313)を形成し、
前記凹部(313)の内部に窒化物半導体層(314)をエピタキシャル成長させる、
半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/024584 WO2020003436A1 (ja) | 2018-06-28 | 2018-06-28 | 半導体装置、および、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020003436A1 true JPWO2020003436A1 (ja) | 2021-01-07 |
JP6942253B2 JP6942253B2 (ja) | 2021-09-29 |
Family
ID=68986765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020526804A Active JP6942253B2 (ja) | 2018-06-28 | 2018-06-28 | 半導体装置、および、半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11482464B2 (ja) |
JP (1) | JP6942253B2 (ja) |
GB (1) | GB2589484B (ja) |
WO (1) | WO2020003436A1 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007096130A (ja) * | 2005-09-29 | 2007-04-12 | Toshiba Corp | 半導体発光素子およびその製造方法 |
JP2009166160A (ja) * | 2008-01-15 | 2009-07-30 | Sumitomo Electric Ind Ltd | 放熱基板の製造方法および放熱基板 |
JP2012084781A (ja) * | 2010-10-14 | 2012-04-26 | National Institute For Materials Science | 電界効果トランジスタ及びその製造方法 |
JP2012084653A (ja) * | 2010-10-08 | 2012-04-26 | Advanced Power Device Research Association | 半導体装置およびその製造方法 |
JP2015065233A (ja) * | 2013-09-24 | 2015-04-09 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2016139695A (ja) * | 2015-01-27 | 2016-08-04 | 株式会社東芝 | 半導体装置 |
JP2016528744A (ja) * | 2013-08-22 | 2016-09-15 | ノースロップ グラマン システムズ コーポレーション | ダイヤモンドをサーマルビア内に選択的に蒸着させる方法 |
JP2018041785A (ja) * | 2016-09-06 | 2018-03-15 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11283994A (ja) | 1998-03-30 | 1999-10-15 | Toshiba Corp | マルチフィンガー型電界効果トランジスタ |
US6956250B2 (en) | 2001-02-23 | 2005-10-18 | Nitronex Corporation | Gallium nitride materials including thermally conductive regions |
US7846767B1 (en) | 2007-09-06 | 2010-12-07 | Chien-Min Sung | Semiconductor-on-diamond devices and associated methods |
US8575657B2 (en) | 2012-03-20 | 2013-11-05 | Northrop Grumman Systems Corporation | Direct growth of diamond in backside vias for GaN HEMT devices |
US9685513B2 (en) * | 2012-10-24 | 2017-06-20 | The United States Of America, As Represented By The Secretary Of The Navy | Semiconductor structure or device integrated with diamond |
WO2015171873A1 (en) * | 2014-05-07 | 2015-11-12 | Cambridge Electronics, Inc. | Transistor structure having buried island regions |
-
2018
- 2018-06-28 WO PCT/JP2018/024584 patent/WO2020003436A1/ja active Application Filing
- 2018-06-28 GB GB2020038.2A patent/GB2589484B/en active Active
- 2018-06-28 US US16/978,191 patent/US11482464B2/en active Active
- 2018-06-28 JP JP2020526804A patent/JP6942253B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007096130A (ja) * | 2005-09-29 | 2007-04-12 | Toshiba Corp | 半導体発光素子およびその製造方法 |
JP2009166160A (ja) * | 2008-01-15 | 2009-07-30 | Sumitomo Electric Ind Ltd | 放熱基板の製造方法および放熱基板 |
JP2012084653A (ja) * | 2010-10-08 | 2012-04-26 | Advanced Power Device Research Association | 半導体装置およびその製造方法 |
JP2012084781A (ja) * | 2010-10-14 | 2012-04-26 | National Institute For Materials Science | 電界効果トランジスタ及びその製造方法 |
JP2016528744A (ja) * | 2013-08-22 | 2016-09-15 | ノースロップ グラマン システムズ コーポレーション | ダイヤモンドをサーマルビア内に選択的に蒸着させる方法 |
JP2015065233A (ja) * | 2013-09-24 | 2015-04-09 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2016139695A (ja) * | 2015-01-27 | 2016-08-04 | 株式会社東芝 | 半導体装置 |
JP2018041785A (ja) * | 2016-09-06 | 2018-03-15 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6942253B2 (ja) | 2021-09-29 |
GB2589484A (en) | 2021-06-02 |
US20210043539A1 (en) | 2021-02-11 |
GB202020038D0 (en) | 2021-02-03 |
WO2020003436A1 (ja) | 2020-01-02 |
US11482464B2 (en) | 2022-10-25 |
GB2589484B (en) | 2022-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI517383B (zh) | 在背側通孔中直接生長鑽石用於GaN高電子遷移率電晶體裝置 | |
JP7217808B2 (ja) | 半導体装置の製造方法 | |
JP4339657B2 (ja) | 半導体装置及びその製造方法 | |
JP2008306130A (ja) | 電界効果型半導体装置及びその製造方法 | |
CN104134689A (zh) | 一种hemt器件及制备方法 | |
JP5454283B2 (ja) | 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ | |
JP7092051B2 (ja) | 電界効果トランジスタの作製方法 | |
JPWO2018211919A1 (ja) | キャパシタ及びその製造方法 | |
JP2007251171A (ja) | GaN系HEMTアクティブデバイスのためのリークバリヤ | |
JP5608969B2 (ja) | 化合物半導体装置及びその製造方法 | |
WO2019194042A1 (ja) | トランジスタの製造方法 | |
JP5487590B2 (ja) | 半導体装置及びその製造方法 | |
JP6942253B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
US10249750B2 (en) | Semiconductor device | |
JP2014060427A (ja) | 半導体装置及びその製造方法 | |
US10903350B2 (en) | Semiconductor devices and methods for forming the same | |
CN115708221A (zh) | 一种半导体器件及其制作方法、封装结构、电子设备 | |
JP6370501B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
GB2603681A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5386810B2 (ja) | Mis型fet及びその製造方法 | |
WO2022104801A1 (zh) | 半导体器件及其制作方法 | |
TWI732155B (zh) | 半導體裝置及其形成方法 | |
TW202418591A (zh) | 高電子移動率電晶體及其製作方法 | |
CN115708222A (zh) | 一种半导体器件及其制作方法、封装结构、电子设备 | |
JP2006080341A (ja) | 窒化物半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200615 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210810 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6942253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |