KR100679449B1 - 반도체 소자 및 반도체 제조 방법 - Google Patents
반도체 소자 및 반도체 제조 방법 Download PDFInfo
- Publication number
- KR100679449B1 KR100679449B1 KR1020050021793A KR20050021793A KR100679449B1 KR 100679449 B1 KR100679449 B1 KR 100679449B1 KR 1020050021793 A KR1020050021793 A KR 1020050021793A KR 20050021793 A KR20050021793 A KR 20050021793A KR 100679449 B1 KR100679449 B1 KR 100679449B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- semiconductor
- etch mask
- present
- layer
- Prior art date
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A43—FOOTWEAR
- A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
- A43B13/00—Soles; Sole-and-heel integral units
- A43B13/14—Soles; Sole-and-heel integral units characterised by the constructive form
- A43B13/18—Resilient soles
- A43B13/181—Resiliency achieved by the structure of the sole
-
- A—HUMAN NECESSITIES
- A43—FOOTWEAR
- A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
- A43B17/00—Insoles for insertion, e.g. footbeds or inlays, for attachment to the shoe after the upper has been joined
- A43B17/06—Insoles for insertion, e.g. footbeds or inlays, for attachment to the shoe after the upper has been joined with metal springs
Abstract
Description
도 1b는 본 발명의 바람직한 실시예에 따른 재형성화된 식각 마스크를 개략적으로 나타낸 도면.
도 1c는 본 발명의 바람직한 실시예에 따른 식각 과정을 개략적으로 나타낸 도면.
도 1d는 본 발명의 바람직한 실시예에 식각 과정의 수행후의 상태를 개략적으로 나타낸 도면.
종래의 반도체 소자에서 누설 전류의 감소 기술, 광 추출 효율을 증대시키기 위한 역방향 피라미드 구조의 발광 소자 및 동일칩 내의 독립된 소자 연결기술에 대하여 설명하면 다음과 같다.
본 발명의 다른 목적은 누설 전류를 최소화할 수 있는 반도체 소자 및 반도체 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 광 추출 효율을 증대시킬 수 있는 반도체 소자 및 반도체 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 스탭 커버리지의 문제를 해결하여 개별 소자를 효과적으로 결합할 수 있는 반도체 소자 및 반도체 제조 방법을 제공하는 데 있다.
상술한 바와 같이, 반도체층(10) 상위에 포토레지스터(14)가 열적 재형성된 상태에서 플라즈마(16)를 이용한 식각 과정이 수행된다. 열적 재형성된 포토레지스터(14)가 중심에서 가장자리 방향으로 두께가 점차 얇아지는 완만한 경사형 구조를 가지므로, 플라즈마(16)에 일정 시간 노출시키면, 열적 재형성된 포토레지스터(14)의 두께 차이에 의하여 식각되는 정도의 차이가 발생한다. 상기 식각 정도의 차이에 의하여 완만한 경사형 식각면을 갖는 반도체층(20)이 형성된다.
일반적으로 반도체 소자의 독립을 위하여 수행되는 식각 공정의 경우, 식각후 고 에너지 이온의 충돌에 의하여 식각면에 격자손상이 야기되므로 누설 전류가 발생한다. 종래의 수직형 식각면의 경우에 상술한 플라즈마 처리 과정을 수행하더라도 수직형 식각면의 구조적인 문제로 인하여 누설 전류가 심각할 정도로 발생할 수 있다. 이에 비하여, 본 발명에 따른 경사형 식각면에 상술한 플라즈마 처리 과정을 수행하면 완만한 경사형 식각면에 플라즈마를 충분히 노출시켜서 전체적으로 절연층이 형성되기 때문에 누설 전류가 효과적으로 감소될 수 있다.
도 3을 참조하면, 본 발명의 바람직한 실시예에 따른 완만한 경사형 식각면을 갖는 반도체 소자의 전기적 특성(32)이 일반적인 반도체 소자의 전기적 특성(31)에 비하여 매우 뛰어남을 알 수 있다.
도 4는 본 발명의 바람직한 실시예에 따른 독립된 반도체 소자들 사이의 결합 관계를 예시적으로 나타낸 도면이다. 본 실시예에서 반도체 소자는 p-n 접합 발광 소자를 예로 들어 설명한다.
도 4를 참조하면, 사파이어 기판(40) 상위에 반도체층(n(41), p(42), 접합면(43))이 증착된 후, 상술한 방법으로 완만한 경사형 식각면(48)이 형성된다. 그 후, 완만한 경사형 식각면(48)의 상위에 상술한 방법에 의하여 절연 기판인 사파이어 기판(40)까지 완만한 경사형으로 절연층(49)을 형성한다. 일정한 회로를 구성하기 위하여 상기 절연층(49) 상위에, p형 금속(44) 상위에 형성되는 p형 패드(45)와 n형 패드(46) 사이를 연결하는 금속층(47)을 증착한다. 도 4에 도시된 바와 같이, 완만한 경사형 식각면을 갖는 반도체 소자 사이에는 별도의 스탭 커버리지의 문제가 없기 때문에 연결 금속층(47)의 두께에 아무런 제약을 받지 않게 되며, 종래 스탭 커버리지 문제를 해결하기 위한 에어 브리지와 같은 구성이 추가될 필요가 없다. 또한 도 4에 도시된 바와 같이 사파이어(40)와 같은 절연 기판 상위에 증착되는 p-n 접합 반도체 소자의 경우, 개별 소자 사이의 단락 현상을 방지하며, 독립 소자 사이의 직렬, 병렬 결합을 용이하게 달성할 수 있다.
또한 도 4에서 도시한 p-n 접합 발광 소자의 경우에, 완만한 경사형 식각면 자체가 빗면의 형상이기 때문에(종래의 기계적 절단이 필요치 않음) 접합면(43)에서 발생한 빛을 효율적으로 소자 밖으로 유도할 수 있으며, 이로 인하여 빛의 추출 효율이 증가된다. 특히 에피택셜 성장 기술의 한계에 의해 에피택셜 구조 내에 p-n 접합부의 활성층보다 더 작은 에너지 금지대폭을 갖는 에피택셜층이 존재하는 경우 본 발명의 바람직한 실시예에 따른 완만한 경사형 식각면을 갖는 발광 소자는 빛이 에피택셜 내에서 자체 흡수되는 것을 줄여 광 추출 효율을 극대화시킬 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
본 발명에 따른 완만한 경사형 식각면을 갖는 반도체 소자는 누설 전류를 최소화할 수 있는 효과가 있다. 또한, 본 발명에 따른 완만한 경사형 식각면을 갖는 반도체 소자는 광 추출 효율을 증대시킬 수 있으며 궁극적으로 발광 효율을 높일 수 있는 효과가 있다. 또한, 본 발명에 따른 완만한 경사형 식각면을 갖는 반도체 소자는 스탭 커버리지의 문제를 해결하여, 평면상에서의 금속 연결과 같이, 개별 소자를 효과적으로 결합할 수 있는 효과가 있다.
Claims (18)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 기판을 마련하는 단계;상기 기판 상위에 반도체층을 증착하는 단계;상기 반도체층 상위에 식각 마스크를 도포하는 단계;상기 식각 마스크를 재형성화하는 단계-여기서, 상기 식각 마스크는 재형성화에 의하여 경사 식각 마스크로 변형됨-;식각하는 단계-여기서, 식각 과정에서 상기 경사 식각 마스크로 인하여 상기 반도체층에 경사 식각면이 형성됨-; 및적어도 상기 경사 식각면의 전부 또는 일부에 상응하는 표면에 플라즈마 처리를 하여 절연층을 형성하는 단계를 포함하는 반도체 제조 방법.
- 삭제
- 제8항에 있어서,상기 플라즈마는 N2, N2O, NH3, He, Ne, Ar 중 어느 하나에 상응하는 것을 특징으로 하는 반도체 제조 방법.
- 제10항에 있어서,상기 플라즈마 처리 후에 SiO2를 증착하는 단계를 더 포함하는 반도체 제조 방법.
- 제8항에 있어서,상기 절연층은 SiO2인 것을 특징으로 하는 반도체 제조 방법.
- 기판을 마련하는 단계;상기 기판 상위에 반도체층을 증착하는 단계;상기 반도체층 상위에 식각 마스크를 도포하는 단계;상기 식각 마스크를 재형성화하는 단계-여기서, 상기 식각 마스크는 재형성화에 의하여 경사 식각 마스크로 변형됨-;식각하는 단계-여기서, 식각 과정에서 상기 경사 식각 마스크로 인하여 상기 반도체층에 경사 식각면이 형성됨-;적어도 상기 경사 식각면의 전부 또는 일부에 상응하는 표면에 플라즈마 처리를 하여 절연층을 형성하는 단계; 및상기 절연층의 전부 또는 일부의 상위에 금속층을 증착하는 단계-여기서,상기 금속층에 의하여 소자들이 결합됨-를 포함하는 반도체 제조 방법.
- 삭제
- 제13항에 있어서,상기 플라즈마는 N2, N2O, NH3, He, Ne, Ar 중 어느 하나에 상응하는 것을 특징으로 하는 반도체 제조 방법.
- 제15항에 있어서,상기 플라즈마 처리 후에 SiO2를 증착하는 단계를 더 포함하는 반도체 제조 방법.
- 제13항에 있어서,상기 절연층은 SiO2인 것을 특징으로 하는 반도체 제조 방법.
- 제8항, 제10항 내지 제13항, 제15항 내지 제17항 중 어느 한 항의 방법으로 제조되는 반도체 소자.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050021793A KR100679449B1 (ko) | 2005-03-16 | 2005-03-16 | 반도체 소자 및 반도체 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050021793A KR100679449B1 (ko) | 2005-03-16 | 2005-03-16 | 반도체 소자 및 반도체 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060100122A KR20060100122A (ko) | 2006-09-20 |
KR100679449B1 true KR100679449B1 (ko) | 2007-02-07 |
Family
ID=37631186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050021793A KR100679449B1 (ko) | 2005-03-16 | 2005-03-16 | 반도체 소자 및 반도체 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100679449B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10062730B2 (en) | 2010-09-13 | 2018-08-28 | Epistar Corporation | Light-emitting structure |
US10490598B2 (en) | 2010-09-13 | 2019-11-26 | Epistar Corporation | Light-emitting structure having a plurality of light-emitting structure units |
WO2020176582A1 (en) * | 2019-02-27 | 2020-09-03 | Lam Research Corporation | Semiconductor mask reshaping using a sacrificial layer |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101381984B1 (ko) * | 2006-10-25 | 2014-04-10 | 서울바이오시스 주식회사 | 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩 |
KR101748842B1 (ko) | 2010-08-24 | 2017-06-20 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
KR20150121306A (ko) * | 2014-04-18 | 2015-10-29 | 포항공과대학교 산학협력단 | 질화물 반도체 발광소자 및 이의 제조방법 |
-
2005
- 2005-03-16 KR KR1020050021793A patent/KR100679449B1/ko active IP Right Grant
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10062730B2 (en) | 2010-09-13 | 2018-08-28 | Epistar Corporation | Light-emitting structure |
KR20180100036A (ko) * | 2010-09-13 | 2018-09-06 | 에피스타 코포레이션 | 발광 구조체 |
KR102023041B1 (ko) * | 2010-09-13 | 2019-09-19 | 에피스타 코포레이션 | 발광 구조체 |
US10490598B2 (en) | 2010-09-13 | 2019-11-26 | Epistar Corporation | Light-emitting structure having a plurality of light-emitting structure units |
US10950652B2 (en) | 2010-09-13 | 2021-03-16 | Epistar Corporation | Light-emitting structure having a plurality of light-emitting structure units |
US11594573B2 (en) | 2010-09-13 | 2023-02-28 | Epistar Corporation | Light-emitting structure having a plurality of light-emitting structure units |
WO2020176582A1 (en) * | 2019-02-27 | 2020-09-03 | Lam Research Corporation | Semiconductor mask reshaping using a sacrificial layer |
Also Published As
Publication number | Publication date |
---|---|
KR20060100122A (ko) | 2006-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9362198B2 (en) | Semiconductor devices with a thermally conductive layer and methods of their fabrication | |
CN100585885C (zh) | 蓝宝石衬底粗糙化的发光二极管及其制造方法 | |
KR100679449B1 (ko) | 반도체 소자 및 반도체 제조 방법 | |
CN105185883B (zh) | 侧壁粗化的AlGaInP基LED及其制造方法 | |
CN101459115A (zh) | 浅沟槽隔离结构的制造方法 | |
JP6879617B2 (ja) | 受光素子の製造方法 | |
CN106558478B (zh) | 形成半导体器件结构的方法 | |
JP6210415B2 (ja) | 紫外線発光素子の製造方法 | |
TWI474507B (zh) | 固態發光元件之製作方法 | |
KR20040038507A (ko) | 실리콘온인슐레이터 기판을 이용한 열 방출 구조를 가진반도체 장치 및 그의 제조방법 | |
US11830961B2 (en) | Silicon nitride hard mask for epitaxial germanium on silicon | |
KR101638975B1 (ko) | 중공 부재 패턴을 구비한 질화물 반도체 기판 및 제조방법 | |
US20070298592A1 (en) | Method for manufacturing single crystalline gallium nitride material substrate | |
KR100355691B1 (ko) | Iii-v족반도체구조의 제조방법 | |
CN110350060B (zh) | 发光二极管芯片及其制作方法 | |
JPH07221347A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
CN109273472B (zh) | Bsi图像传感器及其形成方法 | |
CN105977146B (zh) | 一种利用常规光刻技术实现深亚微米t型栅的制备方法 | |
CN112509917B (zh) | 半导体结构制备方法及半导体结构 | |
CN114578477A (zh) | 具有衰减器的波导 | |
JP7251672B1 (ja) | 発光素子の製造方法 | |
CN105164800A (zh) | 集成的硅和iii-n半导体器件 | |
JP2868693B2 (ja) | Ledアレイの製造方法 | |
KR100576155B1 (ko) | 반도체 소자의 컨택 형성 방법 | |
JP2019050312A (ja) | 発光素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
N231 | Notification of change of applicant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121217 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131211 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150112 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161212 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171211 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20200103 Year of fee payment: 14 |