KR100679449B1 - 반도체 소자 및 반도체 제조 방법 - Google Patents

반도체 소자 및 반도체 제조 방법 Download PDF

Info

Publication number
KR100679449B1
KR100679449B1 KR1020050021793A KR20050021793A KR100679449B1 KR 100679449 B1 KR100679449 B1 KR 100679449B1 KR 1020050021793 A KR1020050021793 A KR 1020050021793A KR 20050021793 A KR20050021793 A KR 20050021793A KR 100679449 B1 KR100679449 B1 KR 100679449B1
Authority
KR
South Korea
Prior art keywords
etching
semiconductor
etch mask
present
layer
Prior art date
Application number
KR1020050021793A
Other languages
English (en)
Other versions
KR20060100122A (ko
Inventor
이용배
최운용
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050021793A priority Critical patent/KR100679449B1/ko
Publication of KR20060100122A publication Critical patent/KR20060100122A/ko
Application granted granted Critical
Publication of KR100679449B1 publication Critical patent/KR100679449B1/ko

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A43FOOTWEAR
    • A43BCHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B13/00Soles; Sole-and-heel integral units
    • A43B13/14Soles; Sole-and-heel integral units characterised by the constructive form
    • A43B13/18Resilient soles
    • A43B13/181Resiliency achieved by the structure of the sole
    • AHUMAN NECESSITIES
    • A43FOOTWEAR
    • A43BCHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B17/00Insoles for insertion, e.g. footbeds or inlays, for attachment to the shoe after the upper has been joined
    • A43B17/06Insoles for insertion, e.g. footbeds or inlays, for attachment to the shoe after the upper has been joined with metal springs

Abstract

본 발명은 반도체 소자 및 반도체 제조 방법에 관한 것이다. 본 발명에 따른 반도체 제조 방법은 기판을 마련하는 단계, 기판 상위에 반도체층을 증착하는 단계, 반도체층 상위에 식각 마스크를 도포하는 단계, 식각 마스크를 재형성화하는 단계-여기서, 식각 마스크는 재형성화에 의하여 경사 식각 마스크로 변형됨-, 식각하는 단계-여기서, 식각 과정에서 경사 식각 마스크로 인하여 반도체층에 경사 식각면이 형성됨-, 적어도 경사 식각면의 전부 또는 일부에 상응하는 표면에 플라즈마 처리를 하여 절연층을 형성하는 단계 및 절연층의 전부 또는 일부의 상위에 금속층을 증착하는 단계-여기서, 금속층에 의하여 소자들이 결합됨-를 포함한다.
반도체, 포토레지스터, 식각

Description

반도체 소자 및 반도체 제조 방법{Semiconductor device and method thereof}
도 1a는 본 발명의 바람직한 실시예에 따른 식각 마스크 도포 상태를 개략적으로 나타낸 도면.
도 1b는 본 발명의 바람직한 실시예에 따른 재형성화된 식각 마스크를 개략적으로 나타낸 도면.
도 1c는 본 발명의 바람직한 실시예에 따른 식각 과정을 개략적으로 나타낸 도면.
도 1d는 본 발명의 바람직한 실시예에 식각 과정의 수행후의 상태를 개략적으로 나타낸 도면.
도 2는 본 발명의 바람직한 실시예에 따른 절연층 형성하는 과정을 개략적으로 나타낸 도면.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 소자의 전기적 특성을 나타낸 그래프.
도 4는 본 발명의 바람직한 실시예에 따른 독립된 반도체 소자들 사이의 결합 관계를 예시적으로 나타낸 도면.
삭제
본 발명은 반도체 소자 및 반도체 제조 방법에 관한 것이다.
종래의 반도체 소자에서 누설 전류의 감소 기술, 광 추출 효율을 증대시키기 위한 역방향 피라미드 구조의 발광 소자 및 동일칩 내의 독립된 소자 연결기술에 대하여 설명하면 다음과 같다.
1. p-n접합 반도체 소자에서의 누설 전류 감소 기술
p-n 접합 반도체의 누설 전류 원인으로는 성장된 에피택셜 표면에서의 캐리어 손실과 p-n 접합 소자에 대한 건식 식각 후 식각 충격에 의한 경우로 구분될 수 있다. 전자에 대하여 에피택셜 성장의 기술법 또는 반도체 소자의 제작 후 표면에 절연막을 증착시키는 방법으로써, 표면 데글링 본드를 줄여 주입된 캐리어의 포획을 막는 시도가 보고되어 있다. 큰 금지대 폭(wide band gap)을 갖는 반도체는 그 결합 구조의 견고함으로 고 에너지를 갖는 활성화 이온의 물리적 충돌과 화학적 결합을 응용한 건식 식각법이 주로 이용되어 지고 있으며, 이로 인해 식각후 식각 손상에 의한 소자 특성 감소가 보고되어 있다. 이의 개선을 위해 건식 식각 후, 식각 손상의 회복을 위해 습식식각법의 재이용 혹은 N2O 플라즈마를 이용한 표면처리 등이 보고되어 있다(Proceeding of the SPIE. Vol 4776, P247, (2002)).
삭제
2. 광 추출 효율을 증대시키기 위한 역방향 피라밋 구조 발광 소자
p-n 접합부에서 발생된 빛은 소자내의 매질을 통해서 소자 밖으로 나오게 된다. 소자와 공기가 접하는 부분에서 크리티컬 앵글(critical angle) 내의 빛만이 소자 밖으로 나오게 되며, 나머지는 다시 매질 내부를 통해 또 다른 크리티컬 앵글을 찾아 진행을 계속하여 내부에서 흡수되거나 혹은 소자 밖으로 나올 수 있다. 이때 진행하는 빛의 경로를 표면 쪽으로 바꿔 그 추출 효율을 증대시키는 기술이 보고되어 있다. 이를 위하여 두텁게 성장된 광 방출층(window)을 기계적 방법으로 역 피라밋 형태로 절단하는 기술을 이용한다(Appl. Phys. Lett., 75, 2365 (1999)).
3. 동일칩 내 독립된 소자간의 연결 기술
소자들 간의 단일 칩(monolithic)내 연결은 소자 응용 및 패키지에 많은 장점을 나타낸다. 고 에너지를 갖는 이방성 건식 식각에 의해 제작된 반도체 소자는 급격한 식각면을 이뤄 독립된 소자간의 전기적 연결에 있어 스텝 커버리지(step coverage)의 문제가 발생한다. 이러한 문제 해결과 소자 구성시, 전극간 배열을 용이하기 위해 에어브리지(air bridge)를 이용한 소자간 연결 기술이 보고되어 있다(Phys. Stat. Sol. 194. No 2. 376 (2002)).
본 발명은 완만한 경사형 식각면을 갖는 반도체 소자 및 반도체 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 누설 전류를 최소화할 수 있는 반도체 소자 및 반도체 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 광 추출 효율을 증대시킬 수 있는 반도체 소자 및 반도체 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 스탭 커버리지의 문제를 해결하여 개별 소자를 효과적으로 결합할 수 있는 반도체 소자 및 반도체 제조 방법을 제공하는 데 있다.
삭제
삭제
상기의 목적들을 달성하기 위하여 본 발명의 일 측면에 따르면 기판을 마련하는 단계, 상기 기판 상위에 반도체층을 증착하는 단계, 상기 반도체층 상위에 식각 마스크를 도포하는 단계, 상기 식각 마스크를 재형성화하는 단계-여기서, 상기 식각 마스크는 재형성화에 의하여 경사 식각 마스크로 변형됨-, 식각하는 단계-여기서, 식각 과정에서 상기 경사 식각 마스크로 인하여 상기 반도체층에 경사 식각면이 형성됨- 및 적어도 상기 경사 식각면의 전부 또는 일부에 상응하는 표면에 플라즈마 처리를 하여 절연층을 형성하는 단계를 포함하는 반도체 제조 방법을 제공할 수 있다.
바람직한 실시예에서, 상기 플라즈마는 N2, N2O, NH3, He, Ne, Ar 중 어느 하나에 상응하는 것을 특징으로 한다. 또한 반도체 제조 방법은 상기 플라즈마 처리 후에 SiO2를 증착하는 단계를 더 포함하는 것을 특징으로 한다. 또한 상기 절연층은 SiO2인 것을 특징으로 한다.
본 발명의 다른 측면에 따르면 기판을 마련하는 단계, 상기 기판 상위에 반도체층을 증착하는 단계, 상기 반도체층 상위에 식각 마스크를 도포하는 단계, 상기 식각 마스크를 재형성화하는 단계-여기서, 상기 식각 마스크는 재형성화에 의하여 경사 식각 마스크로 변형됨-, 식각하는 단계-여기서, 식각 과정에서 상기 경사 식각 마스크로 인하여 상기 반도체층에 경사 식각면이 형성됨-, 적어도 상기 경사 식각면의 전부 또는 일부에 상응하는 표면에 플라즈마 처리를 하여 절연층을 형성하는 단계 및 상기 절연층의 전부 또는 일부의 상위에 금속층을 증착하는 단계-여기서, 상기 금속층에 의하여 소자들이 결합됨-를 포함하는 반도체 제조 방법을 제공할 수 있다.
바람직한 실시예에서, 상기 플라즈마는 N2, N2O, NH3, He, Ne, Ar 중 어느 하나에 상응하는 것을 특징으로 한다. 또한 반도체 제조 방법은 상기 플라즈마 처리 후에 SiO2를 증착하는 단계를 더 포함하는 것을 특징으로 한다. 또한 상기 절연층은 SiO2인 것을 특징으로 한다.
본 발명의 또 다른 측면에 따르면 상술한 방법 중 어느 하나의 방법으로 제조되는 반도체 소자를 제공할 수 있다.
이하, 본 발명의 실시예에 대한 구성 및 그 작용을 첨부한 도면을 참조하면서 상세히 설명하기로 한다. 도면이나 도면에 대한 설명은 본 발명의 예를 든 것으로 이로써 본 발명의 범위를 한정하는 것은 아니다.
삭제
삭제
도 1a는 본 발명의 바람직한 실시예에 따른 식각 마스크 도포 상태를 개략적으로 나타낸 도면이며, 도 1b는 본 발명의 바람직한 실시예에 따른 재형성화된 식각 마스크를 개략적으로 나타낸 도면이다.
도 1a 및 도 1b를 참조하면, 사파이어와 같은 절연체 기판(미도시) 상위에 증착된 반도체층(10)의 상위에 포토레지스터와 같은 식각 마스크(11)가 도포된다. 반도체층(10)은 p-n 접합 반도체가 예가 될 수 있으며, 식각 마스크(11)는 포토레지스터인 것으로 한다. 그 후 p-n 접합 반도체(10)의 각 소자의 독립을 위하여 식각 공정이 진행되어야 하는데, 식각 공정 이전에 도 1b와 같이 포토레지스터(11)를 재형성화하는 과정이 수행된다. 상기 재형성화 방법의 하나로 열적 재형성화 방법(Thermal Reflow Method)이 사용될 수 있다. 즉, p-n 접합 반도체(10) 상위에 도포된 포토레지스터를 바람직하게는 섭씨 120도 내지 섭씨 250도 사이의 온도로 가열하여 포토레지스터가 열적으로 재형성되도록 하며, 이렇게 재형성된 포토레지스터를 경사 식각 마스크(14)라 칭한다. 도 1b에 도시한 바와 같이, 열적 재형성된 포토레지스터(14)는 중심에서 가장자리 방향으로 두께가 점차 얇아지는 완만한 경사형 구조를 갖는다. 본 발명의 바람직한 실시예에서, 가열 시간, 온도 등의 조건을 달리함으로써 포토레지스터(14)의 경사 정도를 조절할 수 있다.
도 1c는 본 발명의 바람직한 실시예에 따른 식각 과정을 개략적으로 나타낸 도면이며, 도 1d는 본 발명의 바람직한 실시예에 식각 과정의 수행후의 상태를 개략적으로 나타낸 도면이다. 상기 식각 과정은 완만한 경사형 구조의 식각 마스크 형상을 반도체에 이전하기 위하여 수행된다.
도 1c 및 도 1d를 참조하면, 식각 과정을 수행한 후에 경사지게 식각된 반도체층(20)이 형성된다. 본 발명에 따른 식각 과정은 습식 식각법 및 건식 식각법이 모두 사용될 수 있으나, 설명의 편의상 건식 식각법에 의하여 식각 과정이 수행되는 것으로 한다. 상기 건식 식각법은 반응성 이온 식각법(RIE), 유도결합 플라즈마법(ICP), 전자공명 플라즈마법(ECR), 반응성 이온빔 식각법(RIBE), 화학 이온빔 식각법(CAIBE) 및 자기장 강화 플라즈마 식각법(MRIE) 중 어느 하나의 식각법인 것이 바람직하다.
상술한 바와 같이, 반도체층(10) 상위에 포토레지스터(14)가 열적 재형성된 상태에서 플라즈마(16)를 이용한 식각 과정이 수행된다. 열적 재형성된 포토레지스터(14)가 중심에서 가장자리 방향으로 두께가 점차 얇아지는 완만한 경사형 구조를 가지므로, 플라즈마(16)에 일정 시간 노출시키면, 열적 재형성된 포토레지스터(14)의 두께 차이에 의하여 식각되는 정도의 차이가 발생한다. 상기 식각 정도의 차이에 의하여 완만한 경사형 식각면을 갖는 반도체층(20)이 형성된다.
도 2는 본 발명의 바람직한 실시예에 따른 절연층 형성하는 과정을 개략적으로 나타낸 도면이다.
도 2를 참조하면, 본 발명의 바람직한 실시예에서 완만만 경사형 식각면을 갖는 반도체층(20)에 SiO2를 증착하거나 플라즈마 처리 방법 또는 플라즈마 처리를 수행한 후 SiO2를 증착하는 방법을 사용하여 절연층을 형성할 수 있다. 편의상 플라즈마 처리 방법을 사용하여 절연층을 형성하는 과정을 중심으로 설명하기로 한다. 즉, 완만한 경사형 식각면을 갖는 반도체층(20) 상위 일부분에 소자 표면의 보호를 위하여 포토레지스터(23)가 도포될 수도 있으며, 이 후 플라즈마(21)에 노출시킴으로써 절연층을 형성한다. 상기 플라즈마(21)는 N2, N2O, NH3, He, Ne, Ar 중 어느 하나에 상응하는 것이 바람직하다. 본 발명의 실시예에서 상기 플라즈마(21)는 1W 내지 100W의 작은 파워로 노출되는 것이 바람직하다. 본 발명의 실시예에서 상술한 플라즈마 처리 후에 SiO2를 증착하여 절연층을 형성할 수 있다.
일반적으로 반도체 소자의 독립을 위하여 수행되는 식각 공정의 경우, 식각후 고 에너지 이온의 충돌에 의하여 식각면에 격자손상이 야기되므로 누설 전류가 발생한다. 종래의 수직형 식각면의 경우에 상술한 플라즈마 처리 과정을 수행하더라도 수직형 식각면의 구조적인 문제로 인하여 누설 전류가 심각할 정도로 발생할 수 있다. 이에 비하여, 본 발명에 따른 경사형 식각면에 상술한 플라즈마 처리 과정을 수행하면 완만한 경사형 식각면에 플라즈마를 충분히 노출시켜서 전체적으로 절연층이 형성되기 때문에 누설 전류가 효과적으로 감소될 수 있다.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 소자의 전기적 특성을 나타낸 그래프이다.
도 3을 참조하면, 본 발명의 바람직한 실시예에 따른 완만한 경사형 식각면을 갖는 반도체 소자의 전기적 특성(32)이 일반적인 반도체 소자의 전기적 특성(31)에 비하여 매우 뛰어남을 알 수 있다.
도 4는 본 발명의 바람직한 실시예에 따른 독립된 반도체 소자들 사이의 결합 관계를 예시적으로 나타낸 도면이다. 본 실시예에서 반도체 소자는 p-n 접합 발광 소자를 예로 들어 설명한다.
도 4를 참조하면, 사파이어 기판(40) 상위에 반도체층(n(41), p(42), 접합면(43))이 증착된 후, 상술한 방법으로 완만한 경사형 식각면(48)이 형성된다. 그 후, 완만한 경사형 식각면(48)의 상위에 상술한 방법에 의하여 절연 기판인 사파이어 기판(40)까지 완만한 경사형으로 절연층(49)을 형성한다. 일정한 회로를 구성하기 위하여 상기 절연층(49) 상위에, p형 금속(44) 상위에 형성되는 p형 패드(45)와 n형 패드(46) 사이를 연결하는 금속층(47)을 증착한다. 도 4에 도시된 바와 같이, 완만한 경사형 식각면을 갖는 반도체 소자 사이에는 별도의 스탭 커버리지의 문제가 없기 때문에 연결 금속층(47)의 두께에 아무런 제약을 받지 않게 되며, 종래 스탭 커버리지 문제를 해결하기 위한 에어 브리지와 같은 구성이 추가될 필요가 없다. 또한 도 4에 도시된 바와 같이 사파이어(40)와 같은 절연 기판 상위에 증착되는 p-n 접합 반도체 소자의 경우, 개별 소자 사이의 단락 현상을 방지하며, 독립 소자 사이의 직렬, 병렬 결합을 용이하게 달성할 수 있다.
또한 도 4에서 도시한 p-n 접합 발광 소자의 경우에, 완만한 경사형 식각면 자체가 빗면의 형상이기 때문에(종래의 기계적 절단이 필요치 않음) 접합면(43)에서 발생한 빛을 효율적으로 소자 밖으로 유도할 수 있으며, 이로 인하여 빛의 추출 효율이 증가된다. 특히 에피택셜 성장 기술의 한계에 의해 에피택셜 구조 내에 p-n 접합부의 활성층보다 더 작은 에너지 금지대폭을 갖는 에피택셜층이 존재하는 경우 본 발명의 바람직한 실시예에 따른 완만한 경사형 식각면을 갖는 발광 소자는 빛이 에피택셜 내에서 자체 흡수되는 것을 줄여 광 추출 효율을 극대화시킬 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
본 발명에 따르면 식각 마스크를 재형성하는 방법에 의하여 완만한 경사형 식각면을 갖는 반도체 소자 및 반도체 제조 방법을 제공할 수 있다.
본 발명에 따른 완만한 경사형 식각면을 갖는 반도체 소자는 누설 전류를 최소화할 수 있는 효과가 있다. 또한, 본 발명에 따른 완만한 경사형 식각면을 갖는 반도체 소자는 광 추출 효율을 증대시킬 수 있으며 궁극적으로 발광 효율을 높일 수 있는 효과가 있다. 또한, 본 발명에 따른 완만한 경사형 식각면을 갖는 반도체 소자는 스탭 커버리지의 문제를 해결하여, 평면상에서의 금속 연결과 같이, 개별 소자를 효과적으로 결합할 수 있는 효과가 있다.

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 기판을 마련하는 단계;
    상기 기판 상위에 반도체층을 증착하는 단계;
    상기 반도체층 상위에 식각 마스크를 도포하는 단계;
    상기 식각 마스크를 재형성화하는 단계-여기서, 상기 식각 마스크는 재형성화에 의하여 경사 식각 마스크로 변형됨-;
    식각하는 단계-여기서, 식각 과정에서 상기 경사 식각 마스크로 인하여 상기 반도체층에 경사 식각면이 형성됨-; 및
    적어도 상기 경사 식각면의 전부 또는 일부에 상응하는 표면에 플라즈마 처리를 하여 절연층을 형성하는 단계
    를 포함하는 반도체 제조 방법.
  9. 삭제
  10. 제8항에 있어서,
    상기 플라즈마는 N2, N2O, NH3, He, Ne, Ar 중 어느 하나에 상응하는 것을 특징으로 하는 반도체 제조 방법.
  11. 제10항에 있어서,
    상기 플라즈마 처리 후에 SiO2를 증착하는 단계를 더 포함하는 반도체 제조 방법.
  12. 제8항에 있어서,
    상기 절연층은 SiO2인 것을 특징으로 하는 반도체 제조 방법.
  13. 기판을 마련하는 단계;
    상기 기판 상위에 반도체층을 증착하는 단계;
    상기 반도체층 상위에 식각 마스크를 도포하는 단계;
    상기 식각 마스크를 재형성화하는 단계-여기서, 상기 식각 마스크는 재형성화에 의하여 경사 식각 마스크로 변형됨-;
    식각하는 단계-여기서, 식각 과정에서 상기 경사 식각 마스크로 인하여 상기 반도체층에 경사 식각면이 형성됨-;
    적어도 상기 경사 식각면의 전부 또는 일부에 상응하는 표면에 플라즈마 처리를 하여 절연층을 형성하는 단계; 및
    상기 절연층의 전부 또는 일부의 상위에 금속층을 증착하는 단계-여기서,
    상기 금속층에 의하여 소자들이 결합됨-
    를 포함하는 반도체 제조 방법.
  14. 삭제
  15. 제13항에 있어서,
    상기 플라즈마는 N2, N2O, NH3, He, Ne, Ar 중 어느 하나에 상응하는 것을 특징으로 하는 반도체 제조 방법.
  16. 제15항에 있어서,
    상기 플라즈마 처리 후에 SiO2를 증착하는 단계를 더 포함하는 반도체 제조 방법.
  17. 제13항에 있어서,
    상기 절연층은 SiO2인 것을 특징으로 하는 반도체 제조 방법.
  18. 제8항, 제10항 내지 제13항, 제15항 내지 제17항 중 어느 한 항의 방법으로 제조되는 반도체 소자.
KR1020050021793A 2005-03-16 2005-03-16 반도체 소자 및 반도체 제조 방법 KR100679449B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050021793A KR100679449B1 (ko) 2005-03-16 2005-03-16 반도체 소자 및 반도체 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050021793A KR100679449B1 (ko) 2005-03-16 2005-03-16 반도체 소자 및 반도체 제조 방법

Publications (2)

Publication Number Publication Date
KR20060100122A KR20060100122A (ko) 2006-09-20
KR100679449B1 true KR100679449B1 (ko) 2007-02-07

Family

ID=37631186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050021793A KR100679449B1 (ko) 2005-03-16 2005-03-16 반도체 소자 및 반도체 제조 방법

Country Status (1)

Country Link
KR (1) KR100679449B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062730B2 (en) 2010-09-13 2018-08-28 Epistar Corporation Light-emitting structure
US10490598B2 (en) 2010-09-13 2019-11-26 Epistar Corporation Light-emitting structure having a plurality of light-emitting structure units
WO2020176582A1 (en) * 2019-02-27 2020-09-03 Lam Research Corporation Semiconductor mask reshaping using a sacrificial layer

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101381984B1 (ko) * 2006-10-25 2014-04-10 서울바이오시스 주식회사 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩
KR101748842B1 (ko) 2010-08-24 2017-06-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR20150121306A (ko) * 2014-04-18 2015-10-29 포항공과대학교 산학협력단 질화물 반도체 발광소자 및 이의 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062730B2 (en) 2010-09-13 2018-08-28 Epistar Corporation Light-emitting structure
KR20180100036A (ko) * 2010-09-13 2018-09-06 에피스타 코포레이션 발광 구조체
KR102023041B1 (ko) * 2010-09-13 2019-09-19 에피스타 코포레이션 발광 구조체
US10490598B2 (en) 2010-09-13 2019-11-26 Epistar Corporation Light-emitting structure having a plurality of light-emitting structure units
US10950652B2 (en) 2010-09-13 2021-03-16 Epistar Corporation Light-emitting structure having a plurality of light-emitting structure units
US11594573B2 (en) 2010-09-13 2023-02-28 Epistar Corporation Light-emitting structure having a plurality of light-emitting structure units
WO2020176582A1 (en) * 2019-02-27 2020-09-03 Lam Research Corporation Semiconductor mask reshaping using a sacrificial layer

Also Published As

Publication number Publication date
KR20060100122A (ko) 2006-09-20

Similar Documents

Publication Publication Date Title
US9362198B2 (en) Semiconductor devices with a thermally conductive layer and methods of their fabrication
CN100585885C (zh) 蓝宝石衬底粗糙化的发光二极管及其制造方法
KR100679449B1 (ko) 반도체 소자 및 반도체 제조 방법
CN105185883B (zh) 侧壁粗化的AlGaInP基LED及其制造方法
CN101459115A (zh) 浅沟槽隔离结构的制造方法
JP6879617B2 (ja) 受光素子の製造方法
CN106558478B (zh) 形成半导体器件结构的方法
JP6210415B2 (ja) 紫外線発光素子の製造方法
TWI474507B (zh) 固態發光元件之製作方法
KR20040038507A (ko) 실리콘온인슐레이터 기판을 이용한 열 방출 구조를 가진반도체 장치 및 그의 제조방법
US11830961B2 (en) Silicon nitride hard mask for epitaxial germanium on silicon
KR101638975B1 (ko) 중공 부재 패턴을 구비한 질화물 반도체 기판 및 제조방법
US20070298592A1 (en) Method for manufacturing single crystalline gallium nitride material substrate
KR100355691B1 (ko) Iii-v족반도체구조의 제조방법
CN110350060B (zh) 发光二极管芯片及其制作方法
JPH07221347A (ja) 窒化ガリウム系化合物半導体発光素子
CN109273472B (zh) Bsi图像传感器及其形成方法
CN105977146B (zh) 一种利用常规光刻技术实现深亚微米t型栅的制备方法
CN112509917B (zh) 半导体结构制备方法及半导体结构
CN114578477A (zh) 具有衰减器的波导
JP7251672B1 (ja) 発光素子の製造方法
CN105164800A (zh) 集成的硅和iii-n半导体器件
JP2868693B2 (ja) Ledアレイの製造方法
KR100576155B1 (ko) 반도체 소자의 컨택 형성 방법
JP2019050312A (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150112

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 14