KR100576155B1 - 반도체 소자의 컨택 형성 방법 - Google Patents

반도체 소자의 컨택 형성 방법 Download PDF

Info

Publication number
KR100576155B1
KR100576155B1 KR1020000000887A KR20000000887A KR100576155B1 KR 100576155 B1 KR100576155 B1 KR 100576155B1 KR 1020000000887 A KR1020000000887 A KR 1020000000887A KR 20000000887 A KR20000000887 A KR 20000000887A KR 100576155 B1 KR100576155 B1 KR 100576155B1
Authority
KR
South Korea
Prior art keywords
contact
insulating layer
layer
forming
contact hole
Prior art date
Application number
KR1020000000887A
Other languages
English (en)
Other versions
KR20010068782A (ko
Inventor
이희중
이운경
김의도
피민석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000000887A priority Critical patent/KR100576155B1/ko
Publication of KR20010068782A publication Critical patent/KR20010068782A/ko
Application granted granted Critical
Publication of KR100576155B1 publication Critical patent/KR100576155B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 컨택 형성 방법에 관한 것으로, 앵커(anchor) 구조의 컨택을 많은 공정의 추가 없이 한번의 컨택 형성 방법으로 형성하기 위해서, (a) 상부면에 제 1 절연층, 제 2 절연층 및 제 3 절연층을 차례로 형성하되, 상기 제 2 절연층은 상기 제 1 절연층 및 제 3 절연층에 비하여 식각률이 큰 절연물로 형성된 실리콘 기판을 준비하는 단계와; (b) 상기 실리콘 기판의 상부면이 노출되게 상기 절연층들을 건식 식각하여 컨택 홀을 형성하는 단계와; (c) 상기 컨택 홀에 노출된 상기 실리콘 기판의 상부면에 형성된 실리콘 산화막을 제거하기 위해 습식 식각하는 단계와; (d) 상기 컨택 홀을 포함한 상기 제 3 절연층 상에 금속 기저층을 형성하는 단계와; (e) 상기 컨택 홀을 충전할 수 있도록 상기 금속 기저층 상에 컨택 금속층을 형성하는 단계; 및 (f) 상기 제 3 절연층 상의 금속 기저층 상부의 상기 컨택 금속층을 제거하여 컨택을 형성하는 단계;를 포함하며, 상기 (c) 단계에서, 상기 컨택 홀에 노출된 상기 제 2 절연층이 상기 제 1 및 제 3 절연층에 비하여 안쪽으로 더 많이 습식 식각되어 상기 (f) 단계에서 상기 컨택 홀에 형성되는 컨택을 견고하게 고정하는 것을 특징으로 하는 반도체 소자의 컨택 형성 방법을 제공한다.
앵커, 컨택, 컨택 플러그, 반도체 소자, 텅스텐 플러그

Description

반도체 소자의 컨택 형성 방법{Method for forming contact of semiconductor device}
도 1 내지 도 6은 종래기술에 따른 반도체 소자의 컨택을 형성하는 단계를 보여주는 도면들로서,
도 1은 상부면에 두 층의 절연층이 형성된 실리콘 기판을 보여주는 단면도,
도 2는 건식 식각 공정에 의해 컨택 홀이 형성된 상태를 보여주는 단면도,
도 3은 습식 식각 공정에 의해 실리콘 산화막이 제거된 상태를 보여주는 단면도,
도 4는 금속 기저층이 형성된 상태를 보여주는 단면도,
도 5는 컨택 홀이 컨택 금속층으로 채워진 상태를 보여주는 단면도,
도 6은 컨택 및 금속 배선층이 형성된 상태를 보여주는 단면도,
도 7 내지 도 12는 본 발명의 제 1 실시예에 따른 반도체 소자의 컨택을 형성하는 단계를 보여주는 도면들로서,
도 7은 도 1의 제 2 절연층 상에 제 3 절연층이 형성된 상태를 보여주는 단면도,
도 8은 건식 식각 공정에 의해 컨택 홀이 형성된 상태를 보여주는 단면도,
도 9는 습식 식각 공정에 의해 실리콘 산화막이 제거된 상태를 보여주는 단 면도,
도 10은 금속 기저층이 형성된 상태를 보여주는 단면도,
도 11은 컨택 홀이 컨택 금속층으로 채워진 상태를 보여주는 단면도,
도 12는 컨택 및 금속 배선층이 형성된 상태를 보여주는 단면도,
도 13 내지 도 18은 본 발명의 제 2 실시예에 따른 반도체 소자의 컨택을 형성하는 단계를 보여주는 도면들로서,
도 13은 도 1의 제 2 절연층에 이온을 주입하는 단계를 보여주는 단면도,
도 14는 건식 식각 공정에 의해 컨택 홀이 형성된 상태를 보여주는 단면도,
도 15는 습식 식각 공정에 의해 실리콘 산화막이 제거된 상태를 보여주는 단면도,
도 16은 금속 기저층이 형성된 상태를 보여주는 단면도,
도 17은 컨택 홀이 컨택 금속층으로 채워진 상태를 보여주는 단면도,
도 18은 컨택 및 금속 배선층이 형성된 상태를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 30, 50 : 실리콘 기판 11, 31, 51 : 도핑 영역
12, 32, 52 : 제 1 절연층 14, 34, 54 : 제 2 절연층
16, 36, 56 : 실리콘 산화막 18, 38, 58 : 컨택 홀
21, 41, 61 : 금속 기저층 22, 42, 62 : 컨택
23, 43, 63 :컨택 금속층 25, 45, 65 : 금속 배선층
35 : 제 3 절연층
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 형성시 상부 층과 하부 층 사이의 전기적 접속을 위한 반도체 소자의 컨택 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 반도체 제조 공정의 패턴 피치 스케일-다운(pattern pitch scale-down), 즉 회로 선폭의 축소와 막질의 적층 수의 증가가 주요 관심사의 하나이다. 이러한 회로 선폭의 축소와 막질의 적층 수의 증가는 반도체 소자의 축소에 있어 중요한 역할을 하여 왔으며, 앞으로도 이러한 경향은 더욱 더 증폭될 것이다. 한편, 적층된 막질의 상부와 하부간의 전기적 접촉은 컨택(Contact)에 의해 구현되며, 컨택은 작으면서 상부의 배선층과의 오버랩 마진(overlap margin)은 크고 신뢰성 있는 전기적 접촉을 유지할 수 있는 방법에 대해서 많은 연구가 이루어지고 있다.
한편, 컨택은 그 종류에 따라 적층 막질과 그 수가 틀려질 수 있으나, 컨택을 형성하는 공정 자체는 거의 동일하므로 도 1 내지 도 6에 도시된 바와 같이 실리콘 기판의 상부면에 접촉하는 컨택을 형성하는 방법을 예를 들어 설명하겠다. 즉, 실리콘 기판의 상부면에 형성된 도핑 영역과 배선층을 연결하기 위해서 컨택을 형성하는 방법을 예를 들어 설명하겠다. 한편, 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 가리킨다.
먼저 도 1에 도시된 바와 같이 도핑 영역(11)이 형성된 실리콘 기판(10)의 상부면에 두 층의 절연층(12, 14)을 형성한다. 즉, 실리콘 기판(10)의 상부면에 형성된 도핑 영역(11)을 보호하기 위한 완충(buffer) 역할을 하는 제 1 절연층(12)과, 제 1 절연층(12) 상부에 평탄화 막질인 제 2 절연층(14)을 소정의 두께로 형성한다. 통상적으로 제 1 절연층(12)으로는 PEOX(Plasma Enhanced OXide)가 사용되고, 제 2 절연층(14)으로는 BPSG(Boron Phosphorus Silicate Glass)가 사용된다.
다음으로 도 2에 도시된 바와 같이 컨택 홀(18; contact hole)을 형성하는 공정을 진행한다. 컨택 홀(18)을 형성하는 공정은 통상적인 감광막을 이용한 건식 식각 공정으로 진행된다. 컨택 홀(18)은 도핑 영역(11)이 형성된 실리콘 기판(10)의 상부면이 노출되게 그 상부의 제 2 절연층(14)과 제 1 절연층(12)을 차례로 건식 식각하여 형성한다. 건식 식각은 이방성의 특성을 갖기 때문에, 컨택 홀(18)의 내벽은 실리콘 기판(10)의 상부면에 대하여 수직으로 형성된다. 이때, 노출된 도핑 영역(11)의 상부면에는 얇게 실리콘 산화막(16)이 형성된다.
다음으로 도 3에 도시된 바와 같이 실리콘 산화막(도 2의 16)을 습식 식각으로 제거하는 공정을 진행한다. 즉, 컨택 홀(18)에 노출된 도핑 영역(11)과 금속 기저층 사이의 양호한 결합력을 확보하기 위해서, 노출된 도핑 영역(11) 상의 실리콘 산화막을 제거하는 공정을 진행한다. 이때, 제 1 절연층(12) 및 제 2 절연층(14) 또한 산화물이기 때문에 습식 식각시 컨택 홀(18)의 내벽도 일부분 식각되는데, 제 1 절연층(12)이 제 2 절연층(14)보다 식각률(etch rate)이 느려 제 1 절연층(12)이 형성하는 컨택 홀의 내벽(17)이 제 2 절연층(14)이 형성하는 컨택 홀 의 내벽(19)보다 좁게 형성된다.
다음으로 도 4에 도시된 바와 같이 금속 기저층(21; under bump metal; UBM)을 형성하는 공정을 진행한다. 컨택 홀(18)을 포함한 제 2 절연층(14)의 상부면에 금속 기저층(21)을 형성한다.
다음으로 도 5에 도시된 바와 같이 컨택을 형성하는 컨택 금속층(23)을 형성하는 단계를 진행한다. 컨택 홀을 충전할 수 있도록 금속 기저층(21) 상에 컨택 금속층(23)을 형성한다. 컨택 금속층(23)으로는 텅스텐(W)이 주로 사용된다.
마지막으로 도 6에 도시된 바와 같이 금속 배선층(25)을 형성하는 공정을 진행한다. 제 2 절연층(14) 상의 금속 기저층(21) 상부의 컨택 금속층을 제거하는 에치 백(etch back) 공정을 진행하여 컨택(22)을 형성하고 나서, 배선 금속층을 실리콘 기판(10)의 전면에 형성한 이후에 패터닝하여 컨택(22)에 접속되는 금속 배선층(25)을 형성한다. 컨택을 컨택 플러그(contact plug) 또는 컨택 홀에 충전된 재질에 따라 텅스텐 플러그(tungsten plug)라고도 한다.
전술된 바와 같은 형성 방법에 의해 형성된 컨택(22)은 상부는 넓고 하부는 좁기 때문에, 컨택(22)에 열적 또는 전기적 스트레스와 같은 물리적인 스트레스가 작용할 경우 컨택(22)의 하부가 도핑 영역(11)과 절연층(12, 14)에서 들뜨는 불량이 발생될 수 있다. 즉, 물리적인 스트레스가 컨택(22)에 작용할 경우에, 컨택(22)과 이를 둘러싸는 절연층들(12, 14) 사이의 열팽창 계수의 차이에 의해 접촉 면적이 좁은 컨택(22) 하부와 도핑 영역(11) 사이의 접촉 신뢰성이 나빠지게 되고, 더불어 컨택(22) 상부와 접촉된 금속 배선층(25)이 팽창과 수축을 반복하면서 컨택(22)을 도핑 영역(11)의 상부면에서 들뜨게 하여 컨택(22)이 뚫리지 않은 효과 같은 컨택 낫 오픈(contact not open) 유형의 불량을 유발한다.
따라서, 이러한 유형의 불량은 물리적인 스트레스가 원인이기 때문에, 이를 해소하기 위해서 컨택이 들뜨지 않게 잡아줄 수 있는 앵커(anchor) 구조 즉, 중간 부분에 비하여 상부와 하부는 좁게 컨택을 형성하는 방법도 있다. 앵커 구조의 컨택을 형성하는 방법은, 먼저 도 1 내지 도 6에 개시된 바와 같은 공정 중에서 배선 금속층을 형성하기 전까지의 공정을 진행하여 제 1 컨택을 형성하는 공정을 진행한다. 다음으로, 제 2 절연층의 상부를 포함한 제 1 컨택의 상부에 제 3 절연층을 형성하고, 사진 식각 공정으로 제 2 절연층 사이에 노출된 제 1 컨택의 상부면보다는 좁게 제 1 컨택의 상부면이 노출되게 제 3 절연층에 컨택 홀을 형성한 후에, 도 2 내지 도 6에 개시된 공정을 진행하여 제 1 컨택의 상부면보다는 좁은 제 2 컨택을 형성한다.
그러나, 이러한 앵커 구조의 컨택의 형성 방법은, 제 1 컨택과 제 2 컨택을 각기 형성하기 때문에 공정수가 거의 두배로 증가한다. 그리고, 컨택의 크기가 작아질 때는 제 2 컨택이 최소 크기를 결정하게 되므로(즉, 제 1 컨택이 제 2 컨택보다 커야 함으로) 반도체 소자 크기의 축소에 걸림돌이 된다.
따라서, 본 발명의 목적은 한번의 컨택 형성 방법으로 앵커 구조의 컨택을 형성하는 방법을 제공하는 데 있다.
본 발명의 다른 목적은, 많은 공정을 추가하지 않더라도 앵커 구조의 컨택을 형성하는 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 반도체 소자의 컨택 형성 방법으로, (a) 상부면에 제 1 절연층, 제 2 절연층 및 제 3 절연층을 차례로 형성하되, 상기 제 2 절연층은 상기 제 1 절연층 및 제 3 절연층에 비하여 식각률이 큰 절연물로 형성된 실리콘 기판을 준비하는 단계와; (b) 상기 실리콘 기판의 상부면이 노출되게 상기 절연층들을 건식 식각하여 컨택 홀을 형성하는 단계와; (c) 상기 컨택 홀에 노출된 상기 실리콘 기판의 상부면에 형성된 실리콘 산화막을 제거하기 위해 습식 식각하는 단계와; (d) 상기 컨택 홀을 포함한 상기 제 3 절연층 상에 금속 기저층을 형성하는 단계와; (e) 상기 컨택 홀을 충전할 수 있도록 상기 금속 기저층 상에 컨택 금속층을 형성하는 단계; 및 (f) 상기 제 3 절연층 상의 금속 기저층 상부의 상기 컨택 금속층을 제거하여 컨택을 형성하는 단계;를 포함하며, 상기 (c) 단계에서, 상기 컨택 홀에 노출된 상기 제 2 절연층이 상기 제 1 및 제 3 절연층에 비하여 안쪽으로 더 많이 습식 식각되어 상기 (f) 단계에서 상기 컨택 홀에 형성되는 컨택을 견고하게 고정하는 것을 특징으로 하는 반도체 소자의 컨택 형성 방법을 제공한다.
본 발명의 형성 방법에 따른 (f) 단계 이후에, (g) 컨택에 접촉되게 금속 기저층 상에 배선 금속층을 형성하는 단계와; (h) 배선 금속층을 패터닝하여 컨택에 접촉되는 금속 배선층을 형성하는 단계;를 더 진행할 수 있다.
그리고, 본 발명에 따른 제 1 절연층 및 제 3 절연층은 PEOX이며, 제 2 절 연층은 BPSG로 형성하는 것이 바람직하다.
본 발명은 또한, 반도체 소자의 컨택 형성 방법으로, (a) 상부면에 완충 역할을 하는 제 1 절연층과, 상기 제 1 절연층 상부에 평탄화 막질인 제 2 절연층이 차례로 형성된 실리콘 기판을 준비하는 단계와; (b) 상기 제 2 절연층의 중간 부분에 이온을 주입하는 단계와; (c) 상기 실리콘 기판의 상부면이 노출되게 상기 절연층들을 건식 식각하여 컨택 홀을 형성하는 단계와; (d) 상기 컨택 홀에 노출된 상기 실리콘 기판의 상부면에 형성된 실리콘 산화막을 제거하기 위해 습식 식각하는 단계와; (e) 상기 컨택 홀을 포함한 상기 제 2 절연층 상에 금속 기저층을 형성하는 단계와; (f) 상기 컨택 홀을 충전할 수 있도록 상기 금속 기저층 상에 컨택 금속층을 형성하는 단계와; (g) 상기 제 2 절연층 상의 금속 기저층 상부의 상기 컨택 금속층을 제거하여 컨택을 형성하는 단계;를 포함하며, 상기 (d) 단계에서, 상기 컨택 홀에 노출된 상기 제 2 절연층의 상단부 및 하단부에 비하여 이온이 주입된 상기 제 2 절연층의 중간 부분이 상기 컨택 홀의 내벽 안쪽으로 더 많이 습식 식각되어 상기 (g) 단계에서 상기 컨택 홀에 형성되는 컨택을 견고하게 고정하는 것을 특징으로 하는 반도체 소자의 컨택 형성 방법을 제공한다.
본 발명에 따른 제 1 절연층은 PEOX이며, 제 2 절연층은 BPSG이며, (b) 단계에서 주입되는 이온으로 붕소(B) 또는 인(P) 이온을 사용하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 7 내지 도 12는 본 발명의 제 1 실시예에 따른 반도체 소자의 컨택을 형 성하는 단계를 보여주는 도면들이다. 이때, 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 가리킨다.
먼저 도 7에 도시된 바와 같이 도핑 영역(31)이 형성된 실리콘 기판(30)의 상부면에 세 층의 절연층(32, 34, 35)을 차례로 형성한다. 즉, 실리콘 기판(30)의 상부면에 형성된 도핑 영역(31)을 보호하기 위한 완충(buffer) 역할을 하는 제 1 절연층(32)과, 제 1 절연층(32) 상부에 평탄화 막질인 제 2 절연층(34)을 소정의 두께로 형성한 다음, 제 2 절연층(34)에 비해서 식각률이 느린 절연물로 제 3 절연층(35)을 형성한다. 본 발명의 실시예에서는 제 1 절연층(32)과 동일한 절연물로 제 3 절연층(35)을 형성하였다. 예를 들면, 제 1 및 제 3 절연층(32, 35)으로 PEOX를 사용하고, 제 2 절연층(34)으로 BPSG를 사용한다. 한편, 제 3 절연층(35)을 형성한 이유는 앵커 구조의 컨택을 형성하기 위해서이며 상세한 설명은 후술하겠다.
다음으로 도 8에 도시된 바와 같이 컨택 홀(38)을 형성하는 공정을 진행한다. 컨택 홀(38)을 형성하는 공정은 통상적인 감광막을 이용한 건식 식각 공정으로 진행된다. 컨택 홀(38)은 도핑 영역(31)이 형성된 실리콘 기판(30)의 상부면이 노출되게 그 상부의 제 1 내지 제 3 절연층(32, 34, 35)을 차례로 건식 식각하여 형성한다. 건식 식각은 이방성의 특성을 갖기 때문에, 컨택 홀(38)의 내벽은 실리콘 기판(30)의 상부면에 대하여 수직으로 형성된다. 이때, 노출된 도핑 영역(31)의 상부면에는 얇게 실리콘 산화막(36)이 형성된다.
다음으로 도 9에 도시된 바와 같이 실리콘 산화막(도 8의 36)을 습식 식각으 로 제거하는 공정을 진행한다. 즉, 컨택 홀(38)에 노출된 도핑 영역(31)과 금속 기저층 사이의 양호한 결합력을 확보하기 위해서, 노출된 도핑 영역(31) 상의 실리콘 산화막을 제거하는 공정을 진행한다. 이때, 제 1 내지 3 절연층(32, 34, 35) 또한 산화물이기 때문에 습식 식각시 컨택 홀(38)의 내벽도 일부분 식각되는데, 제 1 및 제 3 절연층(32, 35)이 제 2 절연층(34)보다 식각률이 느려 제 1 및 제 3 절연층(32, 35)이 형성하는 컨택 홀의 내벽(37a, 37b)이 제 2 절연층(34)이 형성하는 컨택 홀의 내벽(39)보다 좁게 형성된다. 즉, 컨택 홀(38)의 내벽이 상기 제 1 및 제 3 절연층(32, 35)의 내벽(37a, 37b)에 대하여 상기 제 2 절연층(34)의 내벽(39)이 안쪽으로 들어간 요(凹)부 형상을 갖는다.
따라서, 제 1 절연층(32)과 동일한 식각률을 갖는 제 3 절연층(35)을 미리 형성함으로써, 컨택을 형성하는 공정 중 실리콘 산화막을 제거하는 습식 식각 공정에서 컨택 홀(38)은 요부 형상의 앵커 구조로 형성할 수 있다. 즉, 제 3 절연층(35)을 형성하는 공정의 추가로 앵커 구조의 컨택 홀(38)을 형성할 수 있다.
다음으로 도 10에 도시된 바와 같이 금속 기저층(41)을 형성하는 공정을 진행한다. 컨택 및 배선 금속층을 형성하기 전에 컨택 및 배선 금속층의 접착층, 확산 장벽층, 도금 기초층으로 이용될 금속 기저층(41)을 컨택 홀(38)을 포함한 제 3 절연층(35)의 상에 형성한다.
다음으로 도 11에 도시된 바와 같이 컨택을 형성하는 컨택 금속층(43)을 형성하는 단계를 진행한다. 컨택 홀을 충전할 수 있도록 금속 기저층(41) 상에 컨택 금속층(43)을 형성한다. 컨택 금속층(43)으로는 텅스텐(W)이 주로 사용된다.
마지막으로 도 12에 도시된 바와 같이 금속 배선층(45)을 형성하는 공정을 진행한다. 제 3 절연층(35) 상의 금속 기저층(41) 상부의 컨택 금속층(도 11의 43)을 제거하는 에치 백 공정을 진행하여 컨택 홀에만 컨택 금속층이 충전된 컨택(42)을 형성하고 나서, 배선 금속층을 실리콘 기판(30)의 전면에 형성한 이후에 패터닝하여 컨택(42)에 접속되는 금속 배선층(45)을 형성한다.
본 발명의 제 1 실시예에 따른 컨택(42) 형성 방법은 실리콘 산화막을 제거하는 습식 식각 공정에서 컨택 홀을 요철 형상의 앵커 구조로 형성할 수 있기 때문에, 한번의 컨택(42) 형성 방법으로 앵커 구조의 컨택(42)을 형성할 수 있는 방법을 제공한다. 더불어 추가적인 공정을 최소화하면서 앵커 구조의 컨택(42)을 형성할 수 있다. 즉, 본 발명은 앵커 구조의 컨택 홀을 먼저 형성한 이후에 컨택 홀에 컨택 금속층을 충전하여 컨택을 형성하는 방법을 채택하고 있다.
도 13 내지 도 18은 본 발명의 제 2 실시예에 따른 반도체 소자의 컨택을 형성하는 단계를 보여주는 도면들이다. 이때, 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 가리킨다.
제 1 실시예에서는 제 2 절연층 상에 제 1 절연층과 동일한 물질로 제 3 절연층을 형성하여 앵커 구조의 컨택을 형성할 수 있는 방법을 제공하였지만, 제 2 실시예에서는 도 13에 도시된 바와 같이, 실리콘 기판(50)에 제 1 절연층(52)과 제 2 절연층(54)을 형성한 이후에, 제 2 절연층(54)에 이온을 주입하는 이온 주입 공정을 진행한다. 제 2 절연층(54)에 이온 주입 공정을 진행하는 이유는, 동일한 제 2 절연층(54)이라도 이온이 주입된 부분이 그렇지 않은 부분에 비하여 식각률을 빠 르게 할 수 있기 때문이다. 즉, 제 2 절연층(54) 두께의 약 1/2 지점인 중간 부분에 들어갈 수 있는 에너지로 진행하여, 도펀트(dopant) 예를 들면, 붕소(B) 이온 또는 인(P) 이온의 농도가 제 2 절연층(54)의 중간 부분에 가장 높게 한다.
다음으로 도 14에 도시된 바와 같이 제 1 및 제 2 절연층(52, 54)을 건식 식각하여 컨택 홀(58)을 형성한 다음, 도 15에 도시된 바와 같이 습식 식각하여 실리콘 기판(50)의 상부면에 형성된 실리콘 산화막(도 14의 56)을 제거한다. 이때, 컨택 홀(58)의 내벽에 노출된 제 2 절연층(54)이 제 1 절연층(52)보다는 너 많이 습식 식각되고, 특히, 도펀트의 농도가 높은 제 2 절연층(54)의 중간 부분에서의 식각률이 빠르기 때문에, 컨택 홀(58)의 내벽에 노출된 제 2 절연층(54)은 제 2 절연층(54)의 중간 부분이 가장 큰 내경을 갖는 항아리 모양으로 형성된다. 도면부호 57은 컨택 홀(58)에 노출된 제 1 절연층(52)의 내벽을 가리키고, 도면부호 59는 컨택 홀(58)에 노출된 항아리 모양의 제 2 절연층(54)의 내벽을 가리킨다.
다음으로 진행되는 도 16의 금속 기저층(61)을 형성하는 공정과, 도 17의 컨택 금속층(63)을 형성하는 공정 및 도 18의 컨택(62) 및 금속 배선층(65)을 형성하는 공정은 제 1 실시예에 따른 공정과 동일한 순서로 진행된다.
본 발명의 제 2 실시예에 따른 컨택(62) 형성 방법은 실리콘 산화막을 제거하는 습식 식각 공정에서 컨택 홀을 항아리 모양의 앵커 구조로 형성할 수 있기 때문에, 한번의 컨택(62) 형성 방법으로 앵커 구조의 컨택(62)을 형성할 수 있는 방법을 제공하며, 더불어 추가적인 공정을 최소화하면서 앵커 구조의 컨택(62)을 형성할 수 있다.
한편, 본 발명은 본 발명의 기술적 사상 즉, 앵커 구조의 컨택 홀을 형성한 이후에 그 컨택 홀을 컨택 금속층을 충전하여 컨택을 형성하는 방법으로부터 일탈하는 일없이, 다른 여러 가지 형태로 실시할 수 있다. 그 때문에, 전술한 실시예는 모든 점에서 단순한 예시에 지나지 않으며, 한정적으로 해석해서는 안 된다. 본 발명의 범위는 특허청구범위에 의해서 나타내는 것으로서, 명세서 본문에 의해서는 아무런 구속도 되지 않는다. 다시, 특허청구범위의 균등 범위에 속하는 변형이나 변경은, 모두 본 발명의 범위 내의 것이다.
따라서, 본 발명에 따른 컨택 홀의 형성 방법을 따르면, 한번의 컨택 형성 방법으로 앵커 구조의 컨택을 형성할 수 있으며, 더불어 추가적인 공정을 최소화하면서 앵커 구조의 컨택 홀의 형성할 수 있다.

Claims (6)

  1. 반도체 소자의 컨택 형성 방법으로,
    (a) 상부면에 제 1 절연층, 제 2 절연층 및 제 3 절연층을 차례로 형성하되, 상기 제 2 절연층은 상기 제 1 절연층 및 제 3 절연층에 비하여 식각률이 큰 절연물로 형성된 실리콘 기판을 준비하는 단계와;
    (b) 상기 실리콘 기판의 상부면이 노출되게 상기 절연층들을 건식 식각하여 컨택 홀을 형성하는 단계와;
    (c) 상기 컨택 홀에 노출된 상기 실리콘 기판의 상부면에 형성된 실리콘 산화막을 제거하기 위해 습식 식각하는 단계와;
    (d) 상기 컨택 홀을 포함한 상기 제 3 절연층 상에 금속 기저층을 형성하는 단계와;
    (e) 상기 컨택 홀을 충전할 수 있도록 상기 금속 기저층 상에 컨택 금속층을 형성하는 단계; 및
    (f) 상기 제 3 절연층 상의 금속 기저층 상부의 상기 컨택 금속층을 제거하여 컨택을 형성하는 단계;를 포함하며,
    상기 (c) 단계에서, 상기 컨택 홀에 노출된 상기 제 2 절연층이 상기 제 1 및 제 3 절연층에 비하여 안쪽으로 더 많이 습식 식각되어 상기 (f) 단계에서 상기 컨택 홀에 형성되는 컨택을 견고하게 고정하는 것을 특징으로 하는 반도체 소자의 컨택 형성 방법.
  2. 제 1항에 있어서, 상기 (f) 단계 이후에,
    (g) 상기 컨택에 접촉되게 상기 금속 기저층 상에 배선 금속층을 형성하는 단계와
    (h) 상기 배선 금속층을 패터닝하여 상기 컨택에 접촉되는 금속 배선층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 컨택 형성 방법.
  3. 제 1항에 있어서, 상기 제 1 절연층 및 제 3 절연층은 PEOX이며, 상기 제 2 절연층은 BPSG인 것을 특징으로 하는 반도체 소자의 컨택 형성 방법.
  4. 반도체 소자의 컨택 형성 방법으로,
    (a) 상부면에 완충 역할을 하는 제 1 절연층과, 상기 제 1 절연층 상부에 평탄화 막질인 제 2 절연층이 차례로 형성된 실리콘 기판을 준비하는 단계와;
    (b) 상기 제 2 절연층의 중간 부분에 이온을 주입하는 단계와;
    (c) 상기 실리콘 기판의 상부면이 노출되게 상기 절연층들을 건식 식각하여 컨택 홀을 형성하는 단계와;
    (d) 상기 컨택 홀에 노출된 상기 실리콘 기판의 상부면에 형성된 실리콘 산화막을 제거하기 위해 습식 식각하는 단계와;
    (e) 상기 컨택 홀을 포함한 상기 제 2 절연층 상에 금속 기저층을 형성하는 단계와;
    (f) 상기 컨택 홀을 충전할 수 있도록 상기 금속 기저층 상에 컨택 금속층을 형성하는 단계와;
    (g) 상기 제 2 절연층 상의 금속 기저층 상부의 상기 컨택 금속층을 제거하여 컨택을 형성하는 단계;를 포함하며,
    상기 (d) 단계에서, 상기 컨택 홀에 노출된 상기 제 2 절연층의 상단부 및 하단부에 비하여 이온이 주입된 상기 제 2 절연층의 중간 부분이 상기 컨택 홀의 내벽 안쪽으로 더 많이 습식 식각되어 상기 (g) 단계에서 상기 컨택 홀에 형성되는 컨택을 견고하게 고정하는 것을 특징으로 하는 반도체 소자의 컨택 형성 방법.
  5. 제 4항에 있어서, 상기 (g) 단계 이후에,
    (h) 상기 컨택에 접촉되게 상기 금속 기저층 상에 배선 금속층을 형성하는 단계와
    (hi) 상기 배선 금속층을 패터닝하여 상기 컨택에 접촉되는 금속 배선층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 컨택 형성 방법.
  6. 제 4항에 있어서, 상기 제 1 절연층은 PEOX이며, 상기 제 2 절연층은 BPSG이며, 상기 (b) 단계에서 주입되는 이온은 붕소(B) 또는 인(P) 이온인 것을 특징으로 하는 반도체 소자의 컨택 형성 방법.
KR1020000000887A 2000-01-10 2000-01-10 반도체 소자의 컨택 형성 방법 KR100576155B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000000887A KR100576155B1 (ko) 2000-01-10 2000-01-10 반도체 소자의 컨택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000000887A KR100576155B1 (ko) 2000-01-10 2000-01-10 반도체 소자의 컨택 형성 방법

Publications (2)

Publication Number Publication Date
KR20010068782A KR20010068782A (ko) 2001-07-23
KR100576155B1 true KR100576155B1 (ko) 2006-05-03

Family

ID=19637355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000000887A KR100576155B1 (ko) 2000-01-10 2000-01-10 반도체 소자의 컨택 형성 방법

Country Status (1)

Country Link
KR (1) KR100576155B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997315B1 (ko) 2008-07-15 2010-11-29 주식회사 동부하이텍 이미지 센서의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712487B1 (ko) * 2000-09-29 2007-04-27 삼성전자주식회사 접촉 저항을 줄일 수 있는 비아홀 플러그 및 그 형성 방법
KR102442256B1 (ko) * 2020-11-05 2022-09-08 성균관대학교산학협력단 보이드가 없는 실리콘 관통전극의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997315B1 (ko) 2008-07-15 2010-11-29 주식회사 동부하이텍 이미지 센서의 제조 방법

Also Published As

Publication number Publication date
KR20010068782A (ko) 2001-07-23

Similar Documents

Publication Publication Date Title
KR100538810B1 (ko) 반도체소자의 소자분리 방법
KR950012918B1 (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
JP3786413B2 (ja) 半導体素子の形成方法
KR100576155B1 (ko) 반도체 소자의 컨택 형성 방법
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
KR19990065611A (ko) 반도체 메모리 장치의 콘택 형성 방법
KR20010036818A (ko) 티형 트렌치 소자분리막 형성방법
JP4101564B2 (ja) 半導体素子及びその製造方法
KR100756774B1 (ko) 반도체소자의 제조방법
JP2000243722A (ja) 半導体装置の製造方法
KR100376985B1 (ko) 반도체 소자의 콘택 형성방법
KR100694996B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100207539B1 (ko) 반도체장치의 트랜치 소자분리방법
KR100470161B1 (ko) 트렌치를 이용한 반도체 소자분리막 제조 방법
KR100745058B1 (ko) 반도체 소자의 셀프 얼라인 콘택홀 형성방법
KR20000003920A (ko) 반도체 장치 제조 방법
KR100609559B1 (ko) 반도체 소자의 리세스 게이트 형성 방법
KR0154288B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100370162B1 (ko) 반도체 소자의 제조방법
KR100680939B1 (ko) 반도체 소자의 배선 형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100408863B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100973280B1 (ko) 반도체 소자의 제조방법
KR100745057B1 (ko) 반도체 소자의 제조 방법
KR100359165B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee