CN110010454B - 一种0.15微米t形栅的工艺制作方法 - Google Patents
一种0.15微米t形栅的工艺制作方法 Download PDFInfo
- Publication number
- CN110010454B CN110010454B CN201910304548.8A CN201910304548A CN110010454B CN 110010454 B CN110010454 B CN 110010454B CN 201910304548 A CN201910304548 A CN 201910304548A CN 110010454 B CN110010454 B CN 110010454B
- Authority
- CN
- China
- Prior art keywords
- layer
- cavity
- photoresist
- root
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 78
- 238000002955 isolation Methods 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000003153 chemical reaction reagent Substances 0.000 claims abstract description 22
- 238000001259 photo etching Methods 0.000 claims abstract description 17
- 239000011248 coating agent Substances 0.000 claims abstract description 14
- 238000000576 coating method Methods 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000002253 acid Substances 0.000 claims abstract description 5
- 238000005406 washing Methods 0.000 claims abstract description 5
- 238000004140 cleaning Methods 0.000 claims description 8
- 238000001771 vacuum deposition Methods 0.000 claims description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 7
- 239000002904 solvent Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种0.15微米T形栅的工艺制作方法，属于半导体制作工艺技术领域，方法包括以下步骤：在半导体基板上形成具有圆弧边角的T形栅下层根部腔体，使用等离子体清除T形栅下层根部腔体底部的残渣；在T形栅下层根部腔体表面涂布隔离试剂，对隔离试剂进行烘烤、水洗，形成水性扩散微缩隔离层；制备T形栅上层头部腔体，使用等离子体清除T形栅下层根部腔体底部的第二光刻胶残渣和第一微缩隔离层；用酸刻蚀掉T形栅下层根部腔体表面的阻挡层；沉积栅极金属层，去除半导体基板表面所有光刻胶得到T形栅。本发明需进行两次光刻工艺即可完成0.15微米T形栅的制作，大大节省了时间，提高了工作效率，利于大量生产。
Description
技术领域
本发明涉及半导体制作工艺技术领域，尤其涉及一种0.15微米T形栅的工艺制作方法。
背景技术
现今，高电子迁移率晶体管(HighElectronMobilityTransistor，简称HEMT器件)成为下一代射频/微波功率放大器的首选技术，其中，在影响HEMT器件性能的半导体工艺中，栅的制作是最为困难的。为了提高器件的工作频率，必须不断地缩小栅长。目前栅长尺寸已经达到深亚微米甚至纳米水平，但是栅长减小的同时会带来其他一些问题，主要是栅电阻的增大，为此需要制作T形栅来减少由于栅寄生电阻而引起的晶体管噪声。
目前看来，用电子束扫描曝光机(EBL)工艺制作0.15um长度T形栅的方法有两种：一种是半导体基板上的两层光刻胶都是E-beam光刻胶，也就是下层根部腔体和上层头部腔体两层图形都由电子束曝光机(EBL)工艺完成，此方法中EBL需要完成三次光刻来制作T形栅，下层一次，上层两次，相较于I-line和DUV等光刻机，EBL光刻时间长，不利于大量生产。另一种方法是：上层头部腔体图形交给DUV光刻机完成，EBL只需要做下层根部一层的腔体图形。但是，在上层头部腔体制作完成后制作下层根部腔体时，光刻胶中的大量溶剂会使下层根部特征尺寸变形，影响HEMT器件的性能。
发明内容
本发明的目的在于克服现有技术中制作0.15微米T形栅制作周期长、精度低的问题，提供一种0.15微米T形栅的工艺制作方法。
本发明的目的是通过以下技术方案来实现的：一种0.15微米T形栅的工艺制作方法，包括以下步骤：
S01：在半导体基板上形成具有圆弧边角的T形栅下层根部腔体，使用等离子体清除T形栅下层根部腔体底部的残渣；
S02：在T形栅下层根部腔体表面涂布隔离试剂，对隔离试剂进行烘烤、水洗，形成水性扩散微缩隔离层；
S03：在T形栅下层根部腔体表面涂布第二光刻胶，并对第二光刻胶进行烘烤、第二曝光、显影、清洗形成T形栅上层头部腔体；
S04：使用等离子体清除T形栅下层根部腔体底部的第二光刻胶残渣和第一微缩隔离层；
S05：用酸刻蚀掉T形栅下层根部腔体表面的阻挡层，以在半导体基板表面形成T形栅的下层根部图形；
S06：沉积栅极金属层，去除半导体基板表面所述第一光刻胶、微缩隔离层、第二光刻胶得到T形栅。
具体地，在步骤S01形成具有圆弧边角的T形栅下层根部腔体前还包括以下步骤：
S011：在半导体基板上涂布第一光刻胶，对第一光刻胶进行烘烤、第一曝光、显影、清洗形成T形栅下层根部腔体；
S012：对T形栅下层根部腔体第一光刻胶进行烘烤热变形，形成具有圆弧边角的T形栅下层根部腔体。其中，具有圆弧边角的T形栅下层根部腔体的特征尺寸是0.15μm。
具体地，在步骤S01中，是使用O2等离子体清除T形栅下层根部腔体底部的第一光刻胶的残渣；
具体地，第一光刻胶是ArF光刻胶，所述第一光刻胶的厚度范围为200-300nm。
具体地，第一曝光是利用光源波长为193nm的ArF光刻机完成第一曝光工艺以形成T形栅的下层腔体结构，能够保证刻出的T形栅的下层腔体结构尺寸更加精准。
具体地，隔离试剂为安智电子SH114。
具体地，第二光刻胶是I-line光刻胶，所述第二光刻胶的厚度范围为900-1200nm。
具体地，第一微缩隔离层是涂布在半导体基板表面的微缩隔离层。
具体地，阻挡层是第一微缩隔离层覆盖的半导体基板。
具体地，在步骤S04中，是使用O2等离子体清除T形栅下层根部腔体底部的第二光刻胶的残渣和第一微缩隔离层；
具体地，具有圆弧边角的T形栅下层根部腔体的特征尺寸小于目标特征尺寸0.15μm，T形栅下层根部腔体的特征尺寸是T形栅两侧下层根部腔体与半导体基板接触位置的相对距离。
具体地，第二曝光是利用光源波长为365nm的I-line光刻机完成第二曝光工艺以形成T形栅的上层腔体结构，能够保证刻出的T形栅的上层腔体结构尺寸更加精准。
具体地，沉积栅极金属层的方法包括真空蒸镀法。
与现有技术相比，本发明有益效果是：
(1)本发明使用光源波长为193nm的ArF光刻机完成曝光工艺形成T形栅的下层腔体结构、使用光源波长为365nm的I-line光刻机完成曝光工艺形成T形栅的上层腔体结构，刻出的T形栅尺寸能够更加精准，且本发明只需进行两次光刻工艺即可完成0.15微米T形栅的制作，大大节省了时间，提高了工作效率，利于大量生产。
(2)本发明在完成T形栅下层根部腔体制作后、制作T形栅上层头部腔体前进行了隔离工艺，保证了T形栅下层根部特征尺寸不会变形，保证了T形栅的质量。
(3)本发明中使用O2等离子体清除T形栅下层根部腔体底部的光刻胶残渣的步骤在隔离工艺之前，能够在更好地清除T形栅下层根部腔体的同时保证了微缩隔离层的隔离效果不会受到影响。
附图说明使用
下面结合附图对本发明的具体实施方式作进一步详细的说明，此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。图中：
图1为本发明实施例1的方法流程图；
图2为本发明实施例1中形成具有圆弧边角的T形栅下层根部腔体的示意图；
图3为本发明实施例1中清除T形栅下层根部腔体底部的光刻胶残渣的示意图；
图4为本发明实施例1中在T形栅下层根部腔体表面涂布微缩隔离层的示意图；
图5为本发明实施例1中形成T形栅上层头部腔体的示意图；
图6为本发明实施例1中清除T形栅下层根部腔体底部的光刻机胶及第一微缩隔离层的示意图；
图7为本发明实施例1中刻蚀掉T形栅下层根部腔体表面的阻挡层的示意图；
图8为本发明实施例1中形成T形栅的示意图；
图9为本发明实施例2中涂布第一光刻胶的示意图；
图10为本发明实施例2中形成T形栅下层根部腔体的示意图。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，属于“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
如图1所示，在实施例1中，一种0.15微米T形栅的工艺制作方法，方法具体包括以下步骤：
S01：在半导体基板1上形成具有圆弧边角的T形栅下层根部腔体，使用等离子体清除T形栅下层根部腔体底部的残渣；具体地，如图2所示，具有圆弧边角的T形栅下层根部腔体的特征尺寸小于目标特征尺寸0.15μm，T形栅下层根部腔体的特征尺寸是T形栅两侧下层根部腔体与半导体基板接触位置的相对距离；如图3所示，使用的等离子体是O2等离子体，并且将O2等离子体流速控制在1-4Torr，功率控制在10-170W，能够将T形栅下层根部腔体底部的残渣清除干净，同时，本技术方案中，使用O2等离子体清除T形栅下层根部腔体底部的残渣的工艺步骤在T形栅下层根部腔体表面涂布微缩隔离层前，可以保证O2等离子体清除T形栅下层根部腔体底部的残渣时不会打掉微缩隔离层，从而保证了微缩隔离层的隔离效果。
S02：在T形栅下层根部腔体表面涂布隔离试剂，对隔离试剂进行烘烤、水洗，形成水性扩散微缩隔离层3；其中，对隔离试剂进行水洗可以去除光酸未扩散的隔离试剂，使得T形栅下层根部腔体表面形成具有一定厚度的水性扩散微缩层如图4所示。在步骤S03中的第二光刻胶中的溶剂成分占90％以上，若第一光刻胶与第二光刻胶直接接触，第二光刻胶中的溶剂会对第一光刻胶造成影响，从而使T形栅下层根部腔体得特征尺寸变形，因此，形成微缩隔离层3隔离T形栅的下层根部腔体与T形栅的上层头部腔体就显得很有必要。具体地，隔离试剂为安智电子SH114。
S03：在T形栅下层根部腔体表面涂布第二光刻胶4，并对第二光刻胶4进行烘烤、第二曝光、显影、清洗形成T形栅上层头部腔体；如图5所示，第二光刻胶是是I-line光刻胶，且第二光刻胶4的厚度范围为900-1200nm。进一步地，第二曝光是利用光源波长为365nm的I-line光刻机完成第二曝光工艺以形成T形栅的上层腔体结构，能够保证刻出的T形栅的上层腔体结构尺寸更加精准。
S04：使用等离子体清除T形栅下层根部腔体底部的第二光刻胶4残渣和第一微缩隔离层31；其中，等离子体是O2等离子体，使用O2等离子体去除T形栅下层根部腔体底部的残渣时，控制其流速、功率和时间，能够在达到良好清除效果的同时清除一部分T形栅下层根部腔体以拓宽T形栅的长度至0.15μm，从而实现0.15μm的T形栅的制备；如图6所示，第一微缩隔离层31是涂布在半导体基板1表面的微缩隔离层。
S05：用酸刻蚀掉T形栅下层根部腔体表面的阻挡层5，以在半导体基板1表面形成T形栅的下层根部图形；如图7所示，阻挡层5是第一微缩隔离层31覆盖的半导体基板。
S06：沉积栅极金属层，去除半导体基板1表面所述第一光刻胶2、微缩隔离层31、第二光刻胶4得到T形栅6。其中，如图8所示，T形栅的长度为0.15μm；去除第一光刻胶2、微缩隔离层31、第二光刻胶4的试剂包括N-甲基吡咯烷酮试剂；沉积栅极金属层的方法包括真空蒸镀法。
本实施例中使用光源波长为365nm的I-line光刻机完成曝光工艺形成T形栅的上层腔体结，刻出的T形栅上层腔体的尺寸能够更加精准。进一步地，本实施例中在完成T形栅下层根部腔体制作后、制作T形栅上层头部腔体前进行了隔离工艺，保证了T形栅下层根部特征尺寸不会变形，保证了T形栅的质量。更进一步地，本实施例的技术方案使用O2等离子体清除T形栅下层根部腔体底部的光刻胶残渣的步骤在隔离工艺之前，能够在更好地清除T形栅下层根部腔体的同时保证了微缩隔离层的隔离效果不会受到影响。
实施例2
本实施例与实施例1具有相同的发明创造思想，本实施例是在实施例1的基础上的进一步优化，具体地，本实施例提供一种0.15微米T形栅的工艺制作方法，方法具体包括以下步骤：
S11：在半导体基板1上形成具有圆弧边角的T形栅下层根部腔体，使用等离子体清除T形栅下层根部腔体底部的残渣；其中，具有圆弧边角的T形栅下层根部腔体的特征尺寸小于目标特征尺寸0.15μm，T形栅下层根部腔体的特征尺寸是T形栅两侧下层根部腔体与半导体基板接触位置的相对距离；等离子体是O2等离子体，并且将O2等离子体流速控制在1-4Torr，功率控制在10-170W，能够将T形栅下层根部腔体底部的残渣清除干净，同时，本技术方案中，使用O2等离子体清除T形栅下层根部腔体底部的残渣的工艺步骤在T形栅下层根部腔体表面涂布微缩隔离层前，可以保证O2等离子体清除T形栅下层根部腔体底部的残渣时不会打掉微缩隔离层，从而保证了微缩隔离层的隔离效果。
S12：在T形栅下层根部腔体表面涂布隔离试剂，对隔离试剂进行烘烤、水洗，形成水性扩散微缩隔离层3；其中，对隔离试剂进行水洗可以去除光酸未扩散的隔离试剂，使得T形栅下层根部腔体表面形成具有一定厚度的水性扩散微缩层。在步骤S13中的第二光刻胶中的溶剂成分占90％以上，若第一光刻胶与第二光刻胶直接接触，第二光刻胶中的溶剂会对第一光刻胶造成影响，从而使T形栅下层根部腔体得特征尺寸变形，因此，形成微缩隔离层3隔离T形栅的下层根部腔体与T形栅的上层头部腔体就显得很有必要。具体地，隔离试剂为安智电子SH114。
S13：在T形栅下层根部腔体表面涂布第二光刻胶4，并对第二光刻胶4进行烘烤、第二曝光、显影、清洗形成T形栅上层头部腔体；其中，第二光刻胶是是I-line光刻胶，且第二光刻胶4的厚度范围为900-1200nm。进一步地，第二曝光是利用光源波长为365nm的I-line光刻机完成第二曝光工艺以形成T形栅的上层腔体结构，能够保证刻出的T形栅的上层腔体结构尺寸更加精准。
S14：使用等离子体清除T形栅下层根部腔体底部的第二光刻胶4残渣和第一微缩隔离层31；其中，等离子体是O2等离子体，使用O2等离子体去除T形栅下层根部腔体底部残渣时，控制其流速、功率和时间，能够在达到良好清除效果的同时清除一部分T形栅下层根部腔体以拓宽T形栅的长度至0.15μm，从而实现0.15μm的T形栅的制备；第一微缩隔离层31是涂布在半导体基板1表面的微缩隔离层。
S15：用酸刻蚀掉T形栅下层根部腔体表面的阻挡层5，以在半导体基板1表面形成T形栅的下层根部图形；其中，阻挡层5是第一微缩隔离层31覆盖的半导体基板。
S16：沉积栅极金属层，去除半导体基板1表面所述第一光刻胶2、微缩隔离层31、第二光刻胶4得到T形栅6。其中，去除第一光刻胶2、微缩隔离层31、第二光刻胶4的试剂包括N-甲基吡咯烷酮试剂；沉积栅极金属层的方法包括真空蒸镀法。
进一步地，在步骤S11前还包括以下子步骤：
S111：在半导体基板1上涂布第一光刻胶2，对第一光刻胶2进行烘烤、第一曝光、显影、清洗形成T形栅下层根部腔体；具体地，如图9所示，第一光刻胶2是ArF光刻胶，所述第一光刻胶2的厚度范围为200-300nm；如图10所示，第一曝光是利用光源波长为193nm的ArF光刻机完成第一曝光工艺以形成T形栅的下层腔体结构，能够保证刻出的T形栅的下层腔体结构尺寸更加精准。
S112：对T形栅下层根部腔体第一光刻胶2进行烘烤热变形，形成具有圆弧边角的T形栅下层根部腔体。
本实施例中使用光源波长为193nm的ArF光刻机完成曝光工艺形成T形栅的下层腔体结构、使用光源波长为365nm的I-line光刻机完成曝光工艺形成T形栅的上层腔体结构，刻出的T形栅尺寸能够更加精准，且在本实施例提供的技术方案中，只需进行两次光刻工艺即可完成0.15微米T形栅的制作，大大节省了时间，提高了工作效率，利于大量生产。进一步地，本实施例中在完成T形栅下层根部腔体制作后、制作T形栅上层头部腔体前进行了隔离工艺，保证了T形栅下层根部特征尺寸不会变形，保证了T形栅的质量。更进一步地，本实施例的技术方案使用O2等离子体清除T形栅下层根部腔体底部的光刻胶残渣的步骤在隔离工艺之前，能够在更好地清除T形栅下层根部腔体的同时保证了微缩隔离层的隔离效果不会受到影响。
以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。
Claims (5)
1.一种0.15微米T形栅的工艺制作方法，其特征在于：所述方法包括以下步骤：
在半导体基板(1)上涂布第一光刻胶(2)，对第一光刻胶(2)进行烘烤、第一曝光、显影、清洗形成T形栅下层根部腔体；
对T形栅下层根部腔体第一光刻胶(2)进行烘烤热变形，形成具有圆弧边角的T形栅下层根部腔体，所述T形栅下层根部腔体的特征尺寸小于目标特征尺寸0.15μm；
使用等离子体清除T形栅下层根部腔体底部的残渣；
在T形栅下层根部腔体表面涂布隔离试剂，对隔离试剂进行烘烤、水洗，形成水性扩散微缩隔离层(3)；
在T形栅下层根部腔体表面涂布第二光刻胶(4)，并对第二光刻胶(4)进行烘烤、第二曝光、显影、清洗形成T形栅上层头部腔体；
使用等离子体清除T形栅下层根部腔体底部的第二光刻胶(4)残渣和第一微缩隔离层(31)；
用酸刻蚀掉T形栅下层根部腔体表面的阻挡层(5)，以在半导体基板(1)表面形成T形栅的下层根部图形；
沉积栅极金属层，去除半导体基板(1)表面所述第一光刻胶(2)、微缩隔离层(3)、第二光刻胶(4)得到T形栅(6)；
所述第一光刻胶(2)是ArF光刻胶；
所述隔离试剂为安智电子SH114；
所述第二光刻胶(4)是I-line光刻胶；
所述第一微缩隔离层(31)是涂布在半导体基板(1)表面的微缩隔离层(3)。
2.根据权利要求1所述的一种0.15微米T形栅的工艺制作方法，其特征在于：所述形成具有圆弧边角的T形栅下层根部腔体包括以下步骤：
在半导体基板(1)上涂布第一光刻胶(2)，对第一光刻胶(2)进行烘烤、第一曝光、显影、清洗形成T形栅下层根部腔体；
对T形栅下层根部腔体第一光刻胶(2)进行烘烤热变形，形成具有圆弧边角的T形栅下层根部腔体。
3.根据权利要求2所述的一种0.15微米T形栅的工艺制作方法，其特征在于：所述第一曝光是利用光源波长为193nm的ArF光刻机完成第一曝光工艺以形成T形栅的下层腔体结构。
4.根据权利要求1所述的一种0.15微米T形栅的工艺制作方法，其特征在于：所述第二曝光是利用光源波长为365nm的I-line光刻机完成第二曝光工艺以形成T形栅的上层腔体结构。
5.根据权利要求1所述的一种0.15微米T形栅的工艺制作方法，其特征在于：所述沉积栅极金属层的方法包括真空蒸镀法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910304548.8A CN110010454B (zh) | 2019-04-16 | 2019-04-16 | 一种0.15微米t形栅的工艺制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910304548.8A CN110010454B (zh) | 2019-04-16 | 2019-04-16 | 一种0.15微米t形栅的工艺制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010454A CN110010454A (zh) | 2019-07-12 |
| CN110010454B true CN110010454B (zh) | 2021-09-28 |
Family
ID=67172244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910304548.8A Active CN110010454B (zh) | 2019-04-16 | 2019-04-16 | 一种0.15微米t形栅的工艺制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010454B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110718456B (zh) * | 2019-10-22 | 2022-08-23 | 成都海威华芯科技有限公司 | 一种可靠性高的t形栅制造方法、t形栅和高电子迁移率晶体管 |
| CN110729181B (zh) * | 2019-10-22 | 2022-08-23 | 成都海威华芯科技有限公司 | 一种高电子迁移率晶体管t形栅的制造方法、t形栅和晶体管 |
| CN111640795A (zh) * | 2020-04-28 | 2020-09-08 | 西安电子科技大学 | 一种具有弧形栅电极的氮化镓高频晶体管及制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1627479A (zh) * | 2003-12-12 | 2005-06-15 | 尔必达存储器股份有限公司 | 抗蚀图形成方法 |
| CN104882373A (zh) * | 2015-04-24 | 2015-09-02 | 石以瑄 | 晶体管t形栅的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108565213B (zh) * | 2018-01-26 | 2020-07-07 | 成都海威华芯科技有限公司 | 一种高电子迁移率晶体管t形栅的制造方法 |
-
2019
- 2019-04-16 CN CN201910304548.8A patent/CN110010454B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1627479A (zh) * | 2003-12-12 | 2005-06-15 | 尔必达存储器股份有限公司 | 抗蚀图形成方法 |
| CN104882373A (zh) * | 2015-04-24 | 2015-09-02 | 石以瑄 | 晶体管t形栅的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010454A (zh) | 2019-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110010454B (zh) | 一种0.15微米t形栅的工艺制作方法 | |
| JP3568514B2 (ja) | 面内寸法差の均一性改善方法 | |
| CN104882373B (zh) | 晶体管t形栅的制造方法 | |
| CN109427552A (zh) | 半导体装置的形成方法 | |
| CN108565213B (zh) | 一种高电子迁移率晶体管t形栅的制造方法 | |
| CN116825618A (zh) | 台阶微结构的制备方法 | |
| CN109979991A (zh) | 一种基于I-line和EBL制作T形栅的光刻工艺、T形栅和晶体管 | |
| US7468295B2 (en) | Method of fabricating T-gate | |
| CN101335184B (zh) | 形成半导体器件的微图案的方法 | |
| JP5145678B2 (ja) | イオン注入用ステンシルマスクの製造方法及びイオン注入用ステンシルマスク | |
| CN110718456B (zh) | 一种可靠性高的t形栅制造方法、t形栅和高电子迁移率晶体管 | |
| KR100422822B1 (ko) | 건식식각을이용한마스크의제조방법 | |
| JP2003007729A (ja) | 化合物半導体装置の製造方法 | |
| KR100274153B1 (ko) | 지지대가 있는 미세한 티-형 게이트 제작방법 | |
| CN110661170B (zh) | 一种用于制造半导体器件隔离结构的方法及其半导体器件 | |
| CN110729181B (zh) | 一种高电子迁移率晶体管t形栅的制造方法、t形栅和晶体管 | |
| JP2009231670A (ja) | ステンシルマスク又はアパーチャ、およびそれらの製造方法 | |
| KR0130200B1 (ko) | 반도체 소자 제조방법 | |
| CN117750872A (zh) | 一种超导量子电路及其制作方法 | |
| CN116130353A (zh) | 在半导体表面形成具有复杂几何断面沟槽结构的方法 | |
| KR19980057145A (ko) | 반도체 소자 제조용 포토마스크 | |
| JP2014063901A (ja) | 半導体装置の製造方法 | |
| JPH1167792A (ja) | 半導体装置の製造方法 | |
| US20050026049A1 (en) | Method for forming an opening on an alternating phase shift mask | |
| JPS58120A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |