CN116130353A - 在半导体表面形成具有复杂几何断面沟槽结构的方法 - Google Patents

在半导体表面形成具有复杂几何断面沟槽结构的方法 Download PDF

Info

Publication number
CN116130353A
CN116130353A CN202310003269.4A CN202310003269A CN116130353A CN 116130353 A CN116130353 A CN 116130353A CN 202310003269 A CN202310003269 A CN 202310003269A CN 116130353 A CN116130353 A CN 116130353A
Authority
CN
China
Prior art keywords
etched
etching
mask material
semiconductor
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310003269.4A
Other languages
English (en)
Inventor
王本忠
李翔
黄升
马格林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinzhongxiang Chengdu Microelectronics Co ltd
Original Assignee
Xinzhongxiang Chengdu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinzhongxiang Chengdu Microelectronics Co ltd filed Critical Xinzhongxiang Chengdu Microelectronics Co ltd
Priority to CN202310003269.4A priority Critical patent/CN116130353A/zh
Publication of CN116130353A publication Critical patent/CN116130353A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种在半导体表面形成具有复杂几何断面沟槽结构的方法，属于半导体制备工艺的技术领域，该方法包括：S1：在待刻蚀半导体材料的表面上形成至少两层掩膜材料；S2：沿待刻蚀断面沟槽的中心垂线方向上，在各层掩膜材料上通过光刻分别形成不同的窗口；S3：排列于同一中心垂线方向上的窗口通过一次干法刻蚀形成几何断面沟槽结构；其中，各层掩膜材料的腐蚀速率不同，以达到在半导体表面上仅通过一次性刻蚀形成复杂的几何断面沟槽结构，在降低制备工艺的同时，又能满足更高半导体器件的性能需求的目的。

Description

在半导体表面形成具有复杂几何断面沟槽结构的方法
技术领域
本发明属于半导体制备工艺的技术领域，具体而言，涉及一种在半导体表面形成具有复杂几何断面沟槽结构的方法。
背景技术
在制备半导体器件的过程中，往往需要在半导体材料表面或其上所制备的不同功能材料的表面形成不同大小和深度的精细沟槽结构，精细沟槽结构对半导体器件性能具有关键作用。
而精细的沟槽结构往往是通过光刻工艺加干法刻蚀工艺形成，干法刻蚀工艺所使用的方法之一是利用等离子体在反应气体的作用下，通过物理作用和化学反应使暴露在等离子束的半导体表面被移除从而达到刻蚀的作用以形成沟槽结构，该种方法也称为离子束刻蚀法。其主要特点是效率高，方向性强。这种方法还需要光刻工艺的配合在掩膜材料上产生图形，也就是把需要刻蚀的表面暴露给等离子束，而不需要刻蚀的部分用掩膜材料保护起来。
上述的光刻工艺是：(1)在半导体表面涂敷一层光刻胶，其特点是被光照射的部分可以被特定化学溶剂溶解掉而没有被光照射的部分则不能(反之亦然)；(2)光通过光刻版，其上已设计形成可以透光和不能透光的图形照射在光刻胶上，从而将光刻版上设计好的图形转移到光刻胶膜上；(3)通过干法或湿法腐蚀的方法在掩膜上形成需要刻蚀去除的半导体表面窗口；(4)最后通过干法或湿法腐蚀的方式在半导体内形成需要的沟槽结构。
如图1所示，目前形成具有复杂断面结构沟槽的方法是通过多次光刻加多次刻蚀的方式形成，而该种方法的一个显著缺点是：由于第一次刻蚀形成的沟槽的存在，使得在其上形成的掩膜材料和光刻胶膜表面不平整，尤其是沟槽比较深的情况更加严重，为后续工艺带来难度。
发明内容
鉴于此，为了解决现有技术存在的上述问题，本发明的目的在于提供一种在半导体表面形成具有复杂几何断面沟槽结构的方法以达到在半导体表面上仅通过一次性刻蚀形成复杂的几何断面沟槽结构，在降低制备工艺的同时，又能满足更高半导体器件的性能需求的目的。
本发明所采用的技术方案为：一种在半导体表面形成具有复杂几何断面沟槽结构的方法，该方法包括：
S1：在待刻蚀半导体材料的表面上形成至少两层掩膜材料；
S2：沿待刻蚀断面沟槽的中心垂线方向上，在各层掩膜材料上通过光刻分别形成不同的窗口；
S3：排列于同一中心垂线方向上的窗口通过一次干法刻蚀形成几何断面沟槽结构；
其中，各层掩膜材料的腐蚀速率不同。
进一步地，按待刻蚀半导体材料的表面上从上至下的次序，依次在各层掩膜材料上光刻形成窗口。
进一步地，在待刻蚀半导体材料的表面上形成掩膜材料Ⅰ和掩膜材料Ⅱ，掩膜材料Ⅰ和掩膜材料Ⅱ上的窗口分别为窗口w1和窗口w2；
在同一刻蚀条件下，选取掩膜材料Ⅰ在水平方向和垂直方向的刻蚀速率分别远小于待刻蚀半导体材料在水平方向和垂直方向的刻蚀速率；选取掩膜材料Ⅱ在水平方向和垂直方向的刻蚀速率均接近于待刻蚀半导体材料在垂直方向的刻蚀速率；
通过干法刻蚀在待刻蚀半导体材料中刻蚀形成上部为矩形结构和下部为倒梯形结构的复杂几何断面沟槽结构；
其中，所述复杂几何断面沟槽结构中倒梯形结构的高度取决于掩膜材料Ⅱ的厚度，倒梯形结构的上边边长取决于窗口w1，倒梯形结构的下边边长取决于窗口w2。
进一步地，在待刻蚀半导体材料的表面上形成相同刻蚀速率的掩膜材料Ⅰ和掩膜材料Ⅱ；
在同一刻蚀条件下，选取掩膜材料在水平方向的刻蚀速率远小于待刻蚀半导体材料在水平方向的刻蚀速率，掩膜材料在垂直方向的刻蚀速率接近于待刻蚀半导体材料在垂直方向的刻蚀速率；
通过干法刻蚀在待刻蚀半导体材料中刻蚀形成多级矩形断面形状的复杂几何断面沟槽结构。
进一步地，在待刻蚀半导体材料的表面上形成掩膜材料Ⅰ和掩膜材料Ⅱ；
在同一刻蚀条件下，选择掩膜材料Ⅰ在水平方向和垂直方向的刻蚀速率分别远小于待刻蚀半导体材料在水平方向和垂直方向的刻蚀速率；选择掩膜材料Ⅱ在水平方向的刻蚀速率远小于待刻蚀半导体材料在水平方向的刻蚀速率，且在垂直方向的刻蚀速率接近于待刻蚀半导体材料在垂直方向的刻蚀速率；
通过干法刻蚀在待刻蚀半导体材料中刻蚀形成多级矩形断面形状的复杂几何断面沟槽结构。
本发明的有益效果为：
1.采用本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法，其在待刻蚀半导体材料的表面上形成有多层的掩膜材料，并通过光刻的方式在各层掩膜材料上形成窗口，再通过对不同掩膜材料和干法刻蚀条件的选择，一次刻蚀可以获得具有复杂几何断面的沟槽结构以满足器件的需求，相较于现有的技术，其通过一次刻蚀所形成沟槽结构的平整度、精度更高，整个加工工艺的难度更低。
附图说明
图1是现有设计中形成沟槽结构的刻蚀示意图；
图2(a)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例1中的刻蚀示意Ⅰ；
图2(b)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例1中的刻蚀示意Ⅱ；
图2(c)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例1中的刻蚀示意Ⅲ；
图2(d)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例1中的刻蚀示意Ⅳ；
图3是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例1中倒梯形结构的参数示意图；
图4(a)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例2中的刻蚀示意Ⅰ；
图4(b)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例2中的刻蚀示意Ⅱ；
图4(c)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例2中的刻蚀示意Ⅲ；
图4(d)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例2中的刻蚀示意Ⅳ；
图5(a)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例3中的刻蚀示意Ⅰ；
图5(b)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例3中的刻蚀示意Ⅱ；
图5(c)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例3中的刻蚀示意Ⅲ；
图5(d)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例3中的刻蚀示意Ⅳ；
图5(e)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例3中的刻蚀示意Ⅴ；
图6(a)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例4中的刻蚀示意Ⅰ；
图6(b)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例4中的刻蚀示意Ⅱ；
图6(c)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例4中的刻蚀示意Ⅲ；
图6(d)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例4中的刻蚀示意Ⅳ；
图6(e)是本发明所提供的在半导体表面形成具有复杂几何断面沟槽结构的方法在实施例4中的刻蚀示意Ⅴ；
附图中标注如下：
1-光刻胶，2-掩膜材料，3-待刻蚀半导体材料，4-掩膜材料Ⅰ，5-掩膜材料Ⅱ。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
应注意到：
在本发明实施例的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接连接，也可以通过中间媒介间接连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义；实施例中的附图用以对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
实施例1
在本实施例中具体提供在半导体表面形成具有复杂几何断面沟槽结构的方法，该方法区别于现有技术中需要通过多次光刻加多次刻蚀的方式形成复杂几何断面的沟槽结构，本方法是通过对不同掩膜材料和干法刻蚀条件的选择，仅需一次刻蚀可获得具有复杂几何断面的半导体沟槽结构，以满足半导体器件的需求。
具体的，该方法包括：
S1：在待刻蚀半导体材料的表面上形成两层掩膜材料，分别在待刻蚀半导体材料的表面上形成掩膜材料Ⅰ和掩膜材料Ⅱ，掩膜材料Ⅰ和掩膜材料Ⅱ上的窗口分别为窗口w1和窗口w2，窗口w1的宽度尺寸大于窗口w2，同时，令掩膜材料Ⅰ的厚度为h1，掩膜材料Ⅱ的厚度为h2。
S2：沿待刻蚀断面沟槽的中心垂线方向上，在各层掩膜材料上通过光刻分别形成不同的窗口；在实际应用时，在待刻蚀半导体材料的表面上按从上至下的次序，依次在各层掩膜材料上光刻形成窗口，即：先在掩膜材料Ⅰ上光刻形成窗口w1，再在掩膜材料Ⅱ上光刻形成窗口w2，如图2(a)所示。
在同一刻蚀条件下，选取掩膜材料Ⅰ在水平方向和垂直方向的刻蚀速率分别远小于待刻蚀半导体材料在水平方向和垂直方向的刻蚀速率；选取掩膜材料Ⅱ在水平方向和垂直方向的刻蚀速率均接近于待刻蚀半导体材料在垂直方向的刻蚀速率；其中，所述的同一刻蚀条件是指同一刻蚀参数和刻蚀气体，此处命为刻蚀条件1。另一方面，由于所述复杂几何断面沟槽结构中倒梯形结构的高度hs取决于掩膜材料Ⅱ的厚度h2，根据沟槽结构的需要，选取刻蚀材料2的厚度h2与待刻蚀半导体材料中沟槽结构中倒梯形结构的高度hs基本一致。
S3：排列于同一中心垂线方向上的窗口通过一次干法刻蚀形成几何断面沟槽结构；在此种掩膜材料选材和刻蚀条件下，待刻蚀半导体材料的沟槽结构初期会形成如图2(b)所示的倒梯形结构。此时，掩膜材料Ⅱ的窗口w2同时被逐步扩大至与掩膜材料Ⅰ的窗口w1相同。由于掩膜材料Ⅰ在水平方向和垂直方向的刻蚀速率分别远小于待刻蚀半导体材料在水平方向和垂直方向的刻蚀速率，因此接下来的刻蚀断面形状主要由掩膜材料Ⅰ决定。此时得到的被刻蚀区域的侧壁基本上垂直于表面，如图2(c)所示；通过干法刻蚀在待刻蚀半导体材料中刻蚀最终形成上部为矩形结构和下部为倒梯形结构的复杂几何断面沟槽结构，如图2(d)所示。
其中，如图3所示，复杂几何断面沟槽结构的各项形状参数如下：
倒梯形结构的上边边长取决于窗口w1，倒梯形结构的下边边长取决于窗口w2；
假设待刻蚀半导体材料在垂直方向和水平方向的刻蚀速率分别是Sv和So；
假设掩膜材料Ⅰ在垂直方向和水平方向的刻蚀速率分别是Mv1和Mo1；
假设掩膜材料Ⅱ在垂直方向和水平方向的刻蚀速率分别是Mv2和Mo2；
则倒梯形的斜边角度a由tg(a)＝Sv/Mo2决定，倒梯形的高度为Hs＝Mo2*
刻蚀时间t。
基于上述，在实际应用时，可通过上述的公式，调整沟槽结构的各项参数，进而满足半导体器件对沟槽结构的需求。
优选的，在实施步骤S3之前，重新设置刻蚀条件并不同于刻蚀条件1，例如：刻蚀条件2，通过刻蚀条件2可有效提高待刻蚀半导体材料在垂直方向的刻蚀速率，并实现掩膜材料Ⅰ在垂直方向的刻蚀速率远小于待刻蚀半导体材料在垂直方向的刻蚀速率，进而能够缩短刻蚀时间，极大提高刻蚀效率。
实施例2
在本实施例中，通过对不同掩膜材料和干法刻蚀条件的选择，仅需一次刻蚀可获得具有复杂几何断面的半导体沟槽结构，如下：
S1：在待刻蚀半导体材料的表面上形成相同刻蚀速率的掩膜材料Ⅰ和掩膜材料Ⅱ，例如：掩膜材料Ⅰ和掩膜材料Ⅱ采用的是同一种材料。在待刻蚀半导体材料的表面上按从上至下的次序，依次在各层掩膜材料上光刻形成窗口，即：先在掩膜材料Ⅰ上光刻形成窗口w1，再在掩膜材料Ⅱ上光刻形成窗口w2，同时，掩膜材料Ⅰ的厚度为h1，掩膜材料Ⅱ的厚度为h2，窗口w2处暴露待刻蚀半导体材料的表面，以形成一台阶结构的窗口，如图4(a)所示。
S2：在同一刻蚀条件下，选取掩膜材料在水平方向的刻蚀速率远小于待刻蚀半导体材料在水平方向的刻蚀速率，掩膜材料在垂直方向的刻蚀速率接近于待刻蚀半导体材料在垂直方向的刻蚀速率；
S3：通过干法刻蚀在待刻蚀半导体材料中刻蚀形成多级矩形断面形状的复杂几何断面沟槽结构，刻蚀过程如下：
当半导体材料的表面在垂直方向上被刻蚀的同时，掩膜材料在垂直方向亦被刻蚀，如图4(b)所示；
当厚度为h1的掩膜材料被完全刻蚀时，厚度为h2的掩膜材料成为新的掩膜，但其暴露的窗口已经扩大为w1，如图4(c)所示；
随着刻蚀的进行，最后形成如图4(d)所示的具有多级矩形断面形状的复杂几何断面沟槽结构。
实施例3
在本实施例中，通过对不同掩膜材料和干法刻蚀条件的选择，仅需一次刻蚀可获得具有复杂几何断面的半导体沟槽结构，如下：
S1：在待刻蚀半导体材料的表面上形成掩膜材料Ⅰ和掩膜材料Ⅱ；在待刻蚀半导体材料的表面上按从上至下的次序，依次在各层掩膜材料上光刻形成窗口，即：先在掩膜材料Ⅰ上光刻形成窗口w1，再在掩膜材料Ⅱ上光刻形成窗口w2，同时，掩膜材料Ⅰ的厚度为h1，掩膜材料Ⅱ的厚度为h2，窗口w2处暴露待刻蚀半导体材料的表面，以形成一台阶结构的窗口，如图5(a)所示；
S2：在同一刻蚀条件下，选择掩膜材料Ⅰ在水平方向和垂直方向的刻蚀速率分别远小于待刻蚀半导体材料在水平方向和垂直方向的刻蚀速率；选择掩膜材料Ⅱ在水平方向的刻蚀速率远小于待刻蚀半导体材料在水平方向的刻蚀速率，且在垂直方向的刻蚀速率接近于待刻蚀半导体材料在垂直方向的刻蚀速率；
S3：通过干法刻蚀在待刻蚀半导体材料中刻蚀形成多级矩形断面形状的复杂几何断面沟槽结构，刻蚀过程如下：
利用干法刻蚀方法刻蚀被刻蚀材料时，掩膜材料Ⅱ在垂直方向亦被刻蚀，如图5(b)所示；
当厚度为h2的掩膜材料在垂直方向被完全刻蚀时，掩膜材料Ⅰ起到新的掩膜作用，但其暴露的窗口已经扩大为w1，如图5(c)所示；
如图5(d)所示，随着时间进一步的刻蚀，最后形成如图5(e)所示的具有多级矩形断面形状的复杂几何断面沟槽结构。
实施例4
在本实施例中，通过对不同掩膜材料和干法刻蚀条件的选择，仅需一次刻蚀可获得具有复杂几何断面的半导体沟槽结构，如下：
S1：在待刻蚀半导体材料的表面上形成掩膜材料Ⅰ和掩膜材料Ⅱ；在待刻蚀半导体材料的表面上按从上至下的次序，依次在各层掩膜材料上光刻形成窗口，即：先在掩膜材料Ⅰ上光刻形成窗口w1，再在掩膜材料Ⅱ上光刻形成窗口w2，且掩膜材料Ⅰ和掩膜材料Ⅱ的窗口在垂直轴上不对称，但应当确保窗口w1和窗口w2的至少一边对齐。同时，掩膜材料Ⅰ的厚度为h1，掩膜材料Ⅱ的厚度为h2，窗口w2处暴露待刻蚀半导体材料的表面，以形成一台阶结构的窗口，如图6(a)所示；
S2：在同一刻蚀条件下，选择掩膜材料Ⅰ在水平方向和垂直方向的刻蚀速率分别远小于待刻蚀半导体材料在水平方向和垂直方向的刻蚀速率；选择掩膜材料Ⅱ在水平方向的刻蚀速率远小于待刻蚀半导体材料在水平方向的刻蚀速率，且在垂直方向的刻蚀速率接近于待刻蚀半导体材料在垂直方向的刻蚀速率；
S3：通过干法刻蚀在待刻蚀半导体材料中刻蚀形成多级矩形断面形状的复杂几何断面沟槽结构，具体的刻蚀过程如下：
利用干法刻蚀方法刻蚀被刻蚀材料时，掩膜材料Ⅱ在垂直方向亦被刻蚀，如图6(b)所示；
当厚度为h2的掩膜材料在垂直方向被完全刻蚀时，掩膜材料Ⅰ起到新的掩膜作用，但其暴露的窗口已经扩大为w1，如图6(c)所示；
如图6(d)所示，随着时间进一步的刻蚀，最后形成如图6(e)所示的具有多级矩形断面形状的复杂几何断面沟槽结构。
本发明不局限于上述可选实施方式，任何人在本发明的启示下都可得出其他各种形式的产品，但不论在其形状或结构上作任何变化，凡是落入本发明权利要求界定范围内的技术方案，均落在本发明的保护范围之内。

Claims (5)

1.一种在半导体表面形成具有复杂几何断面沟槽结构的方法，其特征在于，该方法包括：
S1：在待刻蚀半导体材料的表面上形成至少两层掩膜材料；
S2：沿待刻蚀断面沟槽的中心垂线方向上，在各层掩膜材料上通过光刻分别形成不同的窗口；
S3：排列于同一中心垂线方向上的窗口通过一次干法刻蚀形成几何断面沟槽结构；
其中，各层掩膜材料的腐蚀速率不同。
2.根据权利要求1所述的在半导体表面形成具有复杂几何断面沟槽结构的方法，其特征在于，按待刻蚀半导体材料的表面上从上至下的次序，依次在各层掩膜材料上光刻形成窗口。
3.根据权利要求1所述的在半导体表面形成具有复杂几何断面沟槽结构的方法，其特征在于，在待刻蚀半导体材料的表面上形成掩膜材料Ⅰ和掩膜材料Ⅱ，掩膜材料Ⅰ和掩膜材料Ⅱ上的窗口分别为窗口w1和窗口w2；
在同一刻蚀条件下，选取掩膜材料Ⅰ在水平方向和垂直方向的刻蚀速率分别远小于待刻蚀半导体材料在水平方向和垂直方向的刻蚀速率；选取掩膜材料Ⅱ在水平方向和垂直方向的刻蚀速率均接近于待刻蚀半导体材料在垂直方向的刻蚀速率；
通过干法刻蚀在待刻蚀半导体材料中刻蚀形成上部为矩形结构和下部为倒梯形结构的复杂几何断面沟槽结构；
其中，所述复杂几何断面沟槽结构中倒梯形结构的高度取决于掩膜材料Ⅱ的厚度，倒梯形结构的上边边长取决于窗口w1，倒梯形结构的下边边长取决于窗口w2。
4.根据权利要求1所述的在半导体表面形成具有复杂几何断面沟槽结构的方法，其特征在于，在待刻蚀半导体材料的表面上形成相同刻蚀速率的掩膜材料Ⅰ和掩膜材料Ⅱ；
在同一刻蚀条件下，选取掩膜材料在水平方向的刻蚀速率远小于待刻蚀半导体材料在水平方向的刻蚀速率，掩膜材料在垂直方向的刻蚀速率接近于待刻蚀半导体材料在垂直方向的刻蚀速率；
通过干法刻蚀在待刻蚀半导体材料中刻蚀形成多级矩形断面形状的复杂几何断面沟槽结构。
5.根据权利要求1所述的在半导体表面形成具有复杂几何断面沟槽结构的方法，其特征在于，在待刻蚀半导体材料的表面上形成掩膜材料Ⅰ和掩膜材料Ⅱ；
在同一刻蚀条件下，选择掩膜材料Ⅰ在水平方向和垂直方向的刻蚀速率分别远小于待刻蚀半导体材料在水平方向和垂直方向的刻蚀速率；选择掩膜材料Ⅱ在水平方向的刻蚀速率远小于待刻蚀半导体材料在水平方向的刻蚀速率，且在垂直方向的刻蚀速率接近于待刻蚀半导体材料在垂直方向的刻蚀速率；
通过干法刻蚀在待刻蚀半导体材料中刻蚀形成多级矩形断面形状的复杂几何断面沟槽结构。
CN202310003269.4A 2023-01-03 2023-01-03 在半导体表面形成具有复杂几何断面沟槽结构的方法 Pending CN116130353A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310003269.4A CN116130353A (zh) 2023-01-03 2023-01-03 在半导体表面形成具有复杂几何断面沟槽结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310003269.4A CN116130353A (zh) 2023-01-03 2023-01-03 在半导体表面形成具有复杂几何断面沟槽结构的方法

Publications (1)

Publication Number Publication Date
CN116130353A true CN116130353A (zh) 2023-05-16

Family

ID=86307495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310003269.4A Pending CN116130353A (zh) 2023-01-03 2023-01-03 在半导体表面形成具有复杂几何断面沟槽结构的方法

Country Status (1)

Country Link
CN (1) CN116130353A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050196952A1 (en) * 2002-08-30 2005-09-08 Infineon Technologies Ag Method for production of a semiconductor structure
CN102394227A (zh) * 2011-11-30 2012-03-28 上海华力微电子有限公司 可降低方块电阻的铜互连结构的制造方法
CN104241114A (zh) * 2013-06-09 2014-12-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN112913010A (zh) * 2018-09-20 2021-06-04 日升存储公司 用于电连接三维存储装置的多个水平导电层的阶梯结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050196952A1 (en) * 2002-08-30 2005-09-08 Infineon Technologies Ag Method for production of a semiconductor structure
CN102394227A (zh) * 2011-11-30 2012-03-28 上海华力微电子有限公司 可降低方块电阻的铜互连结构的制造方法
CN104241114A (zh) * 2013-06-09 2014-12-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN112913010A (zh) * 2018-09-20 2021-06-04 日升存储公司 用于电连接三维存储装置的多个水平导电层的阶梯结构

Similar Documents

Publication Publication Date Title
KR102436100B1 (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
US6667237B1 (en) Method and apparatus for patterning fine dimensions
US8476002B2 (en) Methods of forming patterned masks
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
US7141507B2 (en) Method for production of a semiconductor structure
KR20120126725A (ko) 반도체 소자의 형성 방법
CN109167253B (zh) 一种小发散角掩埋异质结dfb激光器的制作方法
CN1288719C (zh) 图案光刻胶的微缩制造过程
CN110010454B (zh) 一种0.15微米t形栅的工艺制作方法
CN106298500B (zh) 降低微负载效应的蚀刻方法
CN104425218B (zh) 半导体结构的双重图案工艺方法
CN116130353A (zh) 在半导体表面形成具有复杂几何断面沟槽结构的方法
JP2013187387A (ja) パターン形成方法
KR20200091446A (ko) Ｔｆｔ 어레이 기판의 제조 방법 및 디스플레이 장치의 제조 방법
CN108962726A (zh) 半导体器件的形成方法
KR100796509B1 (ko) 반도체 소자의 제조방법
KR100695434B1 (ko) 반도체 소자의 미세 패턴 형성방법
CN113517180A (zh) 掩膜版版图的修正方法及掩膜版版图
CN105374671A (zh) T形栅结构的光刻方法
CN102420124B (zh) 一种介质层刻蚀方法
US20160085153A1 (en) Methods of forming photonic device structures, and related methods of forming electronic devices
KR100422822B1 (ko) 건식식각을이용한마스크의제조방법
CN110534416B (zh) 半导体元件制造方法
CN102054668A (zh) 电子束正性光刻胶Zep 520 掩蔽介质刻蚀的方法
CN116936351B (zh) 一种刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination