CN101556437A - 图案化方法 - Google Patents

图案化方法 Download PDF

Info

Publication number
CN101556437A
CN101556437A CNA200910005762XA CN200910005762A CN101556437A CN 101556437 A CN101556437 A CN 101556437A CN A200910005762X A CNA200910005762X A CN A200910005762XA CN 200910005762 A CN200910005762 A CN 200910005762A CN 101556437 A CN101556437 A CN 101556437A
Authority
CN
China
Prior art keywords
photoresist pattern
substrate
opening
material layer
patterning method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200910005762XA
Other languages
English (en)
Other versions
CN101556437B (zh
Inventor
施仁杰
叶孝蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101556437A publication Critical patent/CN101556437A/zh
Application granted granted Critical
Publication of CN101556437B publication Critical patent/CN101556437B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/1053—Imaging affecting physical property or radiation sensitive material, or producing nonplanar or printing surface - process, composition, or product: radiation sensitive composition or product or process of making binder containing
    • Y10S430/1055—Radiation sensitive composition or product or process of making
    • Y10S430/114—Initiator containing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/1053—Imaging affecting physical property or radiation sensitive material, or producing nonplanar or printing surface - process, composition, or product: radiation sensitive composition or product or process of making binder containing
    • Y10S430/1055—Radiation sensitive composition or product or process of making
    • Y10S430/128—Radiation-activated cross-linking agent containing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种图案化方法，包括于基底上形成光致抗蚀剂图案，光致抗蚀剂图案于基底上包括至少一预期开口与至少一留白开口于其中，于光致抗蚀剂图案与基底上形成图案化感光材料层，其中图案化感光材料层覆盖光致抗蚀剂图案的留白开口，以及对光致抗蚀剂图案的预期开口进行化学微缩辅助光刻解析度强化工艺。本发明通过进行化学微缩辅助光刻解析度强化工艺，以缩小临界尺寸及/或增加聚焦深度。

Description

图案化方法
技术领域
本发明涉及一种光刻图案化的方法，尤其涉及一种光刻构装(packing)与解装(unpacking)(PAU)的图案化方法，通过进行化学微缩辅助光刻解析度强化工艺(RELACS)，以缩小临界尺寸及/或增加聚焦深度(depth of focus，DoF)。
背景技术
半导体技术持续地朝更小尺寸迈进，例如特征尺寸(feature size)小至65纳米、45纳米、及更小的尺寸。用以制作特征尺寸如此小的图案化光致抗蚀剂层通常具有高深宽比(high aspect ratio)。基于许多理由，维持所需临界尺寸(critical dimension，CD)非常困难，尤其是对于具高深宽比的光致抗蚀剂层而言。例如，光致抗蚀剂层的负荷效应(loading effect)可能于光刻图案化工艺期间造成临界尺寸(CD)发生变异(variation)与退化(degradation)。
发明内容
为克服现有技术的缺陷，本发明提供一种图案化方法，通过进行化学微缩辅助光刻解析度强化工艺(RELACS)，以缩小临界尺寸及/或增加聚焦深度(depth of focus，DoF)。本发明的图案化方法包括于基底上形成光致抗蚀剂图案，光致抗蚀剂图案于基底上包括至少一预期开口与至少一留白开口于其中，于光致抗蚀剂图案与基底上形成图案化感光材料层，其中图案化感光材料层覆盖光致抗蚀剂图案的留白开口，以及对光致抗蚀剂图案的预期开口进行化学微缩辅助光刻解析度强化工艺。
本发明另提供一种图案化方法，包括于基底上形成第一光致抗蚀剂图案，第一光致抗蚀剂图案于基底上包括至少一预期开口与至少一留白开口于其中，进行化学微缩辅助光刻解析度强化工艺以使第一光致抗蚀剂图案的预期开口收缩，以及于基底上形成第二光致抗蚀剂图案，覆盖第一光致抗蚀剂图案的留白开口并露出第一光致抗蚀剂图案的预期开口。
本发明又提供一种图案化方法，包括于基底上形成光致抗蚀剂图案，光致抗蚀剂图案于基底上包括至少一预期开口与至少一留白开口于其中，于基底与光致抗蚀剂图案上形成感光收缩材料层，烘烤感光收缩材料层与光致抗蚀剂图案以于其间形成界面层，以及将感光收缩材料层图案化以覆盖光致抗蚀剂图案的留白开口中的基底，并露出光致抗蚀剂图案的预期图案中的基底。
本发明的图案化方法通过进行PAU工艺与RELACS工艺而于基底中形成开口，其具有缩小的临界尺寸变异与优选的解析度。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下。
附图说明
图1及图2显示两实施例中，半导体元件与不同工艺期间所用的光掩模的俯视图。
图3A-图3D显示本发明实施例的半导体元件的一系列工艺剖面图。
图4A与图4B显示本发明实施例的半导体元件的俯视图。
图5显示一实施例的光刻图案化方法的流程图。
图6A-图6K显示一实施例中，以图5的方法制造半导体元件的一系列工艺剖面图。
图7显示另一实施例的光刻图案化方法的流程图。
图8A-图8J显示另一实施例中，以图7的方法制造半导体元件的一系列工艺剖面图。
图9显示又一实施例的光刻图案化方法的流程图。
图10A-图10I显示又一实施例中，以图9的方法制造半导体元件的一系列工艺剖面图。
图11A-图11K显示本发明数个实施例中的光酸产生剂(PAG)。
图12A-图12B显示本发明数个实施例中的可交联高分子。
图13显示本发明一实施例中的交联剂。
图14显示本发明一实施例的交联型光致抗蚀剂的反应是意图。
并且，上述附图中的附图标记说明如下：
101、104、156～第一掩模；
102、105、170～第二掩模；
103、106～集成电路元件；
108、146、186、200～半导体元件；
110、148～基底；
112、152～第一光致抗蚀剂层；
114、164～RELACS材料层；
116、214～可交联高分子；
118、166、204～界面(交联高分子)层；
120、122～接触洞；
130、176、190～方法；
132、134、136、138、178、180、182、184、192、194、196、198、199～步骤；
150～材料层；
154、172、206～曝光区；
158～射线；
160～第一光致抗蚀剂图案；
162～开口；
210～交联剂；
212～化学结构；
218～反应；
168～第二光致抗蚀剂层(第二光致抗蚀剂图案)；
174～沟槽；
202～感光收缩材料层
具体实施方式
为了实施数个实施例的不同特征，以下提供许多不同实施例或例子。以下将讨论元件与配置方式的特定实施方式以简化本发明的叙述。当然，这些实施例仅用以举例而非用以限定本发明。例如，叙述中若提及形成第一元件于第二元件上时，可能包括第一元件与第二元件直接接触的实施方式，并也可能包括第一元件与第二元件间形成有额外元件，使得第一元件与第二元件并非直接接触的实施方式。此外，在本发明的叙述中，不同实施例可能重复使用相同的标号及/或标示。重复使用是为了简化与清楚化本发明的叙述，不代表不同实施例及/或结构间的关联。
图1及图2显示两实施例中，半导体元件与不同工艺期间所用的光掩模的俯视图。图3A-图3D显示本发明实施例的半导体元件的一系列工艺剖面图。通过参照图1、图2、及图3A-图3D，以下将叙述本发明实施例的光刻构装(packing)与解装(unpacking)(PAU)的图案化方法。
在一实施例中，在基底(例如半导体晶片)上形成第一光致抗蚀剂层，并使用第一掩模101将其图案化以定义出预期开口(desired opening)及留白开口(padding opening)。在一实施例中，预期开口可为接触洞(contact hole)。留白开口的设计与配置是接近预期开口，以减低负荷效应所造成的临界尺寸偏差(CD deviation)。接着于第一光致抗蚀剂层上形成第二光致抗蚀剂层并使用具有解装特征(unpacking feature)的第二掩模102将其图案化。在一实施例中，第二光致抗蚀剂层包括负型光致抗蚀剂材料。解装特征包括与留白开口具关联性的开口。例如，第二掩模102中的解装特征包括包围留白开口的开口。因此，图案化第二光致抗蚀剂层覆盖第一光致抗蚀剂层的留白开口且露出预期开口。如集成电路元件103的俯视图所示，通过由第一与第二光致抗蚀剂层所定义的预期开口进行蚀刻工艺(例如干蚀刻)以蚀刻基底而于基底中形成所需的集成电路特征(例如接触洞)。
在光刻构装与解装(PAU)的图案化方法的其他实施例中，在基底(例如半导体晶片)上形成第一光致抗蚀剂层，并使用第一掩模104将其图案化以定义出预期开口与留白开口。在一实施例中，预期开口包括接触洞。留白开口的设计与配置是接近预期开口，以减低负荷效应所造成的临界尺寸偏差。接着于第一光致抗蚀剂层上形成第二光致抗蚀剂层并使用具有解装特征的第二掩模105将其图案化。在一实施例中，第二光致抗蚀剂层包括正型光致抗蚀剂材料。解装特征包括与预期开口具关联性的开口。例如，第二掩模105中的解装特征包括包围预期开口的开口。因此，图案化第二光致抗蚀剂层覆盖第一光致抗蚀剂层的留白开口且露出预期开口。如集成电路元件103的俯视图所示，通过由第一与第二光致抗蚀剂层所定义的预期开口进行蚀刻工艺(例如干蚀刻)以蚀刻基底而于基底中形成所需的集成电路特征(例如接触洞)。
在数个实施例中，光刻构装与解装的图案化方法还包括化学微缩工艺(chemical shrink process)，也称作化学微缩辅助光刻解析度强化工艺(resolution enhancement lithography by assist of chemical shrink，RELACS)，以缩小临界尺寸及/或增加聚焦深度(depth of focus，DoF)。以下将配合图3A-图3D说明整合光刻构装与解装的图案化方法与化学微缩工艺的实施例的一系列工艺剖面图。
图3A-图3D显示本发明实施例的半导体元件108的一系列工艺剖面图。如图3A-图3B所示，在于基底110上形成第一光致抗蚀剂层112并将其图案化以形成数个开口后，于第一光致抗蚀剂层112上与第一光致抗蚀剂层的开口中的基底上形成RELACS材料层114。RELACS材料包括可交联高分子(crosslinkable polymer)及交联剂(crosslinker)。接着可进行烘烤工艺(bakingprocess)以增进来自光致抗蚀剂图案的酸性物质扩散至RELACS材料的效率以将可交联高分子(图3C的116)交联化，而于邻接光致抗蚀剂图案处形成界面交联高分子层(界面层)118(如图3D所示)。在一实施例中，烘烤工艺包括使用介于约100℃至约200℃之间的烘烤温度。在其他实施例中，烘烤工艺包括使用介于约30秒至约2分钟的烘烤时间(baking duration)。接着进行清洗工艺(rinsing process)以移除未交联的高分子。界面层会将预期开口的直径缩小。在将第二光致抗蚀剂图案图案化或连同其显影工艺之后，可进行清洗工艺。在一实施例中，当预期开口是设计来形成接触洞时，图4A中的接触洞120会被缩小成如图4B所示的具有较小直径的接触洞122。图4A与图4B显示在工艺之前与之后，具有第一光致抗蚀剂图案的数个开口的半导体元件俯视图。在一实施例中，界面层具有介于约100纳米至约200纳米之间的厚度。界面层的厚度可经由烘烤温度及/或烘烤时间作调整。
本发明实施例的方法可具有许多变化。例如，第二光致抗蚀剂图案的材质可为负型光致抗蚀剂或正型光致抗蚀剂。在其他实施例中，第二光致抗蚀剂层可与RELACS材料结合成感光收缩材料(photosensitive shrinkagematerial)。在此情形中，RELACS工艺与第二光致抗蚀剂图案的图案化工艺也结合为连续工艺，并对感光收缩材料进行上述连续工艺，使感光收缩材料于界面处交联并将其图案化以露出预期开口。在其他实施例中，第一光致抗蚀剂图案可还包括抗反射涂布(anti-reflective coating，ARC)层。
以下将更详细地叙述本发明实施例的各种实施方式。图5显示一实施例的光刻图案化方法130的流程图。图6A-图6K显示一实施例中，以方法130制造半导体元件146的一系列工艺剖面图。在一第一实施例中，借着参照图5与图6A-图6K共同叙述光刻图案化方法130及以方法130制作的半导体元件146。
如图5与图6A-图6K所示，方法130由步骤132开始，首先于基底148上形成第一图案化光致抗蚀剂层(第一光致抗蚀剂图案)。基底148包括硅。或者，基底148可由其他适合的半导体材料制成，包括Ge、SiGe、或GaAs。再者，基底148的材质也可为其他适合的元素半导体(elementarysemiconductor)(如钻石)、适合的化合物半导体(如碳化硅、砷化铟、或磷化铟)、或适合的合金半导体(如碳化锗硅、磷化砷化镓、或磷化铟镓)。或者，基底148可为非半导体材料，例如薄膜晶体管液晶显示(TFT-LCD)元件的玻璃基底、熔融石英(fused quartz)、或光掩模(掩模mask或光掩模reticle)的氟化钙。基底148可包括数个掺杂区、介电结构、及多层内连线。在一实施例中，基底148包括数个微电子元件的数个掺杂结构，例如互补式金属氧化物半导体场效应晶体管(CMOS)、图像传感器、存储单元、及/或电容元件。在其他实施例中，基底148包括导配置电材料结构及介电材料结构以分别耦接(coupling)与隔绝数个微电子元件。
在其他实施例中，基底148包括一或更多的材料层150形成于其上，材料层150将被图案化而形成数个开口(沟槽或孔洞)。材料层150可为硅、多晶硅、介电材料、导电材料、或前述的组合。在一实施例中，材料层150包括用作层间介电层(ILD)或金属间介电层(IMD)的介电材料。介电材料包括氧化硅及/或介电常数约小于4的低介电常数(low-k)材料。例如low-k介电材料可包括氟化硅玻璃(FSG)、掺碳氧化硅、Black Diamond
Figure A20091000576200091
(Applied Materials ofSanta Clara，California)、干凝胶(Xerogel)、气凝胶(Aerogel)、非晶氟化碳、聚对二甲苯(Parylene)、苯并环丁烯(bis-benzocyclobutenes，BCB)、SiLK(DowChemical，Midland，Michigan)、聚酰亚胺、及/或其他适合的多孔高分子材料。
借着例如旋转涂布技术(spin-on coating)将第一光致抗蚀剂层152形成于材料层150上。在一实施例中，将第一光致抗蚀剂层152形成于材料层150上并接着使用第一掩模156进行第一光刻工艺而将第一光致抗蚀剂层152图案化，以定义出如图6B所示的至少一预期开口及至少一留白开口。在光刻曝光工艺期间，以一射线(radiation)照射第一光致抗蚀剂层以形成由第一掩模156所定义出的多个曝光区(exposed region)154，或者对于负型光致抗蚀剂而言为无曝光区(non-exposed region)。第一光致抗蚀剂层可具有介于约100埃至约5000埃的厚度。在数个实施例中，第一光致抗蚀剂图案可具有介于约500埃至约3000埃的厚度，或者介于约1000埃至约1500埃的厚度。第一光致抗蚀剂层152的光致抗蚀剂材料可为正型光致抗蚀剂或负型光致抗蚀剂。对于使用极紫外线(EUV)光束的先进半导体图案化工艺而言，第一光致抗蚀剂层152可使用化学增幅型(chemical amplification，CA)光致抗蚀剂。第一光致抗蚀剂层152可包括酸性分子或辐射敏感性酸产生剂(radiation-sensitiveacid generator)，当受到辐射线照射时可产生酸性物质。第一光致抗蚀剂图案是以第一光刻工艺形成，其可包括光致抗蚀剂涂布、软烤(soft baking)、掩模对准(mask aligninig)、曝光、曝光后烘烤(post-exposure baking)、显影、及硬烤(hard baking)。举例而言，光刻曝光工艺可借着通过第一掩模156以射线158照射半导体元件146而进行。射线可为紫外线或极紫外线，例如来自氟化氪准分子激光(KrF excimer laser)的光束(波长248纳米)或来自氟化氩准分子激光(ArF excimer laser)的光束(波长193纳米)。光刻工艺可使用其他的曝光模式(exposing mode)，例如正轴(on-axis)、偏轴(off-axis)、四孔(quadripole)、双孔(dipole)等曝光技术。或者，光刻图案化工艺可以其他适合的方法进行或取代，例如无掩模光刻(maskless lithography)、电子束写入(electron-beamwriting)、离子束写入(ion-beam writing)、或分子模印(molecular imprinting)等技术。
接着，将第一光致抗蚀剂层152显影。借由显影工艺于第一光致抗蚀剂图案160中形成多个开口162。定义于第一光致抗蚀剂图案160中的开口162包括至少一预期开口与至少一留白开口。预期开口是为了半导体元件146的期望特征(expect feature)而定义。留白开口的设置用以减少或消除由负荷效应所造成的临界尺寸偏差(CD deviation)。
如图5与图6D-图6F所示，方法130进行到步骤134，对第一光致抗蚀剂图案160进行化学微缩辅助光刻解析度强化工艺(RELACS)。在一实施例中，如图6D所示，RELACS工艺包括于第一光致抗蚀剂图案160上与第一光致抗蚀剂图案的开口中的材料层150上涂布RELACS材料层164。RELACS材料层164包括可交联高分子与交联剂。在一实施例中，可交联高分子包括OH基及/或COOH基，例如图12A与图12B所示的可交联高分子。在其他实施例中，可交联高分子包括环氧树脂。图13提供感光收缩材料(photosensitive shrinkage material)的交联剂的一实施例。
RELACS工艺包括烘烤RELACS材料与第一光致抗蚀剂图案160。烘烤工艺增进酸性物质从光致抗蚀剂图案扩散至RELACS材料以使可交联高分子交联，因而图6E所示于RELACS材料层与第一光致抗蚀剂图案之间形成界面交联高分子层(界面层)166。如图14所示，在其他实施例中，当获得酸性离子时，交联剂210会转变成具有不成对化学键结的化学结构212。交联剂210可与可交联高分子214反应并与其化学键结。如反应218所示，酸性离子可由其中释放而可进一步诱发交联剂与可交联高分子之间的其他键结反应。因此，可交联高分子可连结在一起而形成界面层。
在一实施例中，烘烤工艺包括介于约100℃至约200℃的烘烤温度。在其他实施例中，烘烤工艺包括介于约30秒至约2分钟的烘烤时间。RELACS工艺还包括清洗RELACS材料以移除未交联高分子，而留下如图6F所示，邻接于第一光致抗蚀剂图案160的界面层166。在一实施例中，界面层具有介于约100纳米至约200纳米之间的厚度。界面层的厚度可借着烘烤工艺的烘烤温度及/或烘烤时间而调整。在数个实施例中，借着形成界面层，RELACS工艺可减小第一光致抗蚀剂图案的开口的临界尺寸(CD)及/或增加聚焦深度(DoF)。
如图5与图6G-图6I所示，方法130进行到步骤136，借着第二光刻工艺于材料层150上与选择性地于第一光致抗蚀剂图案160上形成第二光致抗蚀剂图案。第二光致抗蚀剂图案168借着例如旋转涂布技术而沉积。在一实施例中，如图6G所示，第二光致抗蚀剂层168沉积于第一光致抗蚀剂图案160与材料层150上。
如图6H所示，使用第二掩模170以第二光刻工艺将第二光致抗蚀剂层图案化以形成第二光致抗蚀剂图案，定义出至少一预期开口与至少一留白开口。第二光致抗蚀剂图案包括由第二掩模170所定义出的多个曝光区172，或对负型光致抗蚀剂而言为无曝光区。在一实施例中，第二光致抗蚀剂层在成份与厚度上大抵与第一光致抗蚀剂层相似。例如，第二光致抗蚀剂层的光致抗蚀剂材料可为正型光致抗蚀剂或负型光致抗蚀剂。在其他实施例中，第二光致抗蚀剂层包括化学增幅型(CA)光致抗蚀剂。第二光致抗蚀剂图案是以第二光刻工艺形成，其可包括光致抗蚀剂涂布、软烤、掩模对准、曝光、曝光后烘烤、显影、及硬烤。在将第二光致抗蚀剂层显影之后，多个开口会形成于其中，而露出第一光致抗蚀剂图案160的预期开口。如图6I所示，第一光致抗蚀剂图案160的留白开口则被第二光致抗蚀剂图案覆盖。在一实施例中，既然第二光致抗蚀剂图案用以覆盖第一光致抗蚀剂图案的留白开口，第二光刻工艺可使用较第一光刻工艺准确度低的光刻设备及第二掩模。例如，假如第二光致抗蚀剂图案完全覆盖第一光致抗蚀剂图案的留白开口，可允许程度较大的不对准(misalignment)。在其他实施例中，假如第二光致抗蚀剂图案可完全覆盖第一光致抗蚀剂图案的留白开口，可允许程度较大的临界尺寸(CD)变异。
如图5与图6J-图6K所示，方法130进行至步骤138，通过第一光致抗蚀剂图案160的预期开口蚀刻材料层150(或基底148)。预期开口进一步借由界面层166而收缩，且不被第二光致抗蚀剂图案168(即第二光致抗蚀剂层168)覆盖。对材料层150进行蚀刻工艺以移除预期开口中的材料层，以如图6J所示，于材料层中形成沟槽174。在一实施例中，预期开口中的材料层150借由蚀刻工艺移除，使得预期开口中基底148的顶表面完全露出。蚀刻工艺中，可选用及/或调整适合的蚀刻剂以选择性地移除对应至第一光致抗蚀剂图案、第二光致抗蚀剂图案、及/或基底的材料层。在一实施例中，当使用氧化硅作为材料层时，蚀刻工艺可使用CH4、C3F8、C4F8、CHF3、或CH2F2的干蚀刻，或者缓冲氢氟酸(buffered hydrofluoric acid，BHF)的湿蚀刻以移除氧化硅。
之后，将第一光致抗蚀剂图案160与第二光致抗蚀剂图案168皆移除。在一实施例中，使用光致抗蚀剂灰化(resist ashing)工艺以移除第一与第二光致抗蚀剂图案。在其他实施例中，使用湿式剥除工艺以移除第一与第二光致抗蚀剂图案。如图6K所示，在移除第一与第二光致抗蚀剂图案后，基底148于定义于材料层150中的沟槽174露出。图案化材料层具有由预期开口所定义的沟槽174。在一实施例中，沟槽174形成作接触洞(contact hole)以供金属内连线之用。
前述方法(如图5与图6A-图6K所示)提供根据本发明数个实施例的图案化工艺。此方法采用PAU(构装与解装)工艺与RELACS(化学微缩辅助光刻解析度强化)工艺以于材料层中形成预期开口，其具有缩小的临界尺寸(CD)变异与增加的聚焦深度(DoF)。其他优点可进一步于数个实施例中显现。例如，形成于材料层150中的沟槽174(或开口)具有较平滑的边缘(edge)及/或缩小的尺寸。在一实施例中，方法130可用以形成小接触洞。
以下，提供本发明其他实施例的光刻图案化方法。图7显示光刻图案化方法176的流程图。图8A-图8J显示一实施例中，以方法176制造半导体元件186的一系列工艺剖面图。光刻图案化方法176与借以制作的半导体元件186将借着参照图7与图8A-图8J共同叙述。为简化说明仅简要地叙述此实施例。
如图7与图8A-图8C所示，方法176由步骤178开始，于基底148上形成第一光致抗蚀剂图案。在一实施例中，半导体元件186的第一光致抗蚀剂图案160在成份上、形成方法上、及结构上大抵与半导体元件146的第一光致抗蚀剂图案160相似。例如，第一光致抗蚀剂图案包括至少一预期开口及至少一留白开口。在其他实施例中，预期开口是为了半导体元件186的期望特征(expect feature)而定义。留白开口的设置用以减少或消除由负荷效应所造成的临界尺寸偏差(CD deviation)。
如图7与图8D-图8E所示，方法176进行到步骤180，对第一光致抗蚀剂图案160进行化学微缩辅助光刻解析度强化工艺(RELACS)。在一实施例中，如图8D所示，RELACS工艺包括于第一光致抗蚀剂图案160上与第一光致抗蚀剂图案的开口中的材料层150上涂布RELACS材料层164。在一实施例中，RELACS材料层164在成份上大抵与方法130所用的RELACS材料层相似。RELACS工艺包括烘烤RELACS材料层与第一光致抗蚀剂图案160以将可交联高分子交联，而于RELACS材料层与第一光致抗蚀剂图案之间形成界面交联高分子层(界面层)166。在一实施例中，烘烤工艺大抵与方法130所用的烘烤工艺相似。然而，未交联高分子不在现阶段清洗移除。
如图7与图8F-图8H所示，方法176进行到步骤182，借着第二光刻工艺于RELACS材料层164上形成第二光致抗蚀剂图案并覆盖于第一光致抗蚀剂图案的留白开口上。第二光致抗蚀剂层借着例如旋转涂布技术而沉积。如图8F所示，第二光致抗蚀剂层168沉积于RELACS材料层164上。
如图8G所示，使用第二掩模170以第二光刻工艺将第二光致抗蚀剂层图案化以形成第二光致抗蚀剂图案，定义出至少一预期开口与至少一留白开口。在光刻曝光工艺中，第二光致抗蚀剂图案形成多个由第二掩模170所定义的曝光区172(或对负型光致抗蚀剂而言为无曝光区)。第二光致抗蚀剂图案是以第二光刻工艺形成，其可包括光致抗蚀剂涂布、软烤、掩模对准、曝光、曝光后烘烤、显影、及硬烤。在一实施例中，不被第二光致抗蚀剂图案覆盖的RELACS材料层164的未交联高分子可于第二光致抗蚀剂图案进行显影工艺期间或之后移除。多个开口形成于第二光致抗蚀剂层中，露出第一光致抗蚀剂图案160的预期开口。如图8H所示，第一光致抗蚀剂图案160的留白开口则被第二光致抗蚀剂图案168覆盖。在一实施例中，第二光刻工艺可使用较第一光刻工艺准确度低的光刻设备及第二掩模。
如图7与图8I-图8J所示，方法176进行至步骤184，通过第一光致抗蚀剂图案160的预期开口蚀刻材料层150。如图8I所示，对材料层150进行蚀刻工艺以移除预期开口中的材料层，而于材料层中形成沟槽174。在一实施例中，预期开口中的材料层借由蚀刻工艺移除，使得预期开口中基底148的顶表面完全露出。蚀刻工艺中，可选用及/或调整适合的蚀刻剂以选择性地移除对应至第一光致抗蚀剂图案与第二光致抗蚀剂图案的材料层。
之后，第一光致抗蚀剂图案160与第二光致抗蚀剂图案168皆被移除。界面层166也被移除。在数个实施例中，使用光致抗蚀剂灰化工艺或湿式剥除工艺移除第一与第二光致抗蚀剂图案。如图8J所示，在移除第一与第二光致抗蚀剂图案后，基底148于由材料层150所定义的沟槽174中露出。图案化材料层具有由预期开口定义的沟槽174。在一实施例中，沟槽174是形成作金属内连线用的接触洞。
以下提供根据本发明实施例的光刻图案化方法的其他实施方式。图9显示光刻图案化方法190的流程图。图10A-图10I显示一实施例中，以方法190制造半导体元件200的一系列工艺剖面图。光刻图案化方法190与其所制作的半导体元件200将借着参照图9与图10A-图10I共同叙述。
如图9与图10A-图10C所示，方法190由步骤192开始，于基底148上形成第一光致抗蚀剂图案。在一实施例中，半导体元件200的第一光致抗蚀剂图案160在成份上、形成方法上、及结构上大抵与半导体元件146的第一光致抗蚀剂图案160相似。例如，第一光致抗蚀剂图案包括至少一预期开口及至少一留白开口。在其他实施例中，预期开口是为了半导体元件200的期望特征而定义。留白开口的设置用以减少或消除由负荷效应所造成的临界尺寸偏差。
如图9与图10D所示，方法190进行到步骤194，于第一光致抗蚀剂图案160上与第一光致抗蚀剂图案的开口中的材料层150上形成感光收缩材料层202。感光收缩材料层202包括光酸产生剂(photoacid generator，PAG)。光酸产生剂(PAG)可为离子型或非离子型。图11A-图11K提供数个可用作感光收缩材料的光酸产生剂的化学结构。感光收缩材料层202也包括可交联高分子。在一实施例中，可交联高分子具有OH基及/或COOH基，例如图12A-图12B所示的可交联高分子。在其他实施例中，可交联高分子包括环氧树脂。感光收缩材料层202还包括交联剂。图13提供感光收缩材料的交联剂的一实施例。感光收缩材料具有RELACS材料的功能，可借着将可交联高分子交联而形成界面层。感光收缩材料还具有光致抗蚀剂材料的功能，可借由光刻图案化工艺而图案化。
如图9与图10E所示，方法190进行到步骤196，对感光收缩材料层202及第一光致抗蚀剂图案160进行RELACS工艺。在一实施例中，RELACS工艺包括烘烤感光收缩材料层202及第一光致抗蚀剂图案160以将可交联高分子交联，而于感光收缩材料层与第一光致抗蚀剂图案之间形成界面交联高分子层(界面层)204。在一实施例中，烘烤工艺大抵与方法130所用的烘烤工艺相似。
如图9与图10F-图10G所示，方法190进行到步骤198，使用第二掩模170以第二光刻工艺将感光收缩材料层202图案化，以如图10F所示，定义至少一预期开口及至少一留白开口。感光收缩材料层被光刻曝光以形成多个曝光区206(或对于负型光致抗蚀剂而言为无曝光区)，并进一步将感光收缩材料层显影以形成感光收缩材料图案。感光收缩材料图案是借由第二光刻工艺形成，其可包括光致抗蚀剂涂布、软烤、掩模对准、曝光、曝光后烘烤、显影、及硬烤。在将感光收缩材料层显影后，其中会定义出多个开口，并露出第一光致抗蚀剂图案160的预期开口。如图10G所示，第一光致抗蚀剂图案160的留白开口被感光收缩材料图案覆盖。在一实施例中，既然第二光致抗蚀剂图案(即感光收缩材料图案)用以完全覆盖第一光致抗蚀剂图案的留白开口，第二光刻工艺可使用较第一光刻工艺准确度低的光刻设备及第二掩模。
如图9与图10H-图10I所示，方法190进行到步骤199，通过第一光致抗蚀剂图案160的预期开口蚀刻材料层150。如图10H所示，对材料层150进行蚀刻工艺以移除预期开口中的材料层而于其中形成沟槽174。在一实施例中，预期开口中的材料层150借由蚀刻工艺移除，使得预期开口中基底148的顶表面完全露出。蚀刻工艺中，可选用及/或调整适合的蚀刻剂以选择性地移除对应至第一光致抗蚀剂图案与第二光致抗蚀剂图案(即感光收缩材料图案)的材料层。
之后，将第一光致抗蚀剂图案160与感光收缩材料图案202皆移除。使用光致抗蚀剂灰化(resist ashing)工艺或湿式剥除工艺移除第一光致抗蚀剂图案与感光收缩材料图案。界面层166也被移除。如图10I所示，在移除第一光致抗蚀剂图案与感光收缩材料图案后，基底148于由材料层150所定义的沟槽174中露出。图案化材料层具有由预期开口定义的沟槽174。在一实施例中，沟槽174包括金属内连线用的接触洞。
以上，以数个实施例叙述本发明实施例的光刻图案化方法，包括方法130、176、与190。所揭示的光刻图案化方法提供依据本发明数个实施例进行的图案化工艺。此方法通过进行PAU工艺与RELACS工艺而于基底中形成开口，其具有缩小的临界尺寸变异与优选的解析度。其他优点可进一步于数个实施例显现。例如，形成于材料层150中的开口174具有较平滑的边缘及/或缩小的尺寸。
在不脱离本发明实施例的精神下，可对本发明实施例使用其他的润饰、更动、添加、或延伸。例如，材料层150可去除。第一与第二光致抗蚀剂图案(或光致抗蚀剂图案与感光收缩材料图案)直接形成于基底148上。在其他实施例中，可进行其他的适合工艺(例如化学机械研磨)以部分移除材料层150。在其他实施例中，数个掩模可使用其他的解析度增进技术，例如相位移掩模(phase shift mask)、光学邻近修正(optical proximity correction)、及/或偏轴照射(off-axis illumination)。此外，可于第一光致抗蚀剂图案上形成底部抗反射涂布(bottom anti-reflective coating，BARC)以减少光刻曝光工艺期间的反射。在此情形中，也可对BARC层进行RELACS工艺。
本发明实施例提供光刻图案化的方法。方法包括于基底上形成光致抗蚀剂图案，其基底上包括至少一预期开口与至少一留白开口于其中；于光致抗蚀剂图案与基底上形成图案化感光材料层，其中图案化感光材料层覆盖光致抗蚀剂图案的留白开口；以及对光致抗蚀剂图案的预期开口进行化学微缩辅助光刻解析度强化工艺。
所揭示的方法可还包括通过光致抗蚀剂图案的预期开口蚀刻基底。图案化感光材料层的形成可于RELACS工艺之后进行。图案化感光材料层的形成可包括形成图案化正型光致抗蚀剂层。图案化感光材料层的形成可包括形成图案化负型光致抗蚀剂层。图案化感光材料层可包括RELACS材料与光酸产生剂。RELACS工艺的进行可包括交联反应，以于一升高温度下在感光材料层与光致抗蚀剂图案之间形成界面层。RELACS工艺的进行可包括对感光材料层与光致抗蚀剂图案进行高温烘烤。高温烘烤可包括介于约100℃至约200℃之间的烘烤温度。
本发明实施例还提供一光刻图案化方法。方法包括于基底上形成第一光致抗蚀剂图案，光致抗蚀剂图案于基底上包括至少一预期开口与至少一留白开口于其中；对第一光致抗蚀剂图案的预期开口进行化学微缩辅助光刻解析度强化工艺以将预期开口收缩；以及于基底上形成第二光致抗蚀剂图案，其覆盖留白开口并露出第一光致抗蚀剂图案的预期开口。
在所揭示的方法中，第二光致抗蚀剂图案的形成可包括部分地于第一光致抗蚀剂图案上形成第二光致抗蚀剂图案。第二光致抗蚀剂图案的形成可包括于基底上形成正型光致抗蚀剂层或负型光致抗蚀剂层。RELACS工艺的进行可包括于基底与光致抗蚀剂图案上涂布RELACS材料层；以及于一升高温度烘烤光致抗蚀剂图案与RELACS材料层以于邻近于预期开口的侧壁处形成界面层。方法可还包括于形成第二光致抗蚀剂图案前，先清洗RELACS材料层。方法可还包括于形成第二光致抗蚀剂图案期间，清洗RELACS材料层。方法可还包括通过第一光致抗蚀剂图案的预期开口蚀刻基底。RELACS工艺的进行可包括涂布具有可交联高分子及交联剂的RELACS材料层。
本发明实施例还提供一光刻图案化方法。方法包括于基底上形成光致抗蚀剂图案，光致抗蚀剂图案于基底上包括至少一预期开口与至少一留白开口于其中；于基底与光致抗蚀剂图案上形成感光收缩材料层；烘烤感光收缩材料层与光致抗蚀剂图案以于其间形成界面层；以及将感光收缩材料层图案化以覆盖光致抗蚀剂图案的留白开口中的基底，并露出光致抗蚀剂图案的预期开口中的基底。在一实施例中，感光收缩材料层包括光酸产生剂、可交联高分子、及交联剂。可交联高分子可包括具有OH基的高分子、具有COOH基的高分子、环氧树脂、或前述的组合。
虽然本发明已以数个优选实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (15)

1.一种图案化方法，包括：
于一基底上形成一光致抗蚀剂图案，该光致抗蚀剂图案于该基底上包括至少一预期开口与至少一留白开口于其中；
于该光致抗蚀剂图案与该基底上形成一图案化感光材料层，其中该图案化感光材料层覆盖该光致抗蚀剂图案的该留白开口；以及
对该光致抗蚀剂图案的该预期开口进行一化学微缩辅助光刻解析度强化工艺。
2.如权利要求1所述的图案化方法，还包括通过该光致抗蚀剂图案的该预期开口蚀刻该基底。
3.如权利要求1所述的图案化方法，其中该图案化感光料层的形成是在该化学微缩辅助光刻解析度强化工艺之后进行。
4.如权利要求1所述的图案化方法，其中该图案化感光料层包括一化学微缩辅助光刻解析度强化材料及一光酸产生剂。
5.如权利要求4所述的图案化方法，其中该化学微缩辅助光刻解析度强化工艺的进行包括一交联反应，以于一升高温度下在该感光材料层与该光致抗蚀剂图案之间形成一界面层。
6.如权利要求1所述的图案化方法，其中该化学微缩辅助光刻解析度强化工艺的进行包括对该感光材料层与该光致抗蚀剂图案进行一高温烘烤。
7.如权利要求6所述的图案化方法，其中该高温烘烤包括一烘烤温度，介于约100℃至约200℃之间。
8.一种图案化方法，包括：
于一基底上形成一第一光致抗蚀剂图案，该第一光致抗蚀剂图案于该基底上包括至少一预期开口与至少一留白开口于其中；
进行一化学微缩辅助光刻解析度强化工艺以使该第一光致抗蚀剂图案的该预期开口收缩；以及
于该基底上形成一第二光致抗蚀剂图案，覆盖该第一光致抗蚀剂图案的该留白开口并露出该第一光致抗蚀剂图案的该预期开口。
9.如权利要求8所述的图案化方法，其中该第二光致抗蚀剂图案的形成包括部分地于该第一光致抗蚀剂图案上形成该第二光致抗蚀剂图案。
10.如权利要求8所述的图案化方法，其中该化学微缩辅助光刻解析度强化工艺的进行包括：
于该基底与该第一光致抗蚀剂图案上涂布一化学微缩辅助光刻解析度强化材料层；以及
于一升高温度烘烤该第一光致抗蚀剂图案与该化学微缩辅助光刻解析度强化材料层以于邻近于该预期开口的侧壁处形成一界面层。
11.如权利要求10所述的图案化方法，还包括于形成该第二光致抗蚀剂图案前清洗该化学微缩辅助光刻解析度强化材料层。
12.如权利要求8所述的图案化方法，其中该化学微缩辅助光刻解析度强化工艺的进行包括涂布一化学微缩辅助光刻解析度强化材料层，该化学微缩辅助光刻解析度强化材料层具有可交联高分子及交联剂。
13.一种图案化方法，包括：
于一基底上形成一光致抗蚀剂图案，该光致抗蚀剂图案于该基底上包括至少一预期开口与至少一留白开口于其中；
于该基底与该光致抗蚀剂图案上形成一感光收缩材料层；
烘烤该感光收缩材料层与该光致抗蚀剂图案以于其间形成一界面层；以及
将该感光收缩材料层图案化以覆盖该光致抗蚀剂图案的该留白开口中的该基底，并露出该光致抗蚀剂图案的该预期图案中的该基底。
14.如权利要求13所述的图案化方法，其中该感光收缩材料层包括：
光酸产生剂；
可交联高分子；以及
交联剂。
15.如权利要求14所述的图案化方法，其中该可交联高分子包括一具有OH基的高分子、一具有COOH基的高分子、环氧树脂、或前述的组合。
CN200910005762XA 2008-02-08 2009-02-06 图案化方法 Expired - Fee Related CN101556437B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/028,580 2008-02-08
US12/028,580 US8039195B2 (en) 2008-02-08 2008-02-08 Si device making method by using a novel material for packing and unpacking process

Publications (2)

Publication Number Publication Date
CN101556437A true CN101556437A (zh) 2009-10-14
CN101556437B CN101556437B (zh) 2010-12-01

Family

ID=40939254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910005762XA Expired - Fee Related CN101556437B (zh) 2008-02-08 2009-02-06 图案化方法

Country Status (2)

Country Link
US (1) US8039195B2 (zh)
CN (1) CN101556437B (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738076A (zh) * 2012-07-27 2012-10-17 上海华力微电子有限公司 通孔优先铜互连制作方法
CN102751239A (zh) * 2012-07-27 2012-10-24 上海华力微电子有限公司 通孔优先铜互连制作方法
CN102751238A (zh) * 2012-07-27 2012-10-24 上海华力微电子有限公司 通孔优先铜互连制作方法
CN102760696A (zh) * 2012-07-27 2012-10-31 上海华力微电子有限公司 通孔优先铜互连制作方法
CN102810511A (zh) * 2012-09-11 2012-12-05 上海华力微电子有限公司 一种铜互联线的制作方法
CN102810510A (zh) * 2012-09-11 2012-12-05 上海华力微电子有限公司 一种铜互连制作方法
CN102832168A (zh) * 2012-09-11 2012-12-19 上海华力微电子有限公司 一种沟槽优先铜互连制作方法
CN102832107A (zh) * 2012-09-11 2012-12-19 上海华力微电子有限公司 一种铜互联线的制作工艺
CN102938391A (zh) * 2012-11-02 2013-02-20 上海华力微电子有限公司 一种铜互联线的制作工艺
CN104882373A (zh) * 2015-04-24 2015-09-02 石以瑄 晶体管t形栅的制造方法
CN106226998A (zh) * 2008-09-15 2016-12-14 台湾积体电路制造股份有限公司 光刻方法
CN107430333A (zh) * 2015-02-21 2017-12-01 东京毅力科创株式会社 包括对准不良误差保护的图案化方法
CN108231550A (zh) * 2016-12-15 2018-06-29 台湾积体电路制造股份有限公司 半导体装置的制作方法
CN108292593A (zh) * 2015-09-30 2018-07-17 东京毅力科创株式会社 使用极紫外光刻对衬底进行图案化的方法
CN108333866A (zh) * 2016-11-29 2018-07-27 台湾积体电路制造股份有限公司 光刻图案化的方法
CN108565213A (zh) * 2018-01-26 2018-09-21 成都海威华芯科技有限公司 一种高电子迁移率晶体管t形栅的制造方法
WO2021233156A1 (zh) * 2020-05-22 2021-11-25 长鑫存储技术有限公司 半导体结构、存储器的制备方法及半导体结构

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2048541A4 (en) 2006-08-04 2010-12-01 Jsr Corp PROCESS FOR FORMING PATTERN, COMPOSITION FOR FORMING UPPER LAYER FILM, AND COMPOSITION FOR FORMING LOWER LAYER FILM
JP5138916B2 (ja) * 2006-09-28 2013-02-06 東京応化工業株式会社 パターン形成方法
KR101523951B1 (ko) * 2008-10-09 2015-06-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US8163466B2 (en) * 2009-02-17 2012-04-24 International Business Machines Corporation Method for selectively adjusting local resist pattern dimension with chemical treatment
CN102402137B (zh) * 2010-09-15 2014-04-09 无锡华润上华半导体有限公司 孔的光刻方法
WO2013101108A1 (en) 2011-12-29 2013-07-04 Intel Corporation Pattern decomposition lithography techniques
CN103258794A (zh) * 2013-03-15 2013-08-21 上海华力微电子有限公司 防止光刻胶在湿法刻蚀中产生缺陷的工艺方法
CN103280403B (zh) * 2013-05-14 2015-04-08 上海华力微电子有限公司 双栅氧器件的制造方法
US9117765B2 (en) * 2013-11-14 2015-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming semiconductor device structure
CN105448804B (zh) * 2014-08-21 2019-01-29 中芯国际集成电路制造(上海)有限公司 在凹槽中形成光阻图形的方法、沟槽隔离结构及其制作方法
US9891528B2 (en) 2016-05-02 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme ultraviolet lithography with reduced exposure dose and negative tone development
US10672610B2 (en) 2017-05-19 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Grafting design for pattern post-treatment in semiconductor manufacturing
CN110707044B (zh) * 2018-09-27 2022-03-29 联华电子股份有限公司 形成半导体装置布局的方法
CN113327842A (zh) * 2020-02-28 2021-08-31 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315647A (ja) * 1999-05-06 2000-11-14 Mitsubishi Electric Corp レジストパターン形成方法
JP2001066782A (ja) * 1999-08-26 2001-03-16 Mitsubishi Electric Corp 半導体装置の製造方法並びに半導体装置
US6383952B1 (en) 2001-02-28 2002-05-07 Advanced Micro Devices, Inc. RELACS process to double the frequency or pitch of small feature formation
US6998198B2 (en) 2001-11-30 2006-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Contact hole printing by packing and unpacking
US6664011B2 (en) 2001-12-05 2003-12-16 Taiwan Semiconductor Manufacturing Company Hole printing by packing and unpacking using alternating phase-shifting masks
KR100569536B1 (ko) 2001-12-14 2006-04-10 주식회사 하이닉스반도체 Ｒｅｌａｃｓ 물질을 이용하여 패턴 붕괴를 방지하는 방법
JP4280574B2 (ja) * 2002-07-10 2009-06-17 キヤノン株式会社 液体吐出ヘッドの製造方法
JP3850767B2 (ja) * 2002-07-25 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
US6566280B1 (en) * 2002-08-26 2003-05-20 Intel Corporation Forming polymer features on a substrate
US6740473B1 (en) * 2002-11-28 2004-05-25 United Microelectronics Corp. Method for shrinking critical dimension of semiconductor devices
US7235348B2 (en) 2003-05-22 2007-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Water soluble negative tone photoresist
WO2005013011A1 (ja) * 2003-08-04 2005-02-10 Fujitsu Limited レジストパターン厚肉化材料、それを用いたレジストパターンの製造方法及び半導体装置の製造方法
JP4143023B2 (ja) * 2003-11-21 2008-09-03 株式会社東芝 パターン形成方法および半導体装置の製造方法
US7094686B2 (en) 2003-12-16 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Contact hole printing by packing and unpacking
JP4150660B2 (ja) * 2003-12-16 2008-09-17 松下電器産業株式会社 パターン形成方法
JP4485241B2 (ja) 2004-04-09 2010-06-16 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物およびそれを用いたパターン形成方法
US20050255411A1 (en) * 2004-05-14 2005-11-17 Rex Frost Multiple exposure and shrink to achieve reduced dimensions
US7390616B2 (en) 2005-01-12 2008-06-24 International Business Machines Corporation Method for post lithographic critical dimension shrinking using post overcoat planarization
JP4676325B2 (ja) * 2005-02-18 2011-04-27 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4566862B2 (ja) * 2005-08-25 2010-10-20 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
KR100688570B1 (ko) 2005-08-31 2007-03-02 삼성전자주식회사 식각 마스크 패턴 형성용 코팅 조성물 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR20070044604A (ko) * 2005-10-25 2007-04-30 주식회사 하이닉스반도체 반도체 소자의 형성방법
US7759253B2 (en) * 2006-08-07 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and material for forming a double exposure lithography pattern
US7666578B2 (en) * 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
KR20080061651A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 형성방법
US8501395B2 (en) * 2007-06-04 2013-08-06 Applied Materials, Inc. Line edge roughness reduction and double patterning
JP5077569B2 (ja) * 2007-09-25 2012-11-21 信越化学工業株式会社 パターン形成方法
JP5446648B2 (ja) * 2008-10-07 2014-03-19 信越化学工業株式会社 パターン形成方法
KR101037528B1 (ko) * 2008-10-16 2011-05-26 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106226998B (zh) * 2008-09-15 2020-01-14 台湾积体电路制造股份有限公司 光刻方法
CN106226998A (zh) * 2008-09-15 2016-12-14 台湾积体电路制造股份有限公司 光刻方法
CN102738076A (zh) * 2012-07-27 2012-10-17 上海华力微电子有限公司 通孔优先铜互连制作方法
CN102751239A (zh) * 2012-07-27 2012-10-24 上海华力微电子有限公司 通孔优先铜互连制作方法
CN102751238A (zh) * 2012-07-27 2012-10-24 上海华力微电子有限公司 通孔优先铜互连制作方法
CN102760696A (zh) * 2012-07-27 2012-10-31 上海华力微电子有限公司 通孔优先铜互连制作方法
CN102832168A (zh) * 2012-09-11 2012-12-19 上海华力微电子有限公司 一种沟槽优先铜互连制作方法
CN102810511A (zh) * 2012-09-11 2012-12-05 上海华力微电子有限公司 一种铜互联线的制作方法
CN102832107B (zh) * 2012-09-11 2015-08-19 上海华力微电子有限公司 一种铜互联线的制作工艺
CN102832107A (zh) * 2012-09-11 2012-12-19 上海华力微电子有限公司 一种铜互联线的制作工艺
CN102810510A (zh) * 2012-09-11 2012-12-05 上海华力微电子有限公司 一种铜互连制作方法
CN102938391A (zh) * 2012-11-02 2013-02-20 上海华力微电子有限公司 一种铜互联线的制作工艺
CN102938391B (zh) * 2012-11-02 2015-01-21 上海华力微电子有限公司 一种铜互联线的制作工艺
CN107430333A (zh) * 2015-02-21 2017-12-01 东京毅力科创株式会社 包括对准不良误差保护的图案化方法
CN107430333B (zh) * 2015-02-21 2020-11-03 东京毅力科创株式会社 包括对准不良误差保护的图案化方法
CN104882373A (zh) * 2015-04-24 2015-09-02 石以瑄 晶体管t形栅的制造方法
CN104882373B (zh) * 2015-04-24 2018-05-15 石以瑄 晶体管t形栅的制造方法
CN108292593A (zh) * 2015-09-30 2018-07-17 东京毅力科创株式会社 使用极紫外光刻对衬底进行图案化的方法
CN108292593B (zh) * 2015-09-30 2023-02-17 东京毅力科创株式会社 使用极紫外光刻对衬底进行图案化的方法
CN108333866A (zh) * 2016-11-29 2018-07-27 台湾积体电路制造股份有限公司 光刻图案化的方法
CN108333866B (zh) * 2016-11-29 2022-09-30 台湾积体电路制造股份有限公司 光刻图案化的方法
CN108231550A (zh) * 2016-12-15 2018-06-29 台湾积体电路制造股份有限公司 半导体装置的制作方法
CN108231550B (zh) * 2016-12-15 2021-10-26 台湾积体电路制造股份有限公司 半导体装置的制作方法
CN108565213A (zh) * 2018-01-26 2018-09-21 成都海威华芯科技有限公司 一种高电子迁移率晶体管t形栅的制造方法
CN108565213B (zh) * 2018-01-26 2020-07-07 成都海威华芯科技有限公司 一种高电子迁移率晶体管t形栅的制造方法
WO2021233156A1 (zh) * 2020-05-22 2021-11-25 长鑫存储技术有限公司 半导体结构、存储器的制备方法及半导体结构

Also Published As

Publication number Publication date
CN101556437B (zh) 2010-12-01
US20090203224A1 (en) 2009-08-13
US8039195B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
CN101556437B (zh) 图案化方法
CN106226998B (zh) 光刻方法
JP4885930B2 (ja) リソグラフィによるダブルパターンニング方法
US7384728B2 (en) Method of fabricating a semiconductor device
TW201800861A (zh) 微影圖案化方法
CN109427553B (zh) 保护晶圆免受斜面污染的半导体方法
US8313889B2 (en) Double patterning method using metallic compound mask layer
CN107203092B (zh) 半导体装置的制作方法
US9323155B2 (en) Double patterning strategy for contact hole and trench in photolithography
CN108957959B (zh) 微影图案化的方法
US20130107237A1 (en) Method of slimming radiation-sensitive material lines in lithographic applications
WO2002043139A2 (en) Two mask via pattern to improve pattern definition
TWI515768B (zh) 微影圖案化方法及雙重圖案化方法
KR0140485B1 (ko) 반도체소자의 미세패턴 제조방법
US20080227287A1 (en) Method For Dual Damascene Process
US12033856B2 (en) Litho-litho-etch (LLE) multi color resist
CN110941148B (zh) 半导体装置的制造方法
KR102481142B1 (ko) Euv 리소그래피를 위한 네가티브 톤 포토레지스트
KR100281275B1 (ko) 반도체 소자의 다결정 실리콘 배선 제조방법
JP2001092152A (ja) 半導体装置の製造方法
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
CN116721909A (zh) 深沟槽光刻对准标记的制作方法
JP2000114133A (ja) 半導体装置の製造方法
JPH0425118A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101201

CF01 Termination of patent right due to non-payment of annual fee