CN102412133B - 一种rf ldmos栅极金属硅化物形成的工艺方法 - Google Patents

一种rf ldmos栅极金属硅化物形成的工艺方法 Download PDF

Info

Publication number
CN102412133B
CN102412133B CN 201110348908 CN201110348908A CN102412133B CN 102412133 B CN102412133 B CN 102412133B CN 201110348908 CN201110348908 CN 201110348908 CN 201110348908 A CN201110348908 A CN 201110348908A CN 102412133 B CN102412133 B CN 102412133B
Authority
CN
China
Prior art keywords
antireflection layer
organic antireflection
grid
hard mask
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110348908
Other languages
English (en)
Other versions
CN102412133A (zh
Inventor
黄志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201110348908 priority Critical patent/CN102412133B/zh
Publication of CN102412133A publication Critical patent/CN102412133A/zh
Application granted granted Critical
Publication of CN102412133B publication Critical patent/CN102412133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种RF LDMOS栅极金属硅化物形成的工艺方法，包括如下步骤：一：在多晶硅栅极上增加一层硬掩膜，在栅极刻蚀形成之后，在晶圆表面沉积一层氧化膜，再涂一层有机抗反射层，利用栅极、硅基底的高度差和有机抗反射层的涂布特性，使栅极上的有机抗反射层非常薄，而硅基底表面的有机抗反射层则比较厚；二：有机抗反射层和氧化膜回刻，控制刻蚀时间，使栅极上的有机抗反射层和氧化膜刻蚀干净，而使硅基底表面残留有机抗反射层和氧化膜；三：去除有机抗反射层；四：去除硬掩膜，使栅极的高度低于氧化膜侧墙的高度；五：在多晶硅栅极表面形成金属硅化物。该方法能改善金属硅化物的均匀性，从而避免影响后续接触孔连接的阻值稳定性。

Description

一种RF LDMOS栅极金属硅化物形成的工艺方法
技术领域
本发明属于半导体集成电路制造工艺，尤其涉及一种RF LDMOS(射频横向扩散金属氧化物半导体)器件的制造工艺方法，具体涉及一种RF LDMOS栅极金属硅化物形成的工艺方法。
背景技术
对于RF LDMOS(射频横向扩散金属氧化物半导体)器件，由于只需要在栅极表面形成比较厚的钛金属硅化物，所以采用特殊的工艺流程来形成栅极金属硅化物，具体工艺流程(详见图1)为，一：在多晶硅栅极4形成之后，在晶圆表面沉积一层氧化膜3，然后再涂一层有机抗反射层5，利用多晶硅栅极4、硅基底1的高度差和有机抗反射层5的涂布的特性，使得在多晶硅栅极4上的有机抗反射层5非常薄，而硅基底1表面的有机抗反射层5则比较厚，见图1A；二：进行有机抗反射层5和氧化膜3回刻，控制有机抗反射层5的刻蚀时间，使得多晶硅栅极4上的有机抗反射层5和氧化膜3刻蚀干净，而硅基底1表面由于有机抗反射层5比较厚，而使得硅基底1表面残留有机抗反射层5和氧化膜3，见图1B；三：有机抗反射层5去除，见图1C；四：金属硅化物7形成，由于只有多晶硅栅极4表面的氧化膜3被去除干净，所以只会在多晶硅栅极4表面形成金属硅化物7，见图1D。但是，本工艺流程第二步，由于要彻底去除干净栅极表面的氧化膜，所以会增加一定的过刻蚀时间，这样造成的结果就是侧墙就会有一定的损失，这样栅极顶部侧边也没有氧化膜的保护，在后续形成金属硅化物的时候，栅极顶部侧边就会形成的特别快，这样就会使的最终形成的金属硅化物非常的不平整(见图2)，而且在栅极的边上金属硅化物比较厚，中间比较薄，从而会影响后续接触孔连接的阻值稳定性。
发明内容
本发明要解决的技术问题是提供一种RF LDMOS栅极金属硅化物形成的工艺方法，该方法能改善金属硅化物的均匀性，从而避免影响后续接触孔连接的阻值稳定性。
为解决上述技术问题，本发明提供一种RF LDMOS栅极金属硅化物形成的工艺方法，包括如下步骤：
步骤一：在多晶硅栅极上面增加一层硬掩膜，然后在栅极刻蚀形成之后，在晶圆表面沉积一层氧化膜，然后再涂一层有机抗反射层，利用栅极、硅基底的高度差和有机抗反射层的涂布的特性，使得在栅极上的有机抗反射层非常薄，而硅基底表面的有机抗反射层则比较厚；
步骤二：进行有机抗反射层和氧化膜回刻，控制刻蚀时间，使得栅极上的有机抗反射层和氧化膜刻蚀干净，而使得硅基底表面残留有机抗反射层和氧化膜；
步骤三：去除有机抗反射层；
步骤四：去除多晶硅栅极表面的硬掩膜，使栅极的高度低于氧化膜侧墙的高度；
步骤五：在多晶硅栅极表面形成金属硅化物。
在步骤一中，所述多晶硅栅极的厚度大于3000埃。
在步骤一中，所述硬掩膜是氮化膜或者氮氧化膜。
在步骤一中，所述硬掩膜的厚度为所述氧化膜厚度的40％～100％。
在步骤一中，所述栅极上有机抗反射层的厚度为100-500埃，硅基底表面的有机抗反射层的厚度为500-3000埃。
在步骤二中，所述进行有机抗反射层和氧化膜回刻，以硬掩膜作为刻蚀停止层。
在步骤三中，在光刻胶去除机台采用氧气等离子体将有机抗反射层去除。
在步骤四中，所述去除硬掩膜采用湿法工艺或干法刻蚀工艺。
在步骤四中，所述去除硬掩膜采用湿法工艺，使用磷酸溶液。优选地，所述磷酸溶液的浓度为85％，所述磷酸溶液的温度为150+/-2℃。
在步骤四中，所述去除硬掩膜采用干法刻蚀工艺，优选地，硬掩膜对氧化膜的刻蚀选择比大于4。
和现有技术相比，本发明具有以下有益效果：如图1D(采用现有方法形成的金属硅化物)和图3E(采用本发明方法形成的金属硅化物)对比可见，采用本发明方法在栅极表面形成的金属硅化物7(见图3E)明显比采用现有方法形成的金属硅化物7(见图1D)更均匀，从而能避免影响后续接触孔连接的阻值稳定性。
附图说明
图1是现有的金属硅化物形成的工艺流程图；图1A是步骤一完成后的剖面示意图；图1B是步骤二完成后的剖面示意图；图1C是步骤三完成后的剖面示意图；图1D是步骤四完成后的剖面示意图。
图2是采用现有方法金属硅化物形成后的横截面图；
图3是本发明RF LDMOS栅极金属硅化物形成方法的工艺流程图；图3A是步骤一完成后的剖面示意图；图3B是步骤二完成后的剖面示意图；图3C是步骤三完成后的剖面示意图；图3D是步骤四完成后的剖面示意图；图3E是步骤五完成后的剖面示意图。
图中附图标记说明：
1为硅基底；2为栅氧；3为氧化膜；4为多晶硅栅极；5为有机抗反射层；6为硬掩膜；7为金属硅化物。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图3所示，本发明的一种RF LDMOS栅极金属硅化物形成的工艺方法，具体工艺流程为：
一：如图3A所示，采用本领域常规方法形成多晶硅栅极4(在硅基底1上依次生长栅氧2和多晶硅层，刻蚀部分多晶硅层形成多晶硅栅极4，多晶硅栅极4的厚度大于3000埃)之后，在多晶硅栅极4上面增加一层硬掩膜6(硬掩膜6可以是氮化膜或者氮氧化膜)，然后在栅极刻蚀形成之后，在晶圆表面沉积一层氧化膜3，然后再涂一层有机抗反射层5，利用栅极、硅基底1的高度差和有机抗反射层5的涂布的特性，使得在栅极上的有机抗反射层5非常薄，而硅基底1表面的有机抗反射层5则比较厚，其中栅极上有机抗反射层5的厚度为100-500埃，硅基底1表面的有机抗反射层5的厚度为500-3000埃；硬掩膜6的厚度为氧化膜3厚度的40％～100％；
二：如图3B所示，进行有机抗反射层5和氧化膜3回刻，控制刻蚀时间，以硬掩膜6作为刻蚀停止层，使得栅极上的有机抗反射层5和氧化膜3刻蚀干净，而硅基底1表面由于有机抗反射层5比较厚，而使得硅基底1表面残留有机抗反射层5和氧化膜3；
三：如图3C所示，采用本领域常规工艺在光刻胶去除机台采用氧气等离子体将有机抗反射层5去除；
四：如图3D所示，进行栅极表面硬掩膜6去除，使多晶硅栅极4的高度低于侧墙(氧化膜3)的高度；硬掩膜6的去除可以采用湿法工艺，采用湿法工艺去除硬掩膜6可使用磷酸溶液，磷酸溶液的浓度为85％，磷酸溶液的温度为150+/-2℃；硬掩膜的去除也可以采用干法刻蚀工艺去除，采用干法刻蚀工艺去除硬掩膜时，硬掩膜6(氮化膜或氮氧化膜)对氧化膜3的刻蚀选择比大于4；
五：如图3E所示，在多晶硅栅极4表面形成金属硅化物7(例如采用钛金属硅化物)，由于只有多晶硅栅极4表面的氧化膜被去除干净，并且多晶硅栅极4高度低于氧化膜侧墙高度，所以在多晶硅栅极4表面形成金属硅化物7会比较均匀。

Claims (9)

1.一种RF LDMOS栅极金属硅化物形成的工艺方法，其特征在于，包括如下步骤：
步骤一：在多晶硅栅极上面增加一层硬掩膜，然后在栅极刻蚀形成之后，在晶圆表面沉积一层氧化膜，然后再涂一层有机抗反射层，利用栅极、硅基底的高度差和有机抗反射层的涂布的特性，使得在栅极上的有机抗反射层非常薄，而硅基底表面的有机抗反射层则比较厚；所述硬掩膜的厚度为所述氧化膜厚度的40%～100%；所述栅极上有机抗反射层的厚度为100-500埃，硅基底表面的有机抗反射层的厚度为500-3000埃；
步骤二：以硬掩膜作为刻蚀停止层进行有机抗反射层和氧化膜回刻，控制刻蚀时间，使得栅极上的有机抗反射层和氧化膜刻蚀干净，而使得硅基底表面残留有机抗反射层和氧化膜；
步骤三：去除有机抗反射层；
步骤四：去除多晶硅栅极表面的硬掩膜，使栅极的高度低于氧化膜侧墙的高度；
步骤五：在多晶硅栅极表面形成金属硅化物。
2.根据权利要求1所述的方法，其特征在于，在步骤一中，所述多晶硅栅极的厚度大于3000埃。
3.根据权利要求1所述的方法，其特征在于，在步骤一中，所述硬掩膜是氮化膜或者氮氧化膜。
4.根据权利要求1所述的方法，其特征在于，在步骤三中，在光刻胶去除机台采用氧气等离子体将有机抗反射层去除。
5.根据权利要求1所述的方法，其特征在于，在步骤四中，所述去除硬掩膜采用湿法工艺或干法刻蚀工艺。
6.根据权利要求5所述的方法，其特征在于，在步骤四中，所述去除硬掩膜采用湿法工艺，使用磷酸溶液。
7.根据权利要求6所述的方法，其特征在于，所述磷酸溶液的浓度为85%。
8.根据权利要求6所述的方法，其特征在于，所述磷酸溶液的温度为150+/-2℃。
9.根据权利要求5所述的方法，其特征在于，在步骤四中，所述去除硬掩膜采用干法刻蚀工艺，硬掩膜对氧化膜的刻蚀选择比大于4。
CN 201110348908 2011-11-07 2011-11-07 一种rf ldmos栅极金属硅化物形成的工艺方法 Active CN102412133B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110348908 CN102412133B (zh) 2011-11-07 2011-11-07 一种rf ldmos栅极金属硅化物形成的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110348908 CN102412133B (zh) 2011-11-07 2011-11-07 一种rf ldmos栅极金属硅化物形成的工艺方法

Publications (2)

Publication Number Publication Date
CN102412133A CN102412133A (zh) 2012-04-11
CN102412133B true CN102412133B (zh) 2013-10-23

Family

ID=45914151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110348908 Active CN102412133B (zh) 2011-11-07 2011-11-07 一种rf ldmos栅极金属硅化物形成的工艺方法

Country Status (1)

Country Link
CN (1) CN102412133B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425572B (zh) * 2013-09-09 2017-10-03 北大方正集团有限公司 一种自对准硅化物晶体管及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921073A (zh) * 2005-08-26 2007-02-28 中芯国际集成电路制造(上海)有限公司 金属硅化物制作中的选择性离子注入预非晶化方法
CN101192522A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 栅极及其制造方法
CN101996885A (zh) * 2009-08-11 2011-03-30 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
CN102157493A (zh) * 2010-02-11 2011-08-17 上海华虹Nec电子有限公司 金属塞及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921073A (zh) * 2005-08-26 2007-02-28 中芯国际集成电路制造(上海)有限公司 金属硅化物制作中的选择性离子注入预非晶化方法
CN101192522A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 栅极及其制造方法
CN101996885A (zh) * 2009-08-11 2011-03-30 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
CN102157493A (zh) * 2010-02-11 2011-08-17 上海华虹Nec电子有限公司 金属塞及其制造方法

Also Published As

Publication number Publication date
CN102412133A (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
CN1150609C (zh) 用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺
US20180144929A1 (en) Method for forming high aspect ratio patterning structure
CN102938378A (zh) 半导体器件及其制造方法
WO2007127925B1 (en) Technique for stable processing of thin/fragile substrates
CN100468636C (zh) 金属氧化物半导体器件栅极结构的形成方法
CN104851788B (zh) 一种砷化镓基晶体管的t型栅的制作方法
CN102412133B (zh) 一种rf ldmos栅极金属硅化物形成的工艺方法
CN101567312A (zh) 制备ono结构的方法
CN101154573A (zh) 半导体器件的栅极制造方法
US8722483B2 (en) Method for manufacturing double-layer polysilicon gate
US11393685B2 (en) Semiconductor structure and fabrication method thereof
CN104347374A (zh) 半导体器件制造方法
CN103531476A (zh) 半导体器件制造方法
CN102867742B (zh) 一种消除形貌变形的等离子刻蚀方法
CN103531473B (zh) 氧化硅及氮化硅双层复合侧墙的刻蚀方法
CN102543713B (zh) 一种氧化硅栅极补偿隔离区刻蚀的方法
CN102386061A (zh) 半导体器件的形成方法
CN105655398A (zh) 半导体结构及其形成方法
CN101752292B (zh) 浅沟槽隔离结构的制造方法
CN103094088B (zh) 改善rf ldmos栅极金属硅化物形成的工艺方法
CN104347378A (zh) 一种应用于沟槽型mos器件的沟槽栅的制备方法
CN102176430A (zh) 消除栅极侧壁再沉积的方法和半导体器件
KR100792401B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
CN1967773B (zh) 深沟道器件的刻蚀方法
CN115036218A (zh) 铜互连结构的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

CP03 Change of name, title or address

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.