CN102386061A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN102386061A CN102386061A CN2010102751721A CN201010275172A CN102386061A CN 102386061 A CN102386061 A CN 102386061A CN 2010102751721 A CN2010102751721 A CN 2010102751721A CN 201010275172 A CN201010275172 A CN 201010275172A CN 102386061 A CN102386061 A CN 102386061A
- Authority
- CN
- China
- Prior art keywords
- protective layer
- area
- side wall
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域上形成有多个半导体结构；在所述半导体结构两侧形成位于基底表面的侧墙；形成覆盖所述半导体结构和侧墙的保护层；形成覆盖第一区域上保护层的光刻胶层；依次去除第二区域上保护层及侧墙；依次去除第一区域上光刻胶层及保护层。本发明通过光刻胶层与侧墙间形成保护层对所述侧墙进行保护，避免因光刻胶的翘起或剥落，在第二区域侧墙的去除过程中，对光刻胶层覆盖的第一区域侧墙造成损伤。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
背景技术
金属氧化物半导体晶体管包括栅极及位于所述栅极两侧衬底中的源区、漏区，所述栅极两侧还形成位于衬底表面的侧墙。专利号为US6977184B1的美国专利公开了一种侧墙的形成工艺。
除栅极外，侧墙还可能形成在如接触孔、沟槽等半导体结构的两侧或其他位置，对所述半导体结构进行保护或具有其他特定作用。
应不同的器件性能要求，有时同一个基底上的部分半导体结构需要形成侧墙，而部分半导体结构则不需要形成侧墙。如图1所示，包括：基底，所述基底包括第一区域1和第二区域2；位于第一区域1上的半导体结构011和位于第二区域2上的半导体结构012，所述第二区域2上的半导体结构012的两侧形成有侧墙022。
对于上述结构的半导体器件，其形成过程如下：如图2所示，在第一区域1和第二区域2上均形成侧墙。其中，所述侧墙021位于所述半导体结构011的两侧，所述侧墙022位于所述半导体结构012的两侧；如图3所示，在第二区域2上形成覆盖所述半导体结构012和侧墙022的光刻胶层030；如图4所示，湿法去除所述侧墙021；如图5所示，采用灰化去除所述光刻胶层030。
上述技术方案中，需保留的第二区域2上的侧墙022会被部分刻蚀，降低半导体器件性能，且随着半导体器件的关键尺寸逐渐减小，侧墙022被刻蚀的程度加深。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，以解决去除未被光刻胶覆盖的侧墙时，去除环境对被光刻胶覆盖的侧墙造成的损伤。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域上形成有多个半导体结构；
在所述半导体结构两侧形成位于基底表面的侧墙；
形成覆盖所述半导体结构和侧墙的保护层；
形成覆盖第一区域上保护层的光刻胶层；
依次去除第二区域上保护层及侧墙；
依次去除第一区域上光刻胶层及保护层。
可选的，所述半导体结构为栅极、接触孔或沟槽中一种。
可选的，所述保护层为非晶碳、掺杂的非晶碳或者是金刚石薄膜。
可选的，所述保护层的厚度为
可选的，去除所述保护层的方法为干法去除或湿法去除。
本发明还提供一种半导体器件的形成方法，包括：
提供基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域上形成有多个半导体结构；
在所述半导体结构两侧形成位于基底表面的侧墙；
形成覆盖所述半导体结构和侧墙的第一保护层，所述第一保护层为非晶碳、掺杂的非晶碳或者是金刚石薄膜；
形成覆盖第一保护层的第二保护层，所述第二保护层为无机材料；
形成覆盖第一区域上第二保护层的光刻胶层；
去除第二区域的第二保护层、第一保护层及侧墙；
去除第一区域的光刻胶层、第二保护层及第一保护层。
可选的，所述半导体结构为栅极、接触孔或沟槽中一种。
可选的，所述第一保护层的厚度为
可选的，去除所述第一保护层的方法为湿法去除或者干法去除。
可选的，所述第二保护层为氮化硅、氧化硅或者氮氧化硅中的一种。
可选的，所述第二保护层的厚度范围为
可选的，去除所述第二保护层的方法为湿法去除。
可选的，所述第二区域上的第二保护层、第一保护层及侧墙和第一区域的光刻胶层、第二保护层及第一保护层的去除顺序为：首先去除第二区域的第二保护层；然后同时去除第一区域的光刻胶层和第二区域的第一保护层；接着去除第二区域的侧墙及第一区域的第二保护层；最后去除第一区域的第一保护层。
与现有技术相比，上述方案具有以下优点：通过在光刻胶层与例墙间形成保护层对所述侧墙进行保护，避免在第二区域侧墙的去除过程中，因光刻胶层的翘起或剥落，对第一区域的侧墙造成损伤的问题。
进一步地，在第一保护层和光刻胶之间还形成有无机材料的第二保护层，避免在第二区域的第一保护层的去除过程中，对第一区域的光刻胶层和第一保护层造成损伤，进而对第一区域侧墙造成损伤的问题。
附图说明
图1至图5为现有技术形成半导体器件的方法；
图6至图11为本发明一个实施例的半导体器件的形成方法剖面结构示意图；
图12至图17为本发明另一个实施例的半导体器件的形成方法剖面结构示意图。
具体实施方式
发明人发现，用于覆盖需保留半导体结构和侧墙的光刻胶层容易翘起，甚至剥落。光刻胶层翘起或者剥落后，所覆盖的侧墙将会被暴露出来。在后续去除其他侧墙的湿法刻蚀工艺中，所述湿法刻蚀环境将会对暴露出的侧墙进行刻蚀，降低半导体器件性能。且随着半导体器件的关键尺寸逐渐减小，用于覆盖半导体结构和侧墙的光刻胶层的厚度和覆盖面积也逐渐减小，光刻胶层更易于翘起，甚至剥落，加剧了侧墙被刻蚀的问题。
为解决上述问题，发明人提供了一种半导体器件的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域上形成有多个半导体结构；在所述半导体结构两侧形成位于基底表面的侧墙；形成覆盖所述半导体结构和侧墙的保护层；形成覆盖第一区域上保护层的光刻胶层；依次去除第二区域上保护层及侧墙；依次去除第一区域上光刻胶层及保护层。
其中，所述保护层是用于保护侧墙，避免因光刻胶层边缘翘起甚至剥落时，去除其他侧墙的刻蚀溶液对需要保护的侧墙造成损伤。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的一具体实施例做详细的说明。
如图6所示，提供基底，所述基底包括第一区域1和第二区域2，所述第一区域1和第二区域2的表面形成有多个半导体结构310。本实施例中，所述半导体结构310的个数为3。作为其他实施例，所述半导体结构310可以为其他个数。
本图示出的第一区域1和第二区域2的界限位于一个半导体结构310的中间，将半导体结构310划分至两个区域，其一半位于第一区域1上，另一半位于第二区域2上。第一区域1和第二区域2的界限根据实际工艺的器件要求，也可以位于其他位置。
所述半导体结构310为栅极、接触孔、沟槽等半导体结构的一种。本实施例中所述半导体结构310为栅极，所述栅极包括位于基底表面的栅极氧化层和位于栅极氧化层表面的栅电极层，所述栅电极层可以为多晶硅或多晶硅与金属硅化物的堆栈结构。
参考图7，在所述半导体结构310的两侧形成位于基底表面的侧墙320。具体地，在所述基底上，沿所述半导体结构310的表面沉积介质层(未图示)，所述介质层为氧化硅、氮化硅、氮氧化硅的一种，其厚度范围为
本实施例中所述介质层为氧化硅，厚度为
所述介质层的形成方法为物理气相沉积或者化学气相沉积；
接着，对所述介质层进行回刻蚀，在所述半导体结构310的表面形成侧墙320。所述刻蚀为等离子体干法刻蚀，刻蚀气体为CF4、CH2F2、C2F6、NF3、CHF3的一种或组合。
如图8所示，在所述基底上形成保护层330，所述保护层330覆盖侧墙320的表面和半导体结构310表面。所述保护层330用于保护所述侧墙320，避免后续形成的光刻胶层翘起或剥落时，所述侧墙320暴露在外界环境中。所述保护层330的厚度范围为
所述保护层330的形成方法为化学气相沉积法或旋涂法。
所述保护层330为易剥离材料，且与基底、基底上的半导体结构310和侧墙320等其他结构的材料相比，具有较高的去除选择比，所以所述保护层330较易去除且不会对基底、基底上的半导体结构310、侧墙320等其他结构产生影响。
优选地，所述保护层330的材料为非晶碳(amorphous carbon)、掺杂的非晶碳(doped amorphous carbon)或者是金刚石薄膜(diamond layer)。所述保护层330的材料可采用氧气灰化的方法去除，对基底、基底上的半导体结构310、侧墙320等其他结构影响较小。
如图9所示，在第一区域1的保护层330上形成光刻胶层400。具体地，首先在第一区域1和第二区域2上同时形成光刻胶层(未图示)，然后再选择性地刻蚀掉第二区域2上的光刻胶层，仅保留第一区域1上的光刻胶层400。
如图10所示，去除第二区域2上的保护层330和侧墙320。
首先，干法去除第二区域2上的保护层330。具体采用氧气灰化去除第二区域2上的保护层330，所述氧气气体的流量范围为10sccm～500sccm，气体压强范围为20毫托～500毫托，刻蚀时间范围为5s～40s。
作为其他实施例，还可以采用湿法去除所述第二区域2上的保护层330，如采用浓硫酸和双氧水的混合溶液去除所述第二区域2上的保护层330。
接着，湿法去除位于第二区域2上的侧墙320，具体包括：采用酸性溶液进行湿法刻蚀，所述酸性溶液可以是氢氟酸溶液；采用去离子水进行清洗，将残留的侧墙材料以及酸性溶液去除。
如图11所示，去除第一区域1上的光刻胶层400和保护层330，暴露出第一区域1上的侧墙320。
所述去除方法为灰化工艺，所述灰化气体为氧气，所述氧气流量范围为20sccm～1000sccm，气体压强范围为20毫托～500毫托，刻蚀时间范围为5s～60s。
本实施例中，所述光刻胶层400与第一区域1上的保护层330采用的是一步灰化去除，作为其他实施例，也可以采用两步灰化分别去除。
作为其他实施例，还可以采用湿法去除所述第一区域1上的保护层330，如采用浓硫酸和双氧水的混合溶液去除所述第一区域1上的保护层330。
当去除第二区域2的半导体结构310的侧墙320时，若第一区域1的光刻胶层400翘起或剥落，则保护层330可以对所述第一区域1的侧墙320进行保护，避免去除第一区域1侧墙320的酸性溶液对第二区域2的侧墙320造成腐蚀损伤。
继续参考图9，发明人发现上述实施例中，当采用氧气灰化去除位于第二区域2中的保护层330时，会部分去除掉第一区域1上的光刻胶层400和第一区域1上的保护层330，进而可能暴露出所需要覆盖的第一区域1的侧墙330，仍然会发生去除第二区域2的半导体结构310的侧墙320时，第一区域1的侧墙330被腐蚀损伤的现象。
为了解决上述问题，本发明还提供另一实施例的半导体器件的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域上形成有多个半导体结构；在所述半导体结构两侧形成位于基底表面的侧墙；形成覆盖所述半导体结构和侧墙的第一保护层；形成覆盖第一保护层的第二保护层；形成覆盖第一区域上第二保护层的光刻胶层；去除第二区域的第二保护层、第一保护层及侧墙；去除第一区域的光刻胶层、第二保护层及第一保护层。
具体地，首先如图8所示，在所述第一区域1和第二区域2上形成第一保护层330，具体形成第一保护层330的方法可以参考前述；接着如图12所示，在所述第一保护层330上形成第二保护层340。所述第二保护层340的材料为无机材料，当采用氧气灰化去除位于第二区域2中的第一保护层330时，所述第二保护层340不会受到氧气灰化的影响。
作为一个实施例，所述第二保护层340可以为氧化硅层、氮化硅层或者氮氧化硅层之一。所述第二保护层340的厚度范围为
所述形成方法为化学气相沉积法或物理气相沉积。
如图13所示，在第一区域1上形成光刻胶层400，所述光刻胶层400覆盖所述第二保护层340。
具体地，首先在第一区域1和第二区域2上同时形成光刻胶层(未图示)，然后再刻蚀掉位于第二区域2上的光刻胶层，仅保留位于第一区域1上的光刻胶层400。
如图14所示，去除位于第二区域2上的第二保护层340。所述去除方法为干法刻蚀。所述干法刻蚀的气体为含氟的气体，如CF4、CH2F2、C2F6、NF3、CHF3的一种或组合。本实施例中刻蚀气体为CF4，所述刻蚀气体的流量范围为20sccm～200sccm，气体压强范围为5毫托～200毫托，刻蚀时间范围为5s～30s。
如图15所示，去除位于第一区域1上的光刻胶层400和位于第二区域2上的第一保护层330。
采用灰化气体为氧气，所述氧气气体的流量范围为20sccm～1000sccm，气体压强范围为20毫托～500毫托，刻蚀时间范围为5s～60s。
因为所述第一区域1上的光刻胶层400和第一保护层330可以同时通过氧气灰化去除，将其在一步去除，作为其他实施例，也可以分两步去除。
如图16所示，去除位于第一区域1上的第二保护层340和位于第二区域上的侧墙320。所述去除方法为湿法去除。本实施例中，所述第二保护层340的材料为氮化硅、氧化硅或氮氧化硅之一。具体包括：采用酸性溶液进行湿法刻蚀，所述酸性溶液可以是氢氟酸溶液；然后采用去离子水进行清洗。
如图17所示，去除位于第一区域1上的第一保护层330，暴露出第一区域1上的侧墙310。
具体地采用氧气灰化去除第一区域1上的第一保护层330，所述氧气气体的流量范围为10sccm～500sccm，气体压强范围为20毫托～500毫托，刻蚀时间范围为5s～40s。
作为其他实施例，还可以采用湿法去除所述第一区域1上的第一保护层330，如采用浓硫酸和双氧水的混合溶液去除所述第一区域1上的第一保护层330。
与现有技术相比，上述方案具有以下优点：通过在光刻胶层与侧墙间形成第一保护层，对所述侧墙进行保护，避免在第二区域2侧墙的去除环境中，因光刻胶的翘起或剥落，对光刻胶层覆盖的第一区域1侧墙造成损伤的问题。
进一步地，在第一保护层和光刻胶之间还形成有无机材料的第二保护层，避免在第二区域2的第一保护层的去除环境中，对第一区域1的光刻胶层和第一保护层造成损伤，进而对第一区域1侧墙造成损伤的问题。
在以上描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
Claims (13)
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域上形成有多个半导体结构；
在所述半导体结构两侧形成位于基底表面的侧墙；
形成覆盖所述半导体结构和侧墙的保护层；
形成覆盖第一区域上保护层的光刻胶层；
去除第二区域上保护层及侧墙；
去除第一区域上光刻胶层及保护层。
2.根据权利要求1所述半导体器件的形成方法，其特征在于，所述半导体结构为栅极、接触孔或沟槽中一种。
3.根据权利要求1所述半导体器件的形成方法，其特征在于，所述保护层为非晶碳、掺杂的非晶碳或者是金刚石薄膜。
4.根据权利要求1所述半导体器件的形成方法，其特征在于，所述保护层的厚度为
5.根据权利要求1所述半导体器件的形成方法，其特征在于，去除所述保护层的方法为干法去除或湿法去除。
6.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域上形成有多个半导体结构；
在所述半导体结构两侧形成位于基底表面的侧墙；
形成覆盖所述半导体结构和侧墙的第一保护层，所述第一保护层为非晶碳、掺杂的非晶碳或者是金刚石薄膜；
形成覆盖第一保护层的第二保护层，所述第二保护层为无机材料；
形成覆盖第一区域上第二保护层的光刻胶层；
去除第二区域的第二保护层、第一保护层及侧墙；
去除第一区域的光刻胶层、第二保护层及第一保护层。
7.根据权利要求6所述半导体器件的形成方法，其特征在于，所述半导体结构为栅极、接触孔或沟槽中一种。
8.根据权利要求6所述半导体器件的形成方法，其特征在于，所述第一保护层的厚度为
9.根据权利要求6所述半导体器件的形成方法，其特征在于，去除所述第一保护层的方法为湿法去除或者干法去除。
10.根据权利要求6所述半导体器件的形成方法，其特征在于，所述第二保护层为氮化硅、氧化硅或者氮氧化硅中的一种。
11.根据权利要求10所述半导体器件的形成方法，其特征在于，所述第二保护层的厚度范围为
12.根据权利要求11所述半导体器件的形成方法，其特征在于，去除所述第二保护层的方法为湿法去除。
13.根据权利要求6所述半导体器件的形成方法，其特征在于，所述第二区域上的第二保护层、第一保护层及侧墙和第一区域的光刻胶层、第二保护层及第一保护层的去除顺序为：首先去除第二区域的第二保护层；然后同时去除第一区域的光刻胶层和第二区域的第一保护层；接着去除第二区域的侧墙及第一区域的第二保护层；最后去除第一区域的第一保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010275172.1A CN102386061B (zh) | 2010-09-01 | 2010-09-01 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010275172.1A CN102386061B (zh) | 2010-09-01 | 2010-09-01 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102386061A true CN102386061A (zh) | 2012-03-21 |
| CN102386061B CN102386061B (zh) | 2015-04-29 |
Family
ID=45825362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010275172.1A Active CN102386061B (zh) | 2010-09-01 | 2010-09-01 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102386061B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104866132A (zh) * | 2014-02-21 | 2015-08-26 | 保力马科技(日本)株式会社 | 触摸传感器的制造方法及触摸传感器 |
| CN107785247A (zh) * | 2016-08-24 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极及半导体器件的制造方法 |
| CN110504216A (zh) * | 2019-08-29 | 2019-11-26 | 上海华力微电子有限公司 | 半导体器件的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114226A (en) * | 1999-02-08 | 2000-09-05 | United Microelectronics Corp | Method of manufacturing electrostatic discharge protective circuit |
| US20020195686A1 (en) * | 2001-06-22 | 2002-12-26 | Samsung Electronics Co., Ltd. | Semiconductor device having shared contact and fabrication method thereof |
| US20040256732A1 (en) * | 2003-06-20 | 2004-12-23 | Taiwan Semicondutor Manufacturing Co. | Shared contact for high-density memory cell design |
| KR100552859B1 (ko) * | 2004-12-23 | 2006-02-22 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
-
2010
- 2010-09-01 CN CN201010275172.1A patent/CN102386061B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114226A (en) * | 1999-02-08 | 2000-09-05 | United Microelectronics Corp | Method of manufacturing electrostatic discharge protective circuit |
| US20020195686A1 (en) * | 2001-06-22 | 2002-12-26 | Samsung Electronics Co., Ltd. | Semiconductor device having shared contact and fabrication method thereof |
| US20040256732A1 (en) * | 2003-06-20 | 2004-12-23 | Taiwan Semicondutor Manufacturing Co. | Shared contact for high-density memory cell design |
| KR100552859B1 (ko) * | 2004-12-23 | 2006-02-22 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104866132A (zh) * | 2014-02-21 | 2015-08-26 | 保力马科技(日本)株式会社 | 触摸传感器的制造方法及触摸传感器 |
| CN107785247A (zh) * | 2016-08-24 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极及半导体器件的制造方法 |
| CN110504216A (zh) * | 2019-08-29 | 2019-11-26 | 上海华力微电子有限公司 | 半导体器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102386061B (zh) | 2015-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100955265B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| CN111524795B (zh) | 自对准双重图形化方法及其形成的半导体结构 | |
| US10658489B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN104425220A (zh) | 图案的形成方法 | |
| US7585727B2 (en) | Method for fabricating semiconductor device having bulb-shaped recess gate | |
| KR100831571B1 (ko) | 플래시 소자 및 이의 제조 방법 | |
| US7413960B2 (en) | Method of forming floating gate electrode in flash memory device | |
| CN102386061B (zh) | 半导体器件的形成方法 | |
| CN109659222B (zh) | 半导体装置的形成方法 | |
| CN100539083C (zh) | 闪存器件的制造方法 | |
| US7696074B2 (en) | Method of manufacturing NAND flash memory device | |
| KR101001466B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| US20070111449A1 (en) | Non-volatile memory cell and method for manufacturing the same | |
| CN110690112B (zh) | 利用反向间距加倍工艺形成表面平坦化结构及方法 | |
| US20070148863A1 (en) | Method for fabricating semiconductor device | |
| JP2009099742A (ja) | 半導体装置の製造方法 | |
| US7001842B2 (en) | Methods of fabricating semiconductor devices having salicide | |
| CN113097294B (zh) | 一种栅极特征尺寸的控制方法及场效应晶体管 | |
| CN101958277B (zh) | 金属布线沟槽的形成方法 | |
| KR100670673B1 (ko) | 반도체장치의 제조 방법 | |
| CN1988111A (zh) | 闪存器件的浮置栅极的制造方法 | |
| US20080124914A1 (en) | Method of fabricating flash memory device | |
| KR20040076982A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100706824B1 (ko) | 반도체장치의 제조 방법 | |
| CN102446725A (zh) | 一种层叠栅极制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121101 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121101 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |