CN113097294B - 一种栅极特征尺寸的控制方法及场效应晶体管 - Google Patents
一种栅极特征尺寸的控制方法及场效应晶体管 Download PDFInfo
- Publication number
- CN113097294B CN113097294B CN202110231131.0A CN202110231131A CN113097294B CN 113097294 B CN113097294 B CN 113097294B CN 202110231131 A CN202110231131 A CN 202110231131A CN 113097294 B CN113097294 B CN 113097294B
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- isolation side
- gate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 110
- 230000005669 field effect Effects 0.000 title claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 193
- 230000008569 process Effects 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 43
- 125000006850 spacer group Chemical group 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- 229910052799 carbon Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000004380 ashing Methods 0.000 claims description 8
- 230000003667 anti-reflective effect Effects 0.000 claims description 7
- 229920000642 polymer Polymers 0.000 claims description 7
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 239000006117 anti-reflective coating Substances 0.000 claims description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- 238000003672 processing method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 26
- 239000000463 material Substances 0.000 description 14
- 238000004140 cleaning Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000002894 organic compounds Chemical group 0.000 description 1
- 125000005375 organosiloxane group Chemical group 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请实施例提供一种栅极特征尺寸的控制方法及场效应晶体管，应用于自对准双图案工艺，其中，所述方法包括：在栅极介质层上，依次形成至少两个隔离侧墙、包裹每一所述隔离侧墙的牺牲层、和位于所述牺牲层表面的低温氧化物层，其中，所述隔离侧墙用于定义栅极的特征尺寸；对所述低温氧化物层和所述牺牲层，依次进行刻蚀处理，以暴露出所述隔离侧墙中的目标隔离侧墙；对所述目标隔离侧墙进行减薄处理，得到减薄隔离侧墙，通过所述减薄隔离侧墙刻蚀所述栅极介质层，形成所述栅极。
Description
技术领域
本申请涉及半导体技术领域，涉及但不限于一种栅极特征尺寸的控制方法及场效应晶体管。
背景技术
在鳍式场效应晶体管(Fin Field-Effect Transistor，FINFET)的栅极(Gate，G)的自对准双图案(Self-Aligned Double Patterning，SADP)形成工艺中，为了保证器件的多样性，需要对同时形成的栅极的一部分做关键尺寸(Critical Dimension，CD)的缩小。
相关技术中对栅极的关键尺寸进行缩减时，在湿法清洗过程中，会使用浓度较高的浓硫酸等清洗液，然而，浓度较高的浓硫酸会对SADP工艺中作为栅极图案的隔离侧墙产生氧化和腐蚀，使得隔离侧墙的边缘粗糙度(Line Edge Roughness，LER)变大，进而影响栅极形成过程的良率。
发明内容
有鉴于此，本申请实施例提供一种栅极特征尺寸的控制方法及场效应晶体管。
本申请的技术方案是这样实现的：
第一方面，本申请实施例提供一种栅极特征尺寸的控制方法，应用于自对准双图案工艺，所述方法包括：
在栅极介质层上，依次形成至少两个隔离侧墙、包裹每一所述隔离侧墙的牺牲层、和位于所述牺牲层表面的低温氧化物层，其中，所述隔离侧墙用于定义栅极的特征尺寸；
对所述低温氧化物层和所述牺牲层，依次进行刻蚀处理，以暴露出所述隔离侧墙中的目标隔离侧墙；
对所述目标隔离侧墙进行减薄处理，得到减薄隔离侧墙；
通过所述减薄隔离侧墙刻蚀所述栅极介质层，形成所述栅极。
在一些实施例中，所述对所述低温氧化物层和所述牺牲层，依次进行刻蚀处理之前，所述方法还包括：
依次形成位于所述低温氧化物层之上的抗反射层和光刻胶层；
所述对所述低温氧化物层和所述牺牲层，依次进行刻蚀处理，以暴露出所述隔离侧墙中的目标隔离侧墙，包括：
通过将设置于所述光刻胶层上的预设图案，依次转移至所述抗反射层、所述低温氧化物层和所述牺牲层中，以暴露出所述目标隔离侧墙。
在一些实施例中，所述抗反射层包括介电抗反射涂层，所述介电抗反射涂层包括任意一种含氮化合物。
在一些实施例中，在所述减薄处理过程中，所述低温氧化物层同时被去除；所述方法还包括：
去除所述牺牲层，以暴露出所述隔离侧墙中的未经过所述减薄处理的非目标隔离侧墙；
通过所述非目标隔离侧墙刻蚀所述栅极介质层，形成所述栅极。
在一些实施例中，所述牺牲层包括旋涂碳层；所述去除所述牺牲层，包括：
在第一预设工艺参数下，对所述旋涂碳层进行灰化处理，得到含碳聚合物；
采用预设浓度的腐蚀溶液，去除所述旋涂碳层，其中，所述第一预设工艺参数包括预设温度和/或预设气体浓度。
在一些实施例中，其特征在于，所述腐蚀溶液包括以下任意一种：硫酸溶液、氢氟酸溶液和SC1溶液，且经过所述预设浓度的腐蚀溶液的腐蚀作用之后，所述隔离侧墙的暴露面的粗糙度小于阈值。
在一些实施例中，所述对所述目标隔离侧墙进行减薄处理，得到减薄隔离侧墙，包括：
在第二预设工艺参数下，采用预设气体的等离子体，对所述目标隔离侧墙进行减薄处理，以缩减所述目标隔离侧墙的宽度，得到所述减薄隔离侧墙；
其中，所述第二预设工艺参数包括以下至少之一：预设电压、预设温度、预设等离子体流量和预设时间，所述预设气体包括四氟甲烷或任意一种惰性气体。
在一些实施例中，所述栅极介质层包括多晶硅层、氮化硅层和氧化物层，所述方法还包括：
依次形成位于鳍状衬底之上的所述多晶硅层、所述氮化硅层和所述氧化物层。
在一些实施例中，所述通过所述减薄隔离侧墙定义具有第一特征尺寸的栅极，以实现对所述栅极特征尺寸的控制，包括：
以所述减薄隔离侧墙为栅极图案，依次刻蚀所述氧化物层、所述氮化硅层和所述多晶硅层，形成具有所述第一特征尺寸的栅极，以实现对所述栅极特征尺寸的控制。
在一些实施例中，所述栅极至少为鳍式场效应晶体管的栅极，所述鳍式场效应晶体管至少应用于三维存储器的逻辑电路中。
第二方面，本申请实施例提供一种场效应晶体管，至少包括：具有不同特征尺寸的多个栅极；
所述多个栅极的特征尺寸通过上述栅极特征尺寸的控制方法进行控制。
本申请实施例提供一种栅极特征尺寸的控制方法及场效应晶体管，应用于自对准双图案工艺，在栅极介质层上，依次形成至少两个隔离侧墙、包裹隔离侧墙的牺牲层、位于牺牲层表面的低温氧化物层，对低温氧化物层和牺牲层，依次进行刻蚀处理，以暴露出隔离侧墙中的目标隔离侧墙，并对目标隔离侧墙进行减薄处理，得到减薄隔离侧墙，通过减薄隔离侧墙刻蚀栅极介质层，形成栅极，由于低温氧化物层能够在减薄过程中被去除，因此，在后续的湿法清洗过程中可以采用比较温和的清洗条件，不会对隔离侧墙产生腐蚀和氧化，可以减小隔离侧墙的边缘粗糙度，进而提升栅极形成过程的良率。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1A为相关技术中形成掩膜结构的结构示意图；
图1B为相关技术中刻蚀掩膜结构和对隔离侧墙进行缩减的结构示意图；
图1C为相关技术中去除SOC和Si-arc的结构示意图；
图1D为相关技术中形成栅极的结构示意图；
图2A为本申请实施例提供的栅极特征尺寸的控制方法的一种可选的流程示意图；
图2B为本申请实施例提供的形成隔离侧墙、牺牲层和低温氧化物层的结构示意图；
图2C为本申请实施例提供的对低温氧化物层和牺牲层进行光刻处理的结构示意图；
图2D为本申请实施例提供的对目标隔离侧墙进行减薄处理的结构示意图；
图2E为本申请实施例提供的形成栅极的结构示意图；
图3A为本申请实施例提供的栅极特征尺寸的控制方法的一种可选的流程示意图；
图3B为本申请实施例提供的形成栅极介质层和隔离侧墙的结构示意图；
图3C为本申请实施例提供的形成掩膜结构的结构示意图；
图3D为本申请实施例提供的打开目标隔离侧墙区域的结构示意图；
图3E为本申请实施例提供的对目标隔离侧墙进行减薄处理的结构示意图；
图3F为本申请实施例提供的去除牺牲层的结构示意图；
图3G为本申请实施例提供的形成栅极的结构示意图；
图4为本申请实施例提供的场效应晶体管的一种可选的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
在后续的描述中，使用用于表示元件的诸如“模块”或“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”或“单元”可以混合地使用。
相关技术中，隔离侧墙形成于栅极之上，用于定义栅极的关键尺寸，且相关技术中采用由旋涂碳层(Spin On Carbon，SOC)+硅抗反射层涂层(Silicon anti-reflectioncoating，Si-arc)+光刻胶层(Photoresist，PR)组成的掩膜结构包裹隔离侧墙，通过打开需要缩减的部分隔离侧墙区域，采用干法刻蚀技术对暴露的部分隔离侧墙的特征尺寸(即栅极的关键尺寸CD)进行缩减。图1A为相关技术中形成掩膜结构的结构示意图，如图1A所示，所述隔离侧墙104形成于氧化物层103之上，所述氧化物层103之下的结构还包括：氮化硅层102、多晶硅层101和衬底100；所述隔离侧墙104包括：隔离侧墙104-1、隔离侧墙104-2、隔离侧墙104-3和隔离侧墙104-4，所述掩膜结构10包括：SOC 105、Si-arc 106和PR 107，所述掩膜结构10包裹所述隔离侧墙，所述隔离侧墙的材料为SiN，所述隔离侧墙用于定义栅极的关键尺寸。图1B为相关技术中刻蚀掩膜结构和对隔离侧墙进行缩减的结构示意图，如图1B所示，通过PR 107上的图案，对所述Si-arc 106和SOC 105依次进行刻蚀处理，暴露出需要缩减的隔离侧墙104-1和104-2；然后，采用四氟化碳气体的等离子108，对暴露出的隔离侧墙104-1和104-2进行干法刻蚀，得到缩减后的隔离侧墙104-1'和104-2'。相关技术中，由于Si-arc为一种比较坚硬的有机硅氧烷，因此，在采用四氟化碳气体对隔离侧墙104-1和104-2进行干法刻蚀过程中，Si-arc有残留的风险，Si-arc 106不能完全被去除。
相关技术中，在得到缩减后的隔离侧墙104-1'和104-2'之后，需要通过灰化去除SOC 105，并通过湿法清洗工艺去除灰化工艺残留的聚合物和Si-arc 106；然后，通过缩减后的隔离侧墙104-1'和104-2'和未缩减的隔离侧墙104-3和104-4作为栅极图案，刻蚀形成栅极。图1C为相关技术中去除SOC和Si-arc的结构示意图，如图1C所示，采用较大浓度的浓硫酸对灰化工艺残留的聚合物和Si-arc106进行氧化处理，以去除SOC和Si-arc。图1D为相关技术中形成栅极的结构示意图，如图1D所示，以缩减后的隔离侧墙104-1'、104-2'和未缩减的隔离侧墙104-3、104-4作为栅极图案，刻蚀形成栅极G1、栅极G2、栅极G3和栅极G4。相关技术中，在湿法清洗去除SOC和Si-arc的过程中，会使用浓度较高的浓硫酸等清洗液，但是，浓度较高的浓硫酸会对SADP工艺中作为栅极图案的隔离侧墙，产生氧化和腐蚀，使得隔离侧墙的LER变大，LER变大会对栅极形成过程的良率产生潜在的影响，进而影响栅极的形成过程。
基于相关技术中存在的上述问题，本申请实施例提供一种栅极的特征尺寸控制方法，在湿法清洗过程中可以采用比较温和的清洗条件，不会对隔离侧墙产生腐蚀和氧化，可以减小隔离侧墙的边缘粗糙度，进而提升栅极形成过程的良率。
图2A为本申请实施例提供的栅极特征尺寸的控制方法的一种可选的流程示意图，所述方法应用于SADP工艺，如图2A所示，所述方法包括如下步骤：
步骤S201、在栅极介质层上，依次形成至少两个隔离侧墙、包裹每一所述隔离侧墙的牺牲层、和位于所述牺牲层表面的低温氧化物层。
本申请实施例中，所述栅极介质层为构成栅极的介质层，例如，多晶硅层或氧化物层，这里，构成栅极的介质层可以是一层或者多层。
所述隔离侧墙是栅极图案传递的中间态，通过所述隔离侧墙的形状对栅极进行图案化，所述隔离侧墙用于定义栅极的特征尺寸，每个隔离侧墙最终对应生成一个栅极。这里，所述隔离侧墙通过SADP工艺形成，所述隔离侧墙的材料可以是氮化硅。
所述牺牲层形成于所述栅极介质层上，且所述牺牲层包裹所述隔离侧墙，所述牺牲层用于保护不需要进行栅极尺寸控制的隔离侧墙，所述牺牲层可以是旋涂碳层SOC或有机介电质层(Organic Dielectric Layer，ODL)。这里，所述牺牲层可以通过化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)或原子层沉积工艺(Atomic Layer Deposition，ALD)形成于所述栅极介质层的表面。
所述低温氧化物层形成于所述牺牲层之上，所述低温氧化物层(Low TemperatureOxide，LTO)作为硬掩膜(Hard Mask，HM)，用于将光刻胶上的团转移至牺牲层之上。所述LTO可以通过CVD、PVD或者ALD的工艺形成于所述牺牲层的表面。
图2B为本申请实施例提供的形成隔离侧墙、牺牲层和低温氧化物层的结构示意图，如图2B所示，在栅极介质层201之上形成了三个隔离侧墙202-1、202-2和202-3，并依次形成了包裹每一隔离侧墙的牺牲层203和位于牺牲层203表面的低温氧化物层204。
在一些实施例中，所述隔离侧墙可以通过以下步骤形成：
步骤S10、形成叠层结构，所述叠层结构包括光刻胶层、含硅抗反射层、有机电介质层和芯轴材料层。
步骤S11、将所述光刻胶形成光刻胶图形，通过所述光刻胶图形光刻形成栅极的芯轴结构。
步骤S12、在所述芯轴结构的顶部和侧壁覆盖形成SiN材料层。
步骤S13、刻蚀去除覆盖在所述芯轴结构顶部的SiN材料。
步骤S14、刻蚀去位于SiN材料之间的芯轴结构，以形成所述隔离侧墙。
步骤S202、对所述低温氧化物层和所述牺牲层，依次进行刻蚀处理，以暴露出所述隔离侧墙中的目标隔离侧墙。
这里，所述目标隔离侧墙为待减薄的隔离侧墙，本申请实施例中，可以根据需要在至少两个隔离侧墙中任意选择一个或多个隔离侧墙作为所述目标隔离侧墙。例如，可以确定隔离侧墙202-2为目标隔离侧墙。
图2C为本申请实施例提供的对低温氧化物层和牺牲层进行光刻处理的结构示意图，如图2C所示，通过对位于目标隔离侧墙202-2之上的低温氧化物层和牺牲层进行光刻处理，以暴露出目标隔离侧墙202-2。
步骤S203、对所述目标隔离侧墙进行减薄处理，得到减薄隔离侧墙。
如图2D所示，为本申请实施例提供的对目标隔离侧墙进行减薄处理的结构示意图，本申请实施例中，采用等离子体刻蚀工艺对目标隔离侧墙202-2的每一暴露面进行减薄处理，以减小目标隔离侧墙202-2的宽度，得到减薄隔离侧墙202-2'。
本申请实施例中，由于低温氧化物层由氧化层材料组成，因此，在采用等离子体刻蚀过程中，低温氧化物层204能够被轻易地去除。
步骤S204、通过所述减薄隔离侧墙刻蚀所述栅极介质层，形成所述栅极。
本申请实施例中，在得到减薄隔离侧墙之后，去除多余的牺牲层，暴露出未被减薄的隔离侧墙202-1和202-3，并通过未被减薄的隔离侧墙202-1、202-3和减薄隔离侧墙202-2'刻蚀栅极介质层，形成具有不同特征尺寸的栅极，实现对栅极的特征尺寸进行控制。
图2E为本申请实施例提供的形成栅极的结构示意图，如图2E所示，通过减薄隔离侧墙202-2'形成了具有第一特征尺寸D1的栅极G2，通过隔离侧墙202-1和隔离侧墙202-3，形成了具有第二特征尺寸D2的栅极G1和栅极G3。
本申请实施例提供的栅极特征尺寸的控制方法，应用于自对准双图案工艺，在栅极介质层上，依次形成至少两个隔离侧墙、包裹隔离侧墙的牺牲层、位于牺牲层表面的低温氧化物层，对低温氧化物层和牺牲层，依次进行刻蚀处理，以暴露出隔离侧墙中的目标隔离侧墙，并对目标隔离侧墙进行减薄处理，得到减薄隔离侧墙，通过减薄隔离侧墙刻蚀栅极介质层，形成栅极，由于低温氧化物层能够在减薄过程中被去除，因此，在后续的湿法清洗过程中可以采用比较温和的清洗条件，不会对隔离侧墙产生腐蚀和氧化，可以减小隔离侧墙的边缘粗糙度，进而提升栅极形成过程的良率。
图3A为本申请实施例提供的栅极特征尺寸的控制方法的一种可选的流程示意图，所述方法应用于SADP工艺，如图3A所示，所述方法包括以下步骤：
步骤S301、依次形成位于鳍状衬底之上的多晶硅层、氮化硅层和氧化物层。
所述鳍状衬底是具有鳍状结构的衬底，所述栅极可以是鳍式场效应晶体管的栅极，这里，所述衬底可以是半导体衬底，并且可以包括至少一个单质半导体材料(例如，硅衬底、锗衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。本申请实施例中，所述衬底可以是硅晶圆。
所述多晶硅层、所述氮化硅层和所述氧化物层共同构成栅极介质层，所述多晶硅层、所述氮化硅层和所述氧化物层用于形成栅极。
图3B为本申请实施例提供的形成栅极介质层和隔离侧墙的结构示意图，如图3B所示，在衬底300之上形成了多晶硅层301、在多晶硅层301之上形成了氮化硅层302、并且在氮化硅层302之上形成了氧化物层303，这里，所述氧化物层303的材料可以是氧化硅或者氮氧化硅，本申请实施例中，形成多晶硅层301、氮化硅层302和氧化物层303的方法包括但不限于以下至少之一：CVD、PVD、ALD、电渡法、溶胶凝胶法、或者液相沉积法等。
步骤S302、在所述氧化物层之上，依次形成至少两个隔离侧墙、包裹每一所述隔离侧墙的牺牲层、和位于所述牺牲层表面的低温氧化物层。
请继续参见图3B，在氧化物层303之上形成了具有相同特征尺寸的隔离侧墙304-1、隔离侧墙304-2、隔离侧墙304-3和隔离侧墙304-4，所述隔离侧墙用于定义栅极的特征尺寸。这里，隔离侧墙的形成过程请参考上述实施例进行理解。
图3C为本申请实施例提供的形成掩膜结构的结构示意图，如图3C所示，在氧化物层303之上形成了包裹每一所述隔离侧墙的牺牲层305、位于所述牺牲层305之上的低温氧化物层306。所述牺牲层305用于保护不需要进行栅极尺寸控制的隔离侧墙，这里，所述牺牲层为SOC，所述低温氧化物层的材料可以是SiO2。
在一些实施例中，形成所述牺牲层和所述低温氧化物层的方法包括但不限于以下至少之一：CVD、PVD、ALD、电渡法、溶胶凝胶法、或者液相沉积法。
步骤S303、依次形成位于所述低温氧化物层之上的抗反射层和光刻胶层。
所述抗反射层形成于所述低温氧化物层之上，所述抗反射层用于吸收光刻过程中的反射光线，本申请实施例中，所述抗反射层包括介电抗反射涂层(Dielectric Anti-Reflective Coating，Darc)，所述介电抗反射涂层包括任意一种含氮化合物，例如，氮氧化硅。
所述光刻胶层中光刻胶PR是一种对光敏感的有机化合物，光刻胶层的作用是保护材料不被刻蚀或离子注入。
请继续参见图3C，在低温氧化物层306之上，形成了抗反射层307和光刻胶层308，本申请实施例中，牺牲层305、低温氧化物层306、抗反射层307和光刻胶层308构成掩膜结构。
步骤S304、在所述至少两个隔离侧墙中，确定待减薄的目标隔离侧墙。
这里，所述目标隔离侧墙为待减薄的隔离侧墙，本申请实施例中，可以根据需要在至少两个隔离侧墙中任意选择一个或多个隔离侧墙作为所述目标隔离侧墙。
步骤S305、通过将设置于所述光刻胶层上的预设图案，依次转移至所述抗反射层、所述低温氧化物层和所述牺牲层中，以暴露出所述目标隔离侧墙。
本申请实施例中，所述预设图案为暴露目标隔离侧墙，保护除了目标隔离侧墙以外的其他隔离侧墙的图案。
图3D为本申请实施例提供的打开目标隔离侧墙区域的结构示意图，如图3D所示，通过将光刻胶层上的预设图案，转移至所述抗反射层、所述低温氧化物层和所述牺牲层中，以暴露出目标隔离侧墙304-3和304-4。
在一些实施例中，在将所述光刻胶层中的所述预设图案转移至抗反射层、低温氧化物层和牺牲层的过程中(即刻蚀所述抗反射层、所述低温氧化物层和所述牺牲层过程中)，所述光刻胶308和所述抗反射层307可以被自动去除。
步骤S306、在第二预设工艺参数下，采用预设气体的等离子体，对所述目标隔离侧墙进行减薄处理，以缩减所述目标隔离侧墙的宽度，得到所述减薄隔离侧墙。
如图3E所示，为本申请实施例提供的对目标隔离侧墙进行减薄处理的结构示意图，本申请实施例中，采用预设气体的等离子体309对目标隔离侧墙304-3和304-4的任意一个侧面进行减薄处理，以缩减目标隔离侧墙304-3和304-4的宽度，得到减薄隔离侧墙304-3'和304-4'。
这里，所述第二预设工艺参数包括以下至少之一：预设电压、预设温度、预设等离子体流量和预设时间。所述预设气体包括四氟甲烷或任意一种惰性气体，例如，氩气或氙气。
需要说明的是，在所述减薄处理过程中，所述低温氧化物层306同时被去除。本申请实施例中，所述栅极特征尺寸的控制方法还包括以下步骤：
步骤S307、去除所述牺牲层，以暴露出未经过所述减薄处理的非目标隔离侧墙。
这里，所述非目标隔离侧墙包括304-1和304-2。所述牺牲层为旋涂碳层SOC，所述去除所述牺牲层，以暴露出未经过所述减薄处理的非目标隔离侧墙，可以通过以下步骤来实现：
步骤S3071、在第一预设工艺参数下，对所述旋涂碳层进行灰化处理，得到含碳聚合物。
步骤S3072、采用预设浓度的腐蚀溶液，去除所述旋涂碳层。
这里，所述第一预设工艺参数包括预设温度和/或预设气体浓度。所述灰化处理是指在高温高氧条件下，通过燃烧去除样品中的有机物质。本申请实施例中，通过燃烧所述旋涂碳层，得到含碳聚合物作为副产物，并通过预设浓度的腐蚀溶液，去除所述含碳聚合物，进而暴露出非目标隔离侧墙304-1和304-2。
在一些实施例中，所述腐蚀溶液中包括以下任意一种：硫酸溶液、氢氟酸溶液和SC1溶液，且经过所述预设浓度的腐蚀溶液的腐蚀作用之后，所述隔离侧墙的暴露面的粗糙度小于阈值，这里，对阈值的大小不做限定。其中，SC1溶液是一种碱性的腐蚀液，由体积比为1：2：50的氨水、双氧水和水混合组成，SC1溶液的腐蚀机理是氧化，通过氧化机理去除待腐蚀物质。
如图3F所示，为本申请实施例提供的去除牺牲层的结构示意图，可以看出，去除牺牲层后暴露出了非目标隔离侧墙304-1和304-2。
步骤S308、通过所述减薄隔离侧墙和所述非目标隔离侧墙刻蚀所述栅极介质层，形成具有不同特征尺寸的栅极。
在一些实施例中，通过所述减薄隔离侧墙和所述非目标隔离侧墙刻蚀所述栅极介质层，形成具有不同特征尺寸的栅极，包括：以所述减薄隔离侧墙为栅极图案，依次刻蚀所述氧化物层、所述氮化硅层和所述多晶硅层，形成具有所述第一特征尺寸的栅极；和，以所述非目标隔离侧墙为栅极图案，依次刻蚀所述氧化物层、所述氮化硅层和所述多晶硅层，形成具有所述第二特征尺寸的栅极。
图3G为本申请实施例提供的形成栅极的结构示意图，如图3G所示，通过非目标隔离侧墙304-1、304-2和减薄隔离侧墙304-3'和304-4'刻蚀所述氧化物层303、所述氮化硅层302和所述多晶硅层301，对应形成了栅极G1'、G2'、G3'和G4'，其中，所述栅极G1'和G2'具有第二特征尺寸，所述栅极G3'和G4'具有第一特征尺寸，所述第二特征尺寸大于所述第一特征尺寸。
在一些实施例中，所述栅极至少为鳍式场效应晶体管的栅极，所述鳍式场效应晶体管至少应用于三维存储器的逻辑电路中，在其他实施例中，所述鳍式场效应晶体管也可以应用于互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)电路中。
本申请实施例中，首先在SOC+LTO+Darc+PR结构中的形成栅极缩减图案(即预设图案)；其次，打开目标隔离侧墙所在的区域(即去除目标隔离侧墙对应的SOC+LTO+Darc结构)，且在打开目标隔离侧墙所在的区域时PR和Darc可被去除；再次，对目标隔离侧墙进行缩减处理(即减薄处理)，并采用灰化工艺和湿法清洗工艺去除SOC，在对目标隔离侧墙进行缩减处理时LTO可自动去除；最后，通过缩减后的隔离侧墙和未缩减的隔离(即非目标隔离侧墙)侧墙定义栅极的特征尺寸。
本申请实施例中使用LTO全部取代Si-arc，作为栅极图案的硬掩模，由于LTO在对目标隔离侧墙的减薄处理过程中，能够自动去除，缺陷性能提升，进而在后续去除牺牲层SOC的过程中，会采用更加温和的湿法去除条件，不会对隔离侧墙产生氧化腐蚀，因此，减小了隔离侧墙的边缘粗糙度，进而也就不会对栅极的形成过程产生影响。
除此之外，本申请实施例还提供了一种场效应晶体管，图4为本申请实施例提供的场效应晶体管的结构示意图，如图4所示，所述场效应晶体管40至少包括：具有不同特征尺寸的多个栅极，分别为栅极G4、栅极G5和栅极G6。
其中，栅极G4、栅极G5和栅极G6分别具有不同的特征尺寸t1、t2和t3，栅极G4的特征尺寸t1大于栅极G5的特征尺寸t2，且栅极G5的特征尺寸t2大于栅极G6的特征尺寸t3。
本申请实施例中，所述多个栅极的特征尺寸通过上述实施例提供的栅极特征尺寸的控制方法进行控制，对于本申请实施例未详尽披露的技术特征，请参考上述实施例进行理解，这里，不再赘述，。
在一些实施例中，所述多个栅极由栅极介质层401形成，所述栅极介质层401可以由多晶硅层、氧化物层和氮化物层组成，这里，构成栅极的栅极介质层401可以是一层或者多层。
在一些实施例中，所述场效应晶体管还包括衬底402，所述多个栅极位于衬底之上，这里，衬底可以是鳍状衬底，对应地，所述场效应晶体管可以是鳍式场效应晶体管。
在一些实施例中，所述场效应晶体管还包括源极和漏极(图中未示出)，通过源极、漏极和栅极对逻辑电路中的电压进行控制。
本申请实施例提供的效应晶体管至少可以用于三维存储器的逻辑电路中。
本申请实施例提供的场效应晶体管，由于具有多个不同特征尺寸的栅极，如此，可以使得由该场效应晶体管构成的器件具有多样性，能够实现更多的功能。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (11)
1.一种栅极特征尺寸的控制方法，其特征在于，应用于自对准双图案工艺；所述方法包括：
在栅极层上，依次形成至少两个隔离侧墙、包裹每一所述隔离侧墙的牺牲层、和位于所述牺牲层表面的低温氧化物层，其中，所述隔离侧墙用于定义栅极的特征尺寸；
对所述低温氧化物层和所述牺牲层，依次进行刻蚀处理，以暴露出所述隔离侧墙中的目标隔离侧墙；
对所述目标隔离侧墙进行减薄处理，得到减薄隔离侧墙；
通过所述减薄隔离侧墙刻蚀所述栅极层，形成所述栅极。
2.根据权利要求1所述方法，其特征在于，所述对所述低温氧化物层和所述牺牲层，依次进行刻蚀处理之前，所述方法还包括：
依次形成位于所述低温氧化物层之上的抗反射层和光刻胶层；
所述对所述低温氧化物层和所述牺牲层，依次进行刻蚀处理，以暴露出所述隔离侧墙中的目标隔离侧墙，包括：
通过将设置于所述光刻胶层上的预设图案，依次转移至所述抗反射层、所述低温氧化物层和所述牺牲层中，以暴露出所述隔离侧墙中的目标隔离侧墙。
3.根据权利要求2所述的方法，其特征在于，所述抗反射层包括介电抗反射涂层，所述介电抗反射涂层包括任意一种含氮化合物。
4.根据权利要求1所述的方法，其特征在于，在所述减薄处理过程中，所述低温氧化物层同时被去除；所述方法还包括：
去除所述牺牲层，以暴露出所述隔离侧墙中的未经过所述减薄处理的非目标隔离侧墙；
通过所述非目标隔离侧墙刻蚀所述栅极层，形成所述栅极。
5.根据权利要求4所述的方法，其特征在于，所述牺牲层包括旋涂碳层；所述去除所述牺牲层，包括：
在第一预设工艺参数下，对所述旋涂碳层进行灰化处理，得到含碳聚合物；
采用预设浓度的腐蚀溶液，去除所述旋涂碳层，其中，所述第一预设工艺参数包括预设温度和/或预设气体浓度。
6.根据权利要求5所述的方法，其特征在于，所述腐蚀溶液包括以下任意一种：硫酸溶液、氢氟酸溶液和SC1溶液，且经过所述预设浓度的腐蚀溶液的腐蚀作用之后，所述隔离侧墙的暴露面的粗糙度小于阈值。
7.根据权利要求1所述的方法，其特征在于，所述对所述目标隔离侧墙进行减薄处理，得到减薄隔离侧墙，包括：
在第二预设工艺参数下，采用预设气体的等离子体，对所述目标隔离侧墙进行减薄处理，以缩减所述目标隔离侧墙的宽度，得到所述减薄隔离侧墙；
其中，所述第二预设工艺参数包括以下至少之一：预设电压、预设温度、预设等离子体流量和预设时间，所述预设气体包括四氟甲烷或任意一种惰性气体。
8.根据权利要求1所述的方法，其特征在于，所述栅极层包括多晶硅层、氮化硅层和氧化物层，所述方法还包括：
依次形成位于鳍状衬底之上的所述多晶硅层、所述氮化硅层和所述氧化物层。
9.根据权利要求8所述的方法，其特征在于，所述通过所述减薄隔离侧墙刻蚀所述栅极层，形成所述栅极，包括：
以所述减薄隔离侧墙为栅极图案，依次刻蚀所述氧化物层、所述氮化硅层和所述多晶硅层，形成具有第一特征尺寸的栅极，以实现对所述栅极特征尺寸的控制。
10.根据权利要求1至9任一项所述的方法，其特征在于，所述栅极至少为鳍式场效应晶体管的栅极，所述鳍式场效应晶体管至少应用于三维存储器的逻辑电路中。
11.一种场效应晶体管，其特征在于，至少包括：具有不同特征尺寸的多个栅极；
所述多个栅极的特征尺寸通过上述权利要求1至10任一项所提供的栅极特征尺寸的控制方法进行控制。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110231131.0A CN113097294B (zh) | 2021-03-02 | 2021-03-02 | 一种栅极特征尺寸的控制方法及场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110231131.0A CN113097294B (zh) | 2021-03-02 | 2021-03-02 | 一种栅极特征尺寸的控制方法及场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113097294A CN113097294A (zh) | 2021-07-09 |
| CN113097294B true CN113097294B (zh) | 2022-05-10 |
Family
ID=76666314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110231131.0A Active CN113097294B (zh) | 2021-03-02 | 2021-03-02 | 一种栅极特征尺寸的控制方法及场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113097294B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109560045A (zh) * | 2017-09-25 | 2019-04-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110571219A (zh) * | 2018-06-05 | 2019-12-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法和掩膜板 |
| CN111599816A (zh) * | 2020-05-28 | 2020-08-28 | 上海华力集成电路制造有限公司 | 改善sadp工艺中栅极刻蚀制程线宽差异的方法 |
| CN111834214A (zh) * | 2019-04-16 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9214360B2 (en) * | 2013-05-01 | 2015-12-15 | Globalfoundries Inc. | Methods of patterning features having differing widths |
| US10068766B2 (en) * | 2016-04-07 | 2018-09-04 | Globalfoundries Inc. | Oxidizing and etching of material lines for use in increasing or decreasing critical dimensions of hard mask lines |
| US10535652B2 (en) * | 2016-10-27 | 2020-01-14 | International Business Machines Corporation | Fabrication of vertical fin field effect transistors having top air spacers and a self-aligned top junction |
-
2021
- 2021-03-02 CN CN202110231131.0A patent/CN113097294B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109560045A (zh) * | 2017-09-25 | 2019-04-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110571219A (zh) * | 2018-06-05 | 2019-12-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法和掩膜板 |
| CN111834214A (zh) * | 2019-04-16 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111599816A (zh) * | 2020-05-28 | 2020-08-28 | 上海华力集成电路制造有限公司 | 改善sadp工艺中栅极刻蚀制程线宽差异的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113097294A (zh) | 2021-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100955265B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100953034B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP2008270730A (ja) | 半導体素子の微細パターン形成方法 | |
| KR101169164B1 (ko) | 반도체 소자의 형성 방법 | |
| KR101010467B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| US7696074B2 (en) | Method of manufacturing NAND flash memory device | |
| JP4791768B2 (ja) | 半導体素子のストレージノードコンタクトの形成方法 | |
| CN113097294B (zh) | 一种栅极特征尺寸的控制方法及场效应晶体管 | |
| CN108122824B (zh) | 半导体结构及其形成方法 | |
| KR100719168B1 (ko) | 비정질카본을 이용한 반도체소자의 제조 방법 | |
| CN111081547B (zh) | 半导体器件及其形成方法 | |
| CN102386061A (zh) | 半导体器件的形成方法 | |
| CN107706153B (zh) | 半导体器件的形成方法 | |
| KR20050010229A (ko) | 반도체 소자의 제조 방법 | |
| KR101123041B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100365755B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100807075B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US7517755B2 (en) | Method for fabricating semiconductor device | |
| KR20050067485A (ko) | 삼중 게이트스페이서를 구비한 반도체소자의 제조 방법 | |
| CN107799409B (zh) | 半导体结构的形成方法 | |
| KR100265853B1 (ko) | 반도체소자제조방법 | |
| KR100976684B1 (ko) | 반도체 메모리 소자의 콘택홀 형성 방법 | |
| CN116504719A (zh) | 半导体结构及其形成方法 | |
| KR20020058512A (ko) | 반도체 소자의 제조 방법 | |
| KR100983432B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |