CN111599816A - 改善sadp工艺中栅极刻蚀制程线宽差异的方法 - Google Patents
改善sadp工艺中栅极刻蚀制程线宽差异的方法 Download PDFInfo
- Publication number
- CN111599816A CN111599816A CN202010466140.3A CN202010466140A CN111599816A CN 111599816 A CN111599816 A CN 111599816A CN 202010466140 A CN202010466140 A CN 202010466140A CN 111599816 A CN111599816 A CN 111599816A
- Authority
- CN
- China
- Prior art keywords
- side wall
- etching
- layer
- sacrificial layer
- mandrel structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 230000008569 process Effects 0.000 title claims abstract description 51
- 238000005530 etching Methods 0.000 title claims abstract description 47
- 238000000101 transmission high energy electron diffraction Methods 0.000 title claims abstract 3
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- -1 hydrogen ions Chemical class 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 20
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 230000015654 memory Effects 0.000 description 14
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 230000006872 improvement Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- FMGSKLZLMKYGDP-UHFFFAOYSA-N Dehydroepiandrosterone Natural products C1C(O)CCC2(C)C3CCC(C)(C(CC4)=O)C4C3CC=C21 FMGSKLZLMKYGDP-UHFFFAOYSA-N 0.000 description 4
- FMGSKLZLMKYGDP-USOAJAOKSA-N dehydroepiandrosterone Chemical compound C1[C@@H](O)CC[C@]2(C)[C@H]3CC[C@](C)(C(CC4)=O)[C@@H]4[C@@H]3CC=C21 FMGSKLZLMKYGDP-USOAJAOKSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229960002847 prasterone Drugs 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种改善SADP工艺中栅极刻蚀制程线宽差异的方法，步骤如下：在芯轴结构的侧面形成侧墙；去除芯轴结构；淀积牺牲层覆盖侧墙；对牺牲层进行回刻使侧墙的顶部露出，同一组侧墙的露出部分的间隙宽度小于未露出部分的间隙宽度；采用离子注入工艺对侧墙的露出部分进行修饰，侧墙中被修饰的露出部分能被DHF去除；采用DHF去除侧墙被修饰的部分；去除剩余的牺牲层。本发明在芯轴结构侧面形成侧墙后淀积牺牲层对侧墙进行覆盖，通过回刻使侧墙的顶部露出，采用离子注入工艺进行侧墙露出部分的修饰，利用被离子修饰过的侧墙能被DHF去除的特点去除侧墙的露出部分，避免了现有工艺中刻蚀减薄形成的芯轴结构上下宽度不一致对后续栅极刻蚀制程中各层刻蚀的影响。
Description
技术领域
本发明涉及半导体制造技术领域，特别属于一种SADP工艺中的侧墙制造方法，尤其适用于NAND flash存储器。
背景技术
随着对高容量的半导体存储装置的需求日益增加，这些半导体存储装置的集成密度受到人们的关注。为了提高半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内部结构单元等方式在单一晶片上形成多个存储单元。其中，对于通过改变内部单元结构来提高集成密度的方法来说，目前已经尝试通过改变有源区的平面布置或改变单元布局来减小单元面积。
NAND flash存储器(NAND闪存)是flash存储器的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。NAND闪存是一种比磁盘驱动器更好的存储设备，由于NAND闪存以页为单位进行读写数据，所以适合于存储连续的数据，如图片、音频或其它文件数据，同时因其成本低、容量大且写入速度快、擦除时间短的优点在移动通讯装置及便携式多媒体装置的存储领域得到广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
目前，为了提高NAND闪存的容量，需要在制备过程中提高NAND闪存的集成密度。NAND闪存的数据是以bit的方式保存在最小操作擦写读单元memory cell，简称cell，通常一个最小操作擦写读单元cell中只能存储一个bit。这些最小操作擦写读单元cell以8个或16个为单位，连成bit line，形成所谓的byte/word，这就是NAND闪存的位宽。这些line会再组成page，再由page组成block，具体一片flash上有多少个block根据需要而定。
半导体制造技术进入24nm及以下技术节点之后，在制备NAND闪存的过程中，需要采用间隔物图案化技术(Spacer Patterning Technology，SPT)以及自对准双图案工艺(Self-Aligned Double Patterning，SADP工艺)制备纳米尺度的晶体管。采用所述方法处理半导体的晶片时通常使用公知的图案化和刻蚀工艺在晶片中形成半导体器件的特征，在这些光刻工艺中，光刻胶材料沉积在晶片上，然后暴露于经过中间掩膜过滤的光线，通过中间掩膜后，该光线接触该光刻胶材料的表面，该光线改变该光刻胶材料的化学成分从而显影机可以去除该光刻胶材料的一部分，得到所需要的图案。
在自对准双图案工艺中，首先形成芯轴结构，然后形成侧墙结构，再将芯轴结构移除掉之后，以剩余的侧墙结构来定义后续图形的关键尺寸。可用于形成芯轴图形的材料较多，其中氮化硅层(SIN)受到广泛应用，主要原因在于其可以较好地做到对下层膜层的选择比。
由于ArF湿浸式曝光设备的曝光极限，有源区(AA)/栅极(GT)/Cell M2 layer的最小操作擦写读单元cell区采用自对准双图案工艺来形成最终的图形pattern。如图1至图12所示，采用SADP工艺形成NAND flash的栅环Gate loop具体包括如下步骤：
步骤1，形成叠层结构，该叠层结构从上至下依次为光刻胶PR、含硅抗反射层Si-ARC、有机介电质层ODL、高温氧化物层(HTO)层、第一TEOS层、无定形硅层A-Si、第二TEOS层、氮化硅SiN层、控制栅层CG、氧化层-氮化层-氧化层结构ONO、浮栅层FG和氧化层Gox，所述叠层结构形成在最小操作擦写读单元Cell上；
步骤2，将所述光刻胶形成光刻胶图形，进行控制栅芯轴的光刻，如图1所示；
步骤3，按照所述光刻胶图形进行刻蚀，形成控制栅的芯轴结构，所述芯轴结构由上部的HTO层和下部的第一TEOS层组成，如图2所示；
按照所述光刻胶图形刻蚀所述叠层结构中的含硅抗反射层Si-ARC、有机介电质层ODL、HTO层、第一TEOS层至无定形硅层A-Si为止，所述HTO层和第一TEOS层被刻蚀形成彼此相间的条形结构，即芯轴结构；
步骤4，对控制栅的芯轴结构进行减薄(Slimming)工艺，如图3所示；
步骤5，采用原子层沉积工艺在所述芯轴结构的顶部和侧壁覆盖一层SiN，如图4所示，同时，所述SiN层还覆盖在所述芯轴结构外的无定形硅层A-Si表面；
步骤6，对所述SiN层进行刻蚀，覆盖在所述芯轴结构侧壁的SiN形成控制栅的侧墙Spacer，同时所述芯轴结构顶部的SiN及无定形硅层A-Si表面的SiN刻蚀去除，如图5所示；
步骤7，去除控制栅的侧墙Spacer之间的所述芯轴结构，如图6所示；
步骤8，在所述无定形硅层A-Si上形成掩膜结构，所述掩膜结构是三层结构，所述三层结构由上至下为光刻胶PR、含硅抗反射层Si-ARC和有机介电质层ODL；
步骤9，去除选择栅极区域外的光刻胶，如图7所示；
步骤10，按照所述光刻胶图形进行刻蚀，刻蚀去除选择栅极区域外的所述含硅抗反射层Si-ARC和有机介电质层ODL至无定形硅层A-Si为止，去除光刻胶，如图8所示；
步骤11，对作为前述刻蚀停止层的所述无定形硅层A-Si进行刻蚀，如图9所示；
步骤12，刻蚀第二TEOS层和氮化硅SiN层，打开硬掩膜HM，如图10所示；
步骤13，刻蚀控制栅层、ONO层和浮栅层，完成最小操作擦写读单元Cell区域和选择栅极SG区域的图形定义，如图11、图12所示。
结合目前的生产流程(process flow)以及控制栅极(CG)芯轴干法刻蚀(core dryetch)和湿法减薄(wet slimming)制程的表现，在控制栅极芯轴减薄工艺后芯轴(core)的形貌呈现“大头”的形貌，即芯轴之间的间隙上下宽度不等，如图13、图14所示，芯轴的顶部和底部的宽度大于中部的宽度，最小操作擦写读单元的侧墙刻蚀后顶部会形成不对称的形貌，进而影响到后续栅极刻蚀制程的硬掩膜HM的角度，如图15所示，由于“shadow”效应，会影响栅极全刻蚀后的线宽的关键尺寸差异(line CDU)。
发明内容
本发明要解决的技术问题是提供一种改善SADP工艺中栅极刻蚀制程线宽差异的方法，可以解决现有SADP工艺中刻蚀减薄形成的芯轴结构上下宽度不一致而影响后续栅极刻蚀制程的问题。
为了解决上述问题，本发明提供的改善SADP工艺中栅极刻蚀制程线宽差异的方法，包括如下步骤：
步骤1，在芯轴结构的侧面形成侧墙；
步骤2，去除所述芯轴结构；
步骤3，淀积牺牲层覆盖所述侧墙；
步骤4，对所述牺牲层进行回刻，使所述侧墙的顶部露出，同一组侧墙的露出部分的间隙宽度小于未露出部分的间隙宽度；
步骤5，采用离子注入工艺对所述侧墙的露出部分进行修饰，所述侧墙中被修饰的露出部分能被DHF去除；
步骤6，采用DHF去除所述侧墙被修饰的部分；
步骤7，去除剩余的牺牲层。
进一步的改进是，在步骤3中，所述牺牲层为有机介电质层或旋涂碳层。
进一步的改进是，在步骤4中，所述回刻采用干法刻蚀。
进一步的改进是，所述回刻采用氮气或氢气或氧气。
进一步的改进是，在步骤5中，所述离子注入工艺采用轻离子。
进一步的改进是，所述离子注入工艺的离子为氢离子。
进一步的改进是，在步骤5中，所述离子注入工艺为垂直注入。
进一步的改进是，在步骤7中，采用干法刻蚀去除剩余的牺牲层。
进一步的改进是，所述干法刻蚀采用氮气或氢气或氧气。
进一步的改进是，所述侧墙为氮化硅侧墙。
与现有技术相比，本发明在芯轴结构侧面形成侧墙后淀积牺牲层对侧墙进行覆盖，通过回刻使侧墙的非对称部分露出，增加了一步采用离子注入工艺进行侧墙露出部分的修饰，利用被离子修饰过的侧墙能被DHF去除的特点采用DHF去除侧墙的露出部分，这样最终保留的侧墙部分上下宽度相等(呈方形形貌)，可以避免现有工艺中刻蚀减薄形成的芯轴结构上下宽度不一致(呈“大头”形貌)对后续栅极刻蚀制程中各层刻蚀的影响，从而提高器件的一致性和性能。
附图说明
图1至图12为利用现有SADP工艺的侧墙制造方法形成栅环的各步骤的器件结构示意图；
图13为图3所示器件的局部扫描图；
图14为图4所示器件的局部扫描图；
图15为图9所示器件的局部扫描图；
图16至图21为本发明的SADP工艺的侧墙制造方法各步骤的器件结构示意图；
图22为本发明的SADP工艺的侧墙制造方法的流程图。
具体实施方式
下面结合附图通过特定的具体实施例说明本发明的实施方式，本领域技术人员可以由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。在以下描述中阐述了具体细节以便于充分理解本发明，但是本发明亦可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，本领域技术人员在不背离本发明的精神下可以进行各种类似推广和替换。
如图22所示，是本发明实施例的流程图，如图16至图21所示，是本发明实施例的方法各步骤的器件结构示意图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构思，所以图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数量、形状及尺寸汇智，其实际实施时各组件的形态、数量及比例可随意改变。
本发明提供的改善SADP工艺中栅极刻蚀制程线宽差异的方法，以NAND flash为例进行说明，如图22所示，包括如下步骤：
步骤1，在芯轴结构的侧面形成侧墙；
具体地，分为形成芯轴结构、淀积氮化硅以及刻蚀氮化硅形成侧墙三步；
所述芯轴结构的形成步骤包括：1)形成叠层结构；2)将所述光刻胶形成光刻胶图形，进行控制栅芯轴的光刻；3)按照所述光刻胶图形刻蚀所述叠层结构中的含硅抗反射层Si-ARC、有机介电质层ODL、HTO层、第一TEOS层至无定形硅层A-Si为止，所述HTO层和第一TEOS层被刻蚀形成彼此相间的条形结构，即芯轴结构；4)对控制栅的芯轴结构进行减薄(Slimming)工艺；
其中，叠层结构从上至下依次为光刻胶PR、含硅抗反射层Si-ARC、有机介电质层ODL、HTO层、第一TEOS层、无定形硅层A-Si、第二TEOS层、氮化硅(SiN)层、控制栅层CG、氧化层-氮化层-氧化层结构ONO、浮栅层FG和氧化层Gox，所述叠层结构形成在最小操作擦写读单元Cell上；在本实施例中，氮化硅层下面的所有层未分别标注，仅以Under layer表示；
其中，采用原子层沉积工艺在所述芯轴结构的顶部和侧壁覆盖SiN，对所述SiN层进行刻蚀，覆盖在所述芯轴结构侧壁的SiN形成控制栅的侧墙Spacer，同时所述芯轴结构顶部的SiN刻蚀去除；
步骤2，去除所述芯轴结构，如图16所示；
步骤3，淀积牺牲层覆盖所述侧墙，如图17所示；
所述牺牲层为有机介电质层(Organic Dielectric Layer，ODL)或旋涂碳层(SpinOn Carbon，SOC)；
步骤4，对所述牺牲层进行回刻，使所述侧墙的顶部露出(使芯轴结构顶部的“大头”形貌处对应的侧墙露出)，同一组侧墙的露出部分的间隙宽度小于未露出部分的间隙宽度，如图18所示；
具体地，所述回刻采用干法刻蚀，采用氮气或氢气或氧气；
步骤5，采用离子注入工艺对所述侧墙的露出部分进行修饰，所述侧墙中被修饰的露出部分能被氢氟酸(DHF)去除，如图19所示；
所述修饰的离子注入如图19中的箭头线所示，所述修饰的离子注入工艺为垂直注入，离子注入的离子为轻离子，优选的为氢离子；
步骤6，采用DHF去除所述侧墙被修饰的部分；
步骤7，去除剩余的牺牲层；
具体地，通过干法刻蚀去除剩余的牺牲层，采用氮气或氢气或氧气。
与现有技术相比，本发明在芯轴结构侧面形成侧墙后淀积牺牲层对侧墙进行覆盖，通过回刻使侧墙的非对称部分露出，增加了一步采用离子注入工艺进行侧墙露出部分的修饰，利用被离子修饰过的侧墙能被DHF去除的特点采用DHF去除侧墙的露出部分，这样最终保留的侧墙部分上下宽度相等(呈方形形貌)，可以避免现有工艺中刻蚀减薄形成的芯轴结构上下宽度不一致(呈“大头”形貌)对后续栅极刻蚀制程中各层刻蚀的影响，从而提高器件的一致性和性能。
以上通过具体实施例对本发明进行了详细的说明，上述实施例仅仅是本发明的较佳实施例，本发明并不局限于上述实施方式。在不脱离本发明原理的情况下，本领域的技术人员做出的等效置换和改进，均应视为在本发明所保护的技术范畴内。
Claims (10)
1.一种改善SADP工艺中栅极刻蚀制程线宽差异的方法，其特征在于，包括如下步骤：
步骤1，在芯轴结构的侧面形成侧墙；
步骤2，去除所述芯轴结构；
步骤3，淀积牺牲层覆盖所述侧墙；
步骤4，对所述牺牲层进行回刻，使所述侧墙的顶部露出，同一组侧墙的露出部分的间隙宽度小于未露出部分的间隙宽度；
步骤5，采用离子注入工艺对所述侧墙的露出部分进行修饰，所述侧墙中被修饰的露出部分能被DHF去除；
步骤6，采用DHF去除所述侧墙被修饰的部分；
步骤7，去除剩余的牺牲层。
2.根据权利要求1所述的改善SADP工艺中栅极刻蚀制程线宽差异的方法，其特征在于，在步骤3中，所述牺牲层为有机介电质层或旋涂碳层。
3.根据权利要求1所述的改善SADP工艺中栅极刻蚀制程线宽差异的方法，其特征在于，在步骤4中，所述回刻采用干法刻蚀。
4.根据权利要求3所述的改善SADP工艺中栅极刻蚀制程线宽差异的方法，其特征在于，所述回刻采用氮气或氢气或氧气。
5.根据权利要求1所述的改善SADP工艺中栅极刻蚀制程线宽差异的方法，其特征在于，在步骤5中，所述离子注入工艺采用轻离子。
6.根据权利要求5所述的改善SADP工艺中栅极刻蚀制程线宽差异的方法，其特征在于，所述离子注入工艺的离子为氢离子。
7.根据权利要求1所述的改善SADP工艺中栅极刻蚀制程线宽差异的方法，其特征在于，在步骤5中，所述离子注入工艺为垂直注入。
8.根据权利要求1所述的改善SADP工艺中栅极刻蚀制程线宽差异的方法，其特征在于，在步骤7中，采用干法刻蚀去除剩余的牺牲层。
9.根据权利要求8所述的改善SADP工艺中栅极刻蚀制程线宽差异的方法，其特征在于，所述干法刻蚀采用氮气或氢气或氧气。
10.根据权利要求1所述的改善SADP工艺中栅极刻蚀制程线宽差异的方法，其特征在于，所述侧墙为氮化硅侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010466140.3A CN111599816A (zh) | 2020-05-28 | 2020-05-28 | 改善sadp工艺中栅极刻蚀制程线宽差异的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010466140.3A CN111599816A (zh) | 2020-05-28 | 2020-05-28 | 改善sadp工艺中栅极刻蚀制程线宽差异的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111599816A true CN111599816A (zh) | 2020-08-28 |
Family
ID=72192390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010466140.3A Pending CN111599816A (zh) | 2020-05-28 | 2020-05-28 | 改善sadp工艺中栅极刻蚀制程线宽差异的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111599816A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097294A (zh) * | 2021-03-02 | 2021-07-09 | 长江存储科技有限责任公司 | 一种栅极特征尺寸的控制方法及场效应晶体管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109686665A (zh) * | 2018-12-27 | 2019-04-26 | 上海华力集成电路制造有限公司 | 半导体器件隔离侧墙制造方法 |
| CN110277313A (zh) * | 2019-06-03 | 2019-09-24 | 上海华力集成电路制造有限公司 | 侧墙的制造方法 |
| CN110718460A (zh) * | 2019-11-26 | 2020-01-21 | 上海华力微电子有限公司 | 一种改善sadp中奇偶效应的工艺方法 |
-
2020
- 2020-05-28 CN CN202010466140.3A patent/CN111599816A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109686665A (zh) * | 2018-12-27 | 2019-04-26 | 上海华力集成电路制造有限公司 | 半导体器件隔离侧墙制造方法 |
| CN110277313A (zh) * | 2019-06-03 | 2019-09-24 | 上海华力集成电路制造有限公司 | 侧墙的制造方法 |
| CN110718460A (zh) * | 2019-11-26 | 2020-01-21 | 上海华力微电子有限公司 | 一种改善sadp中奇偶效应的工艺方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097294A (zh) * | 2021-03-02 | 2021-07-09 | 长江存储科技有限责任公司 | 一种栅极特征尺寸的控制方法及场效应晶体管 |
| CN113097294B (zh) * | 2021-03-02 | 2022-05-10 | 长江存储科技有限责任公司 | 一种栅极特征尺寸的控制方法及场效应晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI433236B (zh) | 犧牲氮化層及閘極替換 | |
| JP4922926B2 (ja) | 半導体基板上にデュアルビットメモリコアアレイの少なくとも一部分を形成する方法 | |
| JPH07161851A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| US6808989B2 (en) | Self-aligned floating gate flash cell system and method | |
| CN103021951B (zh) | 闪存存储器及其制作方法、不同厚度栅极的形成方法 | |
| CN107706095B (zh) | 自对准双重构图方法、半导体器件及其制作方法、电子装置 | |
| KR100806785B1 (ko) | 3차원 플래시 메모리 셀 형성 방법 | |
| CN111599816A (zh) | 改善sadp工艺中栅极刻蚀制程线宽差异的方法 | |
| TW586221B (en) | Flash memory with selective gate within a substrate and method of fabricating the same | |
| TWI233666B (en) | Method of manufacturing non-volatile memory cell | |
| US10896910B2 (en) | Memory structure and manufacturing method thereof | |
| CN109727987B (zh) | NAND flash栅形成方法 | |
| TWI240384B (en) | Method of manufacturing non-volatile memory cell | |
| CN107634061B (zh) | 一种半导体器件的制造方法 | |
| CN115881524A (zh) | 嵌入式快闪存储器及嵌入式快闪存储器栅极及制备方法 | |
| KR100788371B1 (ko) | 플래시 메모리 소자 제조 방법 | |
| US7445999B2 (en) | Fabricating method of a flash memory cell | |
| US20100093165A1 (en) | Method of fabricating integrated circuit semiconductor device having gate metal silicide layer | |
| CN108780796B (zh) | 新型非挥发性存储器及其制造方法 | |
| CN113394222A (zh) | 闪存的制备方法 | |
| KR100649308B1 (ko) | 자기 정렬 플로팅 게이트 어레이 형성 방법 및 자기 정렬플로팅 게이트 어레이를 포함하는 플래시 메모리 소자 | |
| CN109686665A (zh) | 半导体器件隔离侧墙制造方法 | |
| CN117082866A (zh) | 改善s adp工艺中栅极刻蚀制程线形貌的方法 | |
| US20240071966A1 (en) | Memory array structures and methods of their fabrication | |
| CN113380812B (zh) | 一种半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200828 |