CN103021951B - 闪存存储器及其制作方法、不同厚度栅极的形成方法 - Google Patents

Abstract

本发明提供一种嵌入逻辑电路的分离栅极式闪存存储器的制作方法，与单独的分离栅极式闪存存储器形成方法相比，只需再通过两层多晶硅的化学机械研磨加上多晶硅的氧化实现嵌入式分离栅极闪存存储器中不同厚度栅极的形成，即可在一块集成电路上同时制作分离栅极式快闪存储器、高压晶体管、逻辑晶体管；这使得三者的密度增大，集成化程度高，运行速度更快，同时集成芯片更小，从而降低了每个集成芯片的成本。本发明还提供一种嵌入逻辑电路的分离栅极式闪存存储器以及一种形成不同厚度栅极的方法。

Description

闪存存储器及其制作方法、不同厚度栅极的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种嵌入式分离栅极闪存存储器及其制作方法，以及不同厚度栅极的形成方法。

背景技术

随机存储器，例如DRAM与SRAM，在使用过程中存在掉电后所存储的数据丢失的问题。为了克服这个问题，人们已经设计并开发了多种嵌入式分离栅极闪存存储器。最近，基于浮栅概念的闪存由于其具有小的单元尺寸和良好的工作性能已成为最通用的嵌入式分离栅极闪存存储器。

其中，一种分离栅极快闪存储晶体管构造如图1，包括，分离栅极结构和相邻两分离栅极结构之间的可擦除栅1，以及分别位于两分离栅极结构相互远离侧面的字线2。其中，分离栅极结构从底向上包括浮栅3、绝缘层4、控制栅5、以及硬掩膜层6。在可擦除栅1、分离栅极结构之间，各有绝缘侧墙a、b以彼此隔离，在字线2外侧也有绝缘侧墙c。

通常，分离栅极式快闪存储器为实现一定功能，周围会存在外围电路(Periphery Circuit)，主要为逻辑电路，包括：高压晶体管与逻辑晶体管。分离栅极式快闪存储器的控制栅极电连接至字线，分离栅极式快闪存储器的源/漏区电连接至位线。该字线电连接至行译码器且位线电连接至读/写电路。行译码器用来选择多条字线中的一条且向被选中的字线施加字线电压。该字线电压为施加到字线用于执行读、写和/或擦除操作的电压。读/写电路用来选择多条位线中的一条并向被选中的位线施加位线电压。该位线电压为施加到位线用于执行写、擦除和/或读操作的电压。此外，读/写电路还电连接至被选中的字线和被选中的位线，可以通过被选中的位线输出存储单元的数据。该行译码器典型地包括至少一个高压晶体管，其被配置为控制字线的电压，而读/写电路典型地包括至少一个高压晶体管，其被配置为控制位线的电压。因此，高压晶体管的击穿特性应该具有能够承受该字线电压和位线电压。

通常来说，快闪存储器、高压晶体管、逻辑晶体管分别做在分立的集成芯片上，这样的方式中，整个存储器的运行速度会受到快闪存储器和外围电路间的信号传输带宽限制。

目前，现有技术中也有将存储器嵌入高压晶体管或将存储器嵌入逻辑晶体管的方法，但快速发展的电子产品市场依然期待着能有存储速度更快，晶体管密度更大，成本更低，集成芯片更小的存储器的制作方法。

发明内容

本发明的目的是提供一种密度增大，运行速度更快的快闪存储器。本发明的另一目的是提供一种制作上述快闪存储器的方法。本发明的又一目的是提供一种制作不同厚度栅极器件的方法。

为达到上述目的，本发明提供了一种嵌入式分离栅极闪存存储器的制作方法，所述嵌入式分离栅极闪存存储器包括形成有分离栅极闪存晶体管的存储区域、形成有高压晶体管的高压区域、形成有逻辑晶体管的逻辑区域，所述制作方法包括：

形成栅介质层；

在栅介质层上形成不同高度的栅极材料层，其中，位于存储区域的栅极材料层高于高压区域与逻辑区域的栅极材料层；

在栅极材料层上沉积第一氧化硅层；

利用掩模保护存储区域与高压区域，去除逻辑区域上的第一氧化硅层；

氧化裸露出来的逻辑区域的栅极材料形成第二氧化硅层，以降低逻辑区域内的栅极材料层的厚度；

去除存储区域、高压区域、逻辑区域上的第一氧化硅层或第二氧化硅层。

可选的，在栅介质层上形成不同高度的栅极材料层，包括：

在存储区域的栅介质层上形成分离栅极闪存晶体管的栅极结构；

淀积第一多晶硅层，所述第一多晶硅厚度为高压晶体管栅极厚度；

在第一多晶硅层上淀积第三氧化硅层，所述第三氧化硅层厚度不小于分离栅极闪存晶体管控制栅的栅极结构与高压晶体管栅极厚度之差；

利用掩模保护高压区域与逻辑区域，去除存储区域的第三氧化硅层；

淀积第二层多晶硅层；

以分离栅极闪存晶体管的栅极结构的顶层作为终止位置进行全局平坦化。

可选的，所述栅极结构从下至上包括依次形成于栅介质层的浮置栅极、第二绝缘层、控制栅极、硬掩膜层。

可选的，所述掩模为光刻胶图形。

可选的，所述的在裸露出来的逻辑区域上进行氧化形成第二氧化硅层的氧化工艺为干法氧化或湿法氧化，氧化后逻辑区域上的多晶硅厚度为逻辑晶体管的栅极厚度。

可选的，所述嵌入式分离栅极闪存存储器，在刻蚀掉存储区域、高压区域上的第一氧化硅层和逻辑区域上的第二氧化硅层后，利用光刻显影定义出分离栅极存储器晶体管的字线栅位置、高压晶体管所需的栅极位置及逻辑晶体管所需的栅极位置。

可选的，所述全局平坦化是运用化学机械研磨的方式进行的，所述化学机械研磨在研磨到所述分离栅极闪存晶体管的栅极结构的顶部后还再研磨掉到厚度的多晶硅层材料。

可选的，所述形成第二氧化硅层的氧化过程中，覆盖在所述存储区域与高压区域上的第一氧化硅层厚度大于

可选的，对所述第一氧化硅层表面进行氮化处理。

为实现上述目的，本发明还提供一种嵌入式分离栅极闪存存储器，所述嵌入式分离栅极闪存存储器包括若干存储器单元，每一存储器单元包括位于存储区域的分离栅极闪存晶体管、位于高压区域的高压晶体管及位于逻辑区域的逻辑晶体管；其中，所述分离栅极闪存晶体管的栅极厚度大于高压晶体管的栅极厚度，所述高压晶体管的栅极厚度大于逻辑晶体管的栅极厚度。

可选的，所述分离栅极闪存晶体管的栅极从下至上包括浮置栅极、第二绝缘层、控制栅极、硬掩膜层。

可选的，同一存储单元内的高压区域与存储区域、逻辑区域相连。

本发明还提供一种形成不同高度栅极材料层的方法，包括：

提供一半导体基底，所述半导体基底具有第一区域与第二区域；

沉积栅极材料层，所述栅极材料层的厚度等于待形成的较厚栅极的厚度；

利用掩膜保护第一区域的栅极材料层，氧化裸露出来的、位于第二区域的栅极材料层，直至所剩高度为待形成的较薄栅极的厚度；

去除掩膜；

选择性刻蚀，以在第一区域、第二区域形成不同高度的栅极。

可选的，所述栅极材料为多晶硅，所述掩膜材料为氧化硅。

可选的，较薄栅极形成后，还包括去除掩模和氧化裸露出来的栅极材料的过程中形成的氧化硅。

可选的，作为掩膜的所述氧化硅层的厚度大于

可选的，在氧化第二区域的栅极材料前，对作为掩膜的所述氧化硅层的表面进行氮化处理。

与现有技术相比，本发明具有以下优点：

本发明提供的嵌入逻辑电路的分离栅极式闪存存储器的制作方法，将分离栅极式快闪存储器嵌入到高压晶体管与逻辑晶体管的外围电路中，可以在一块集成电路上制作分离栅极式快闪存储器、高压晶体管、逻辑晶体管，它与单独制作分离栅极式快闪存储器相比，只需通过两层多晶硅的化学机械研磨加上多晶硅的氧化实现嵌入式分离栅极闪存存储器中不同厚度栅极的形成，大大简化了制造工艺，同时使得形成的分离栅极式快闪存储器、高压晶体管、逻辑晶体管的密度增大，运行速度更快，而且集成芯片更小，从而降低了每个集成芯片的成本。

此外，高压晶体管与逻辑晶体管的性能与其对应栅极的质量有紧密联系，上述嵌入逻辑电路的分离栅极式快闪存储器形成过程中，分离栅极和高压晶体管栅极是通过淀积多晶硅而形成的，逻辑区的晶体管栅极是通过氧化消耗掉部分多晶硅，使剩下的多晶硅满足逻辑区栅极的厚度要求而形成的。三个区域的晶体管上的栅极都没有经过额外的蚀刻过程，所以三个区域的晶体管上的栅极都缺陷少，质量好，厚度也满足各自不同的要求。

附图说明

图1是分离栅极式快闪存储器存储晶体管示意图。

图2到图11是形成不同高度栅极结构的工艺示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

执行步骤S1：先提供一半导体基底300，半导体基底300包括形成有分离栅极闪存晶体管源漏极的存储区域A、形成有高压晶体管源漏极的高压区域B、形成有逻辑晶体管源漏极的逻辑区域C。然后，在半导体基底300上形成一薄层绝缘材料301，形成方式可以是化学气相沉积，也可以是外延生长，也可以是氧化。本实施例中采用热氧化形成厚度为小于氧化硅。此后，利用沉积、光刻、刻蚀技术在A区域此绝缘层上形成分离栅极结构，如图2所示，分离栅极结构从底向上包括浮栅3、绝缘层4、控制栅5、以及硬掩膜层6。此处为此技术领域人员通识的技术，不详细介绍。

执行步骤S2：如图3所示，在整个硅面上形成第一多晶硅层302，形成方式可以是化学气相沉积，厚度为高压晶体管栅极厚度，本实施例中为此处的厚度最好为设计规格中预定的高压晶体的厚度的原因是在后面的工艺中，高压区域B上面的多晶硅不会再做改变。

执行步骤S3：如图4所示，再沉积一层氧化硅层，为所述的第三氧化硅层303。所述第三氧化硅层303的厚度不得小于分离栅极闪存晶体管的栅极结构与高压晶体管栅极厚度之差。在本实施例中，所述第三氧化硅303的厚度为到

当然，也可以在步骤S2中采用沉积第一多晶硅层302的厚度大于高压晶体管栅极厚度此后在步骤S3中用氧化方式形成所述第三氧化硅层303的方式。但是如果采用氧化第一多晶硅层302形成第三氧化硅层303的方式，会消耗掉第一多晶硅层302的厚度，故用氧化的方式形成第三氧化硅层303之前，需要沉积第一多晶硅层302的厚度大于高压晶体管栅极厚度然后通过控制工艺参数，使得最后形成的所述第一多晶硅层302的厚度正好为所述第三氧化硅层303的厚度也符合不小于分离栅极闪存晶体管的栅极结构与高压晶体管栅极厚度之差的要求。

然后，利用光刻胶保护高压区域B与逻辑区域C，刻蚀掉存储区域的第三氧化硅层303，如图5所示。这里采用的刻蚀剂对于硅和二氧化硅要有较高的选择比，此处选择比的范围大于20∶1，以避免损伤下方的第一多晶硅层302。

如图6所示。淀积第二层多晶硅层304，第二多晶硅层304把存储区域两相邻栅极结构之间的空位都填满，最低位也超过分离栅极结构的硬掩模层6和第三氧化硅层303的顶部。在本实施例中，第二多晶硅层的厚度为到

进行全局平坦化，由于分离栅极结构上的硬掩膜层6的材料比多晶硅的材料要硬，平坦化研磨到硬掩膜层6了就会比较困难。于是以研磨到硬掩膜层6作为平坦化的可终止信号，研磨到硬掩膜层6后，稍微再磨1到2秒，由于硬掩膜层6的材料较硬，不能被磨掉，再加上磨的1到2秒使得剩下的多晶硅高度比存储器的栅极结构要低到而要过研磨的原因是，在高压区域B和逻辑区域C上方的第三氧化硅层303顶部高度可能和存储区域A内的栅极结构顶部高度一致，以至于若刚刚到硬掩膜层6就停止研磨了，第三氧化硅层303表面可能还有多晶硅没有研磨干净，需要把第三氧化硅层303表面的多晶硅去除干净才能顺利的进行下面的去除氧化硅层303工艺。

运用刻蚀工艺去除第三氧化层303，形成位于存储区域A的栅极材料层比高压区域B与逻辑区域C的栅极材料层高的结构。形成的结构如图7所示。

执行步骤S3：如图8所示，在不同高度的栅极材料层上沉积第一氧化硅层305，厚度要大于使得后续热氧化工艺不会影响其下方的栅极材料层。在本实施例中第一氧化硅层305的厚度是至

在进行下面工艺之前，也可以对第一氧化硅层305表面进行氮化处理，增加在后续工艺中对下层介质层的保护。氮化处理在一氧化氮或氧化二氮气体氛围里，900～1100℃的高温下进行。

利用光刻胶形成的掩模板保护存储区域A与高压区域B，运用刻蚀工艺去除逻辑区域上的氧化层，如图9所示。

通过氧化裸露出来的逻辑区域C的栅极材料，形成第二氧化硅层306，如图10所示。刻蚀去除硅圆表面的氧化硅(包含第一氧化硅层305、第二氧化硅层306)，形成三个区域中三个不同高度的栅极材料，如图11所示。这里可以用干法氧化，湿法氧化，或者热氧化法。

在本实施例中，氧化的速率会比较快，而此处对氧化生成的氧化硅的致密程度要求不高，故采用热氧化与湿法氧化结合的方式进行，这样有较高的生成效率。此处氧化的温度为600～1000℃。

需要说明的是，这里利用氧化的过程会消耗掉一部分多晶硅，以降低逻辑区域C内的栅极材料层的厚度。可以通过在设定好工艺参数下，用在同样的条件下沉积多晶硅的硅样片去试验，并多次试验，得到消耗掉多晶硅厚度与时间的关系。然后设定相同的工艺参数，设定一定的反应时间，使得消耗掉的多晶硅厚度正好是高压区域B栅极高度和逻辑区域C栅极高度之差，因为，第一多晶硅层的高度是高压晶体管的栅极高度，所以去除掉氧化硅层后，剩下的在逻辑区域C的多晶硅的高度就是逻辑晶体管需要的栅极高度。这样，同一硅片上同一平面的三个区域的多晶硅高度都是各区域所需要的高度，也就是从根本上实现在同一芯片中组合三种功能不同，栅极高度不同的晶体管或半导体器件。

接下来，利用光刻显影定义出分离栅极存储器晶体管的字线、高压晶体管所需的栅极位置及逻辑晶体管所需的栅极位置。

本发明的方法所形成的嵌入式分离栅极闪存存储器，所述嵌入式分离栅极闪存存储器包括若干存储器单元，每一存储器单元包括形成有分离栅极闪存晶体管的存储区域A、形成有高压晶体管的高压区域B、形成有逻辑晶体管的逻辑区域C。存储区域A、高压区域B和逻辑区域C在同一芯片中，相邻相连。但相连的顺序不受本实施例所示形式的限制。

其中，所述分离栅极闪存晶体管的栅极厚度大于高压晶体管的栅极厚度，所述高压晶体管的栅极厚度大于逻辑晶体管的栅极厚度。

在存储区域A有嵌入式分离栅极闪存晶体管，分离栅极结构从底向上包括浮栅3、绝缘层4、控制栅5、以及硬掩膜层6。此处为此技术领域人员通识的技术，不详细介绍。

嵌入式分离栅极闪存存储器，具有字线栅、高压晶体管所需的栅极位置及逻辑晶体管所需的栅极位置。

虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种嵌入式分离栅极闪存存储器的制作方法，所述嵌入式分离栅极闪存存储器包括形成有分离栅极闪存晶体管的存储区域、形成有高压晶体管的高压区域、形成有逻辑晶体管的逻辑区域，其特征在于，所述制作方法包括：

形成栅介质层；

在栅介质层上形成不同高度的栅极材料层，包括：在存储区域的栅介质层上形成分离栅极闪存晶体管的栅极结构；淀积第一多晶硅层，所述第一多晶硅厚度为高压晶体管栅极厚度；在第一多晶硅层上淀积第三氧化硅层，所述第三氧化硅层厚度不小于分离栅极闪存晶体管的栅极结构与高压晶体管栅极厚度之差；利用掩模保护高压区域与逻辑区域，去除存储区域的第三氧化硅层；淀积第二层多晶硅层；以分离栅极闪存晶体管的栅极结构的顶层作为终止位置进行全局平坦化，其中，位于存储区域的栅极材料层高于高压区域与逻辑区域的栅极材料层；

在栅极材料层上沉积第一氧化硅层；

利用掩模保护存储区域与高压区域，去除逻辑区域上的第一氧化硅层；

氧化裸露出来的逻辑区域的栅极材料形成第二氧化硅层，以降低逻辑区域内的栅极材料层的厚度；

去除存储区域、高压区域、逻辑区域上的第一氧化硅层和第二氧化硅层。

2.如权利要求1所述的嵌入式分离栅极闪存存储器的制作方法，其特征在于，所述分离栅极闪存晶体管的栅极结构从下至上包括依次形成于栅介质层的浮置栅极、第二绝缘层、控制栅极、硬掩膜层。

3.如权利要求1所述的嵌入式分离栅极闪存存储器的制作方法，其特征在于，所述掩模为光刻胶图形。

4.如权利要求1所述的嵌入式分离栅极闪存存储器的制作方法，其特征在于，在裸露出来的逻辑区域上进行氧化形成第二氧化硅层的氧化工艺为干法氧化或湿法氧化，氧化后逻辑区域上的多晶硅厚度为逻辑晶体管的栅极厚度。

5.如权利要求1所述的嵌入式分离栅极闪存存储器的制作方法，其特征在于，在刻蚀掉存储区域、高压区域上的第一氧化硅层和逻辑区域上的第二氧化硅层后，利用光刻显影定义出分离栅极存储器晶体管的字线栅位置、高压晶体管所需的栅极位置及逻辑晶体管所需的栅极位置。

6.如权利要求1所述的嵌入式分离栅极闪存存储器的制作方法，其特征在于，所述全局平坦化是运用化学机械研磨的方式进行的，所述化学机械研磨在研磨到所述分离栅极闪存晶体管的栅极结构的顶部后还再研磨掉到厚度的多晶硅层材料。

7.如权利要求1所述的嵌入式分离栅极闪存存储器的制作方法，其特征在于，所述形成第二氧化硅层的氧化过程中，覆盖在所述存储区域与高压区域上的第一氧化硅层厚度大于

8.如权利要求7所述的嵌入式分离栅极闪存存储器的制作方法，其特征在于，在氧化逻辑区域的栅极材料以形成第二氧化硅层前，对所述第一氧化硅层表面进行氮化处理。