CN102176430A - 消除栅极侧壁再沉积的方法和半导体器件 - Google Patents

消除栅极侧壁再沉积的方法和半导体器件 Download PDF

Info

Publication number
CN102176430A
CN102176430A CN2011100765762A CN201110076576A CN102176430A CN 102176430 A CN102176430 A CN 102176430A CN 2011100765762 A CN2011100765762 A CN 2011100765762A CN 201110076576 A CN201110076576 A CN 201110076576A CN 102176430 A CN102176430 A CN 102176430A
Authority
CN
China
Prior art keywords
lateral wall
gate lateral
grid
semiconductor device
elimination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100765762A
Other languages
English (en)
Inventor
任晓辉
奚裴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2011100765762A priority Critical patent/CN102176430A/zh
Publication of CN102176430A publication Critical patent/CN102176430A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种消除栅极侧壁再沉积的方法和半导体器件。根据本发明的消除栅极侧壁再沉积的方法包括:栅极侧壁杂质刻蚀步骤,用于通过硬掩膜尺寸调整在刻蚀过程中去除栅极侧壁杂质。根据本发明的消除栅极侧壁再沉积的方法能够在很大程度上消除不期望出现的钨再沉积现象。

Description

消除栅极侧壁再沉积的方法和半导体器件
技术领域
本发明涉及半导体制造领域,更具体地说,本发明涉及一种消除栅极侧壁再沉积的方法,以及一种采用所述消除栅极侧壁再沉积的方法而得到的半导体器件。
背景技术
在半导体制造工艺过程中,为了形成期望的栅极结构,不可避免地需要用到刻蚀工艺。
然而,在利用例如干法刻蚀工艺来刻蚀栅极的过程中,尤其是在制造比较复杂的栅极结构的刻蚀过程中,现有技术存在一些问题。具体地说,一般的,在采用了材料钨(W)的MOSFET(金属-氧化物-半导体)场效应晶体管的栅极的蚀刻工艺过程中,由于基于钨的产物在刻蚀(例如干法刻蚀)过程中不易被有效去除,这些未有效剥离的基于钨的聚合物会沉积在栅极侧壁(re-deposition),尤其是钨再沉积。
并且,在栅极刻蚀工艺之后的刻蚀清洗工艺中,很难将基于钨的聚合物从侧壁上剥离下来而不影响栅极的形貌,这会降低器件的可靠性,从而降低电路的性能。
所以,希望能够提出一种能够消除这种不期望出现的金属再沉积(尤其是钨再沉积)的方法。
发明内容
本发明的一个目的就是提供一种能够能够消除这种不期望出现的金属再沉积(尤其是钨再沉积)的方法、以及由此得到的半导体器件。
根据本发明的第一方面,提供了一种消除栅极侧壁再沉积的方法,其包括:栅极侧壁杂质刻蚀步骤,用于通过硬掩膜尺寸调整在刻蚀过程中去除栅极侧壁杂质。
优选地,在上述消除栅极侧壁再沉积的方法中,栅极的材料是钨或者含有钨的合金。
优选地,在上述消除栅极侧壁再沉积的方法中,所述栅极侧壁杂质为基于钨的聚合物。
优选地,在上述消除栅极侧壁再沉积的方法中,所述栅极侧壁杂质刻蚀步骤采用CF4和CHF3的混合气体作为刻蚀气体。
优选地,在上述消除栅极侧壁再沉积的方法中,所述混合气体中CF4的体积与CHF3的体积之比不小于4。
优选地,在上述消除栅极侧壁再沉积的方法中,所述栅极侧壁杂质刻蚀步骤降低了半导体器件的关键尺寸。
根据本发明的第一方面的消除栅极侧壁再沉积的方法能够在很大程度上消除现有技术中存在的不期望出现的金属再沉积(尤其是钨再沉积)现象。
根据本发明的第二方面,提供了一个采用根据本发明第一方面所述的消除栅极侧壁再沉积的方法而得到的半导体器件。
例如,所述半导体器件为金属氧化物半导体场效应晶体管。
并且,由于采用了根据本发明第一方面所述的消除栅极侧壁再沉积的方法,因此,本领域技术人员可以理解的是,根据本发明第二方面的半导体器件(例如金属氧化物半导体场效应晶体管)同样能够实现根据本发明的第一方面的半导体器件制造方法所能实现的有益技术效果。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了在根据本发明的消除栅极侧壁再沉积的方法过程中得到栅极的示意图;
图2示意性地示出了在根据本发明的消除栅极侧壁再沉积的方法过程中在硬掩膜尺寸调整之后得到的栅极侧壁杂质刻蚀步骤的示意图;以及
图3示意性地示出了根据本发明的消除栅极侧壁再沉积的方法过程中在栅极侧壁杂质刻蚀步骤之后得到栅极的示意图。
需要说明的是,附图用于说明本发明,而非限制本发明。并且,附图中相同或相似的元素被标以相同或相似的参考标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
根据本发明实施例的消除栅极侧壁再沉积的方法包括:栅极侧壁杂质刻蚀步骤,用于通过硬掩膜尺寸调整在刻蚀过程中去除栅极侧壁杂质。
具体地说,例如,前期可采用栅极的物理气相沉积步骤用于沉积栅极材料。但是本发明并不限于栅极材料的沉积方法,即物理气相沉积步骤不对本发明产生任何形式的限制。而且,可以采用任何合适的方式执行栅极的物理气相沉积步骤。
实际上,本发明的特征在于在刻蚀过程中采用了栅极侧壁杂质刻蚀步骤(例如在原有的工艺过程中加入该步骤),以便用于利用硬掩膜尺寸调整(例如该修剪硬掩膜的过程使得刻蚀后的栅极的关键尺寸缩小)在刻蚀过程中从栅极侧壁去除栅极侧壁杂质。
在本发明的实施例中,栅极的材料是钨或者含有钨的合金。因此,如图1所示,很有可能,所述栅极侧壁杂质例如为基于钨的聚合物。从图1中可以看出,栅极1上存在作为杂质的基于钨的聚合物2。需要说明的是,图1仅仅着重示出了栅极上的栅极侧壁杂质2的情况,并未具体示出半导体器件的其他具体结构。本说明中使用的术语“栅极”应该被广义地理解为包括硬掩膜层。
图2示意性地示出了在根据本发明的消除栅极侧壁再沉积的方法过程中在硬掩膜尺寸调整之后得到的栅极侧壁杂质刻蚀步骤的示意图。
如图2所示,可以对图1所示的栅极上布置的硬掩膜3(例如氮化硅(SiN)膜)进行修剪(即,调整尺寸)以形成图2所示的掩膜结构,该尺寸调整后的掩膜的尺寸小于栅极尺寸。随后可进行刻蚀(具体地说,例如进行干法刻蚀)。可以看出该硬掩膜会使得栅极的关键尺寸缩小,从而侧壁部分上的杂质被刻蚀掉。
优选地,在根据本实施例的消除栅极侧壁再沉积的方法中,所述栅极侧壁杂质刻蚀步骤采用CF4和CHF3的混合气体作为刻蚀气体。进一步优选地,在上述消除栅极侧壁再沉积的方法中,所述混合气体中CF4的体积与CHF3的体积之比不小于4。在CF4的体积与CHF3的体积之比不小于4的情况下,可以实现对钨的聚合物2的很好的刻蚀效果。但是,本领域技术人员可以理解的是,CF4的体积与CHF3的体积之比不小于4的情况仅仅是优选示例,两种气体之间的比例不构成对本发明的限制。也就是说,本发明所采用的混合气体中CF4的体积与CHF3的体积之比并不限于限于4,而是可以采用各种比例的混合比进行混合来形成刻蚀气体,例如CF4的体积与CHF3的体积之比为1∶1,1∶2,2∶1,1∶3,3∶1,或者1∶10等等。
并且,在根据本实施例的消除栅极侧壁再沉积的方法中,所述栅极侧壁杂质刻蚀步骤降低了半导体器件的关键尺寸。即,栅极的关键尺寸(CD)由于该栅极侧壁杂质刻蚀步骤而减小。
图3示意性地示出了根据本发明的消除栅极侧壁再沉积的方法过程中在栅极侧壁杂质刻蚀步骤之后得到栅极的示意图。
可以看出,图3所示的栅极消除了基于钨的产物2(例如钨的聚合物),从而有效地消除了钨再沉积。
并且,对于本领域技术人员来说明显的是,可在不脱离本发明的范围的情况下对本发明进行各种改变和变形。所描述的实施例仅用于说明本发明,而不是限制本发明;本发明并不限于所述实施例,而是仅由所附权利要求限定。

Claims (8)

1.一种消除栅极侧壁再沉积的方法,其特征在于包括:
栅极侧壁杂质刻蚀步骤,用于通过硬掩膜尺寸调整在刻蚀过程中去除栅极侧壁杂质。
2.根据权利要求1所述的消除栅极侧壁再沉积的方法,其特征在于,其中栅极的材料包含钨或者含有钨的合金。
3.根据权利要求1或2所述的消除栅极侧壁再沉积的方法,其特征在于,其中所述栅极侧壁杂质为基于钨的聚合物。
4.根据权利要求1或2所述的消除栅极侧壁再沉积的方法,其特征在于,其中所述栅极侧壁杂质刻蚀步骤采用CF4和CHF3的混合气体作为刻蚀气体。
5.根据权利要求3所述的消除栅极侧壁再沉积的方法,其特征在于,其中所述混合气体中CF4的体积与CHF3的体积之比不小于4。
6.根据权利要求5所述的消除栅极侧壁再沉积的方法,其特征在于,其中所述栅极侧壁杂质刻蚀步骤降低了半导体器件的关键尺寸。
7.一种采用权利要求1至6之一所述的消除栅极侧壁再沉积的方法而得到的半导体器件。
8.根据权利要求7所述的半导体器件,其特征在于,其中所述半导体器件为金属氧化物半导体场效应晶体管。
CN2011100765762A 2011-03-29 2011-03-29 消除栅极侧壁再沉积的方法和半导体器件 Pending CN102176430A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100765762A CN102176430A (zh) 2011-03-29 2011-03-29 消除栅极侧壁再沉积的方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100765762A CN102176430A (zh) 2011-03-29 2011-03-29 消除栅极侧壁再沉积的方法和半导体器件

Publications (1)

Publication Number Publication Date
CN102176430A true CN102176430A (zh) 2011-09-07

Family

ID=44519578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100765762A Pending CN102176430A (zh) 2011-03-29 2011-03-29 消除栅极侧壁再沉积的方法和半导体器件

Country Status (1)

Country Link
CN (1) CN102176430A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693906A (zh) * 2012-06-11 2012-09-26 上海宏力半导体制造有限公司 削弱侧壁再沉积的方法、刻蚀方法及半导体器件制造方法
CN111627859A (zh) * 2019-02-28 2020-09-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057240A (en) * 1998-04-06 2000-05-02 Chartered Semiconductor Manufacturing, Ltd. Aqueous surfactant solution method for stripping metal plasma etch deposited oxidized metal impregnated polymer residue layers from patterned metal layers
US20030219683A1 (en) * 2002-05-23 2003-11-27 Institute Of Microelectronics. Low temperature resist trimming process
US6686292B1 (en) * 1998-12-28 2004-02-03 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
CN1609711A (zh) * 2003-10-21 2005-04-27 应用材料有限公司 控制蚀刻工序的精确度和再现性的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057240A (en) * 1998-04-06 2000-05-02 Chartered Semiconductor Manufacturing, Ltd. Aqueous surfactant solution method for stripping metal plasma etch deposited oxidized metal impregnated polymer residue layers from patterned metal layers
US6686292B1 (en) * 1998-12-28 2004-02-03 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
US20030219683A1 (en) * 2002-05-23 2003-11-27 Institute Of Microelectronics. Low temperature resist trimming process
CN1609711A (zh) * 2003-10-21 2005-04-27 应用材料有限公司 控制蚀刻工序的精确度和再现性的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693906A (zh) * 2012-06-11 2012-09-26 上海宏力半导体制造有限公司 削弱侧壁再沉积的方法、刻蚀方法及半导体器件制造方法
CN102693906B (zh) * 2012-06-11 2017-03-01 上海华虹宏力半导体制造有限公司 削弱侧壁再沉积的方法、刻蚀方法及半导体器件制造方法
CN111627859A (zh) * 2019-02-28 2020-09-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US9153478B2 (en) Spacer etching process for integrated circuit design
US7759239B1 (en) Method of reducing a critical dimension of a semiconductor device
US10211062B2 (en) Semiconductor structures and fabrication methods thereof
US7648871B2 (en) Field effect transistors (FETS) with inverted source/drain metallic contacts, and method of fabricating same
CN104282542B (zh) 解决超级结产品保护环场氧侧壁多晶硅残留的方法
JP5296672B2 (ja) ストレッサを備える構造及びその製造方法
US7399690B2 (en) Methods of fabricating semiconductor devices and structures thereof
CN106601602B (zh) 用于自对准双重构图的方法及半导体器件的制造方法
CN103715068A (zh) 半导体精细图案的形成方法
CN103578930A (zh) 多重图形化的掩膜层的形成方法、半导体结构
US10163646B2 (en) Method for forming semiconductor device structure
CN104979173B (zh) 半导体结构及其形成方法
CN102176430A (zh) 消除栅极侧壁再沉积的方法和半导体器件
CN104900579B (zh) 半导体器件的形成方法
CN102820260A (zh) 提高通孔图形性能表现的方法
US20090315101A1 (en) Notched-base spacer profile for non-planar transistors
US11735476B2 (en) Semiconductor structure and fabrication method thereof
US20210057551A1 (en) Method for fabricating semiconductor device
CN105244276B (zh) 一种FinFET及其制造方法、电子装置
CN109300781B (zh) Ono膜层的制造方法
CN103137564B (zh) 一种实现BiCMOS器件中扩展基区结构的方法
CN103367152B (zh) 半导体器件、鳍式场效应管的形成方法
CN108933083B (zh) 半导体结构及其形成方法
KR101711647B1 (ko) 도전성 라인 사이의 유전 물질 제거 방법
CN102176429A (zh) 消除栅极侧壁再沉积的方法和半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140603

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140603

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110907