CN107481939B - 帽层结构氧化镓场效应晶体管的制备方法 - Google Patents

帽层结构氧化镓场效应晶体管的制备方法 Download PDF

Info

Publication number
CN107481939B
CN107481939B CN201710596614.4A CN201710596614A CN107481939B CN 107481939 B CN107481939 B CN 107481939B CN 201710596614 A CN201710596614 A CN 201710596614A CN 107481939 B CN107481939 B CN 107481939B
Authority
CN
China
Prior art keywords
gallium oxide
layer
region
channel layer
covering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710596614.4A
Other languages
English (en)
Other versions
CN107481939A (zh
Inventor
吕元杰
宋旭波
冯志红
王元刚
谭鑫
周幸叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201710596614.4A priority Critical patent/CN107481939B/zh
Priority to US15/796,625 priority patent/US10505024B2/en
Publication of CN107481939A publication Critical patent/CN107481939A/zh
Application granted granted Critical
Publication of CN107481939B publication Critical patent/CN107481939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements

Abstract

本发明公开了一种帽层结构氧化镓场效应晶体管的制备方法，涉及半导体技术领域。该方法包括以下步骤：去除氧化镓外延片无源区域的氧化镓沟道层和氧化镓帽层；分别去除所述氧化镓外延片的源区对应的氧化镓帽层和漏区对应的氧化镓帽层；分别在所述源区对应的氧化镓沟道层部分和所述漏区对应的氧化镓沟道层部分掺杂N型杂质；分别在所述源区对应的氧化镓沟道层的上表面和所述漏区对应的氧化镓沟道层的上表面覆盖第一金属层，分别形成源极和漏极；在栅区对应的氧化镓帽层的上表面覆盖第二金属层形成栅极。本发明能够提高MOSFET的性能。

Description

帽层结构氧化镓场效应晶体管的制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种帽层结构氧化镓场效应晶体管的制备方法。
背景技术
氧化镓（Ga2O3）是金属镓的氧化物，Ga2O3金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET）具有化学性质稳定、高耐压、低损耗、低漏电、耐高温、抗辐照、可靠性高以及低成本的优势，在供电系统、电力汽车、混合动力汽车、工厂大型设备、光伏发电系统、空调、服务器、个人电脑等设备中有广泛应用。在Ga2O3 MOSFET制备过程中，为了降低栅极漏电，通常在栅区上表面通过原子层沉积（AtomicLayer Deposition，ALD）生长Al2O3、HfO2、SiO2或者通过等离子体增强化学气相沉积 (Plasma Enhanced Chemical Vapor Deposition ，PECVD)生长SiN以及它们形成的复合结构作为介质层，这些介质层和Ga2O3之间由于存在晶格适配和界面缺陷，导致MOSFET性能降低。
发明内容
有鉴于此，本发明实施例提供一种帽层结构氧化镓场效应晶体管的制备方法，以解决现有技术中MOSFET的介质层和Ga2O3之间由于存在晶格适配和界面缺陷，导致MOSFET性能降低的技术问题。
为解决上述技术问题，本发明所采取的技术方案是：
一种帽层结构氧化镓场效应晶体管的制备方法，包括以下步骤：
去除氧化镓外延片无源区域的氧化镓沟道层和氧化镓帽层；所述氧化镓外延片从下至上依次为衬底层、氧化镓缓冲层、氧化镓沟道层和氧化镓帽层；所述氧化镓帽层为绝缘层；
分别去除所述氧化镓外延片的源区对应的氧化镓帽层和漏区对应的氧化镓帽层；
分别在所述源区对应的氧化镓沟道层部分和所述漏区对应的氧化镓沟道层部分掺杂N型杂质；
分别在所述源区对应的氧化镓沟道层的上表面和所述漏区对应的氧化镓沟道层的上表面覆盖第一金属层，分别形成源极和漏极；
在栅区对应的氧化镓帽层的上表面覆盖第二金属层形成栅极；所述源区和所述漏区分别位于所述栅区的两侧。
可选的，所述方法还包括：
在所述氧化镓场效应晶体管的上表面覆盖钝化保护层，并去除所述栅极的加电位置的钝化保护层、源极的加电位置的钝化保护层和漏极的加电位置的钝化保护层。
可选的，所述去除氧化镓外延片无源区域的氧化镓沟道层和氧化镓帽层之前，所述方法还包括：
制备氧化镓外延片；
所述制备氧化镓外延片具体包括：在衬底上依次生长氧化镓缓冲层、氧化镓沟道层和和氧化镓帽层。
可选的，所述去除氧化镓外延片无源区域的氧化镓沟道层和氧化镓帽层，具体包括：
通过光刻工艺在所述氧化镓外延片有源区域的上表面覆盖光刻胶；
通过刻蚀工艺刻蚀所述无源区域的氧化镓沟道层和氧化镓帽层，直至露出所述氧化镓缓冲层；
去除所述光刻胶。
可选的，所述分别去除所述氧化镓外延片的源区对应的氧化镓帽层和漏区对应的氧化镓帽层，具体包括：
通过光刻工艺在所述氧化镓外延片的源区和漏区之外的区域的上表面覆盖光刻胶；
通过刻蚀工艺刻蚀所述源区对应的氧化镓帽层和所述漏区对应的氧化镓帽层，直至露出所述氧化镓沟道层；
去除所述光刻胶。
可选的，所述分别在所述源区对应的氧化镓沟道层部分和所述漏区对应的氧化镓沟道层部分掺杂N型杂质，具体包括：
通过离子注入法分别在所述源区对应的氧化镓沟道层部分和所述漏区对应的氧化镓沟道部分掺杂浓度大于7×107 cm-3的N型杂质。
可选的，所述分别在所述源区对应的氧化镓沟道层的上表面和所述漏区对应的氧化镓沟道层的上表面覆盖第一金属层，分别形成源极和漏极，具体包括：
通过光刻工艺在所述源区和所述漏区之外的区域覆盖光刻胶；
通过电子束蒸发工艺在所述源区对应的氧化镓沟道层和所述漏区对应的氧化镓沟道层的上表面覆盖第一金属层；
通过退火工艺分别使所述源区对应的氧化镓沟道层和所述漏区对应的氧化镓沟道层与所述第一金属层形成欧姆接触；
去除所述光刻胶。
可选的，所述在栅区对应的氧化镓帽层的上表面覆盖第二金属层形成栅极，具体包括：
通过光刻工艺在所述栅区之外的区域覆盖光刻胶；
通过电子束蒸发工艺在所述栅区对应的氧化镓帽层的上表面覆盖第二金属层；
去除所述光刻胶。
可选的，所述氧化镓帽层掺杂镁元素或铁元素。
可选的，所述第一金属层为Ti/Au合金或Ti/Al/Ni/Au合金；
所述第二金属层为Ni/Au合金或Pt/Au合金。
采用上述技术方案所产生的有益效果在于：本发明实施例在制备Ga2O3 MOSFET时，在具有绝缘的氧化镓帽层的外延片上制备器件，氧化镓帽层作为栅区的介质层，不需要再额外生长介质层，从而避免介质层和Ga2O3之间由于存在晶格适配和界面缺陷导致MOSFET性能降低，提高MOSFET的性能。
附图说明
图1是本发明实施例提供的Ga2O3 MOSFET的制备方法的流程示意图；
图2是本发明实施例提供的Ga2O3 MOSFET制备方法的剖面结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下对照附图并结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明实施例中，氧化镓外延片分为有源区域和无源区域，所述有源区域是指台面区域，即有源器件的制备区域，有源区域以外的部分为无源区域。其中，有源区域又分为源区、栅区和漏区，源区和漏区分别位于栅区的两侧。
请参考图1和图2，图1是本发明实施例提供的Ga2O3 MOSFET的制备方法的流程示意图，图2是本发明实施例提供的Ga2O3 MOSFET制备方法的剖面结构示意图。该方法包括以下步骤：
步骤S101，去除氧化镓外延片无源区域的氧化镓沟道层和氧化镓帽层；所述氧化镓外延片从下至上依次为衬底层、氧化镓缓冲层、氧化镓沟道层和氧化镓帽层；所述氧化镓帽层为绝缘层。
可选的，在步骤S101之前，该方法还包括：制备氧化镓外延片；所述制备氧化镓外延片具体包括：在衬底201上依次生长氧化镓缓冲层202、氧化镓沟道层203和氧化镓帽层204。
可选的，所述氧化镓帽层204掺杂镁元素或铁元素。
在本发明实施例中，如图2的（1）所示，氧化镓外延片从下至上依次为：衬底层201、氧化镓缓冲层202、氧化镓沟道层203和氧化镓帽层204。衬底层201包括但不限于Ga2O3衬底、蓝宝石衬底、硅衬底、SiC衬底、MgO衬底、GaAs衬底和InP衬底。氧化镓缓冲层202通过金属有机化学气相沉积（Metal-organic Chemical Vapor Deposition，MOCVD）、氢化物气相外延（Hydride Vapor Epitaxy，HVPE）或分子束外延（Molecular Beam Epitaxy，MBE）生长，在生长氧化镓缓冲层202的过程中不掺杂任何元素，以得到高绝缘性的缓冲层。氧化镓缓冲层202的厚度不大于0.1微米。氧化镓沟道层203通过MOCVD、HVPE或MBE生长，掺杂Si元素或Sn元素，掺杂浓度不大于1×1020 cm-3，氧化镓沟道层203的厚度小于0.4微米。氧化镓帽层204通过MOCVD、HVPE或MBE生长，氧化镓帽层204为绝缘层，氧化镓帽层204中掺杂Mg元素或Fe元素以提高其绝缘性。
可选的，步骤S101中去除氧化镓外延片无源区域的氧化镓沟道层和氧化镓帽层，实现方式为：通过光刻工艺在所述氧化镓外延片有源区域的上表面覆盖光刻胶；通过刻蚀工艺刻蚀所述无源区域的氧化镓沟道层和氧化镓帽层，直至露出所述氧化镓缓冲层；去除所述光刻胶。
在本发明实施例中，如图2的（2）所示，采用光刻工艺通过光刻胶保护有源区域，即台面区域，避免在刻蚀的过程中被刻蚀掉，将无源区域，即非台面区域暴露出来，再通过干法刻蚀或者湿法刻蚀工艺刻蚀无源区域的氧化镓沟道层和氧化镓帽层刻蚀掉，确保刻蚀终止面进入缓冲层，以保证有源区域和无源区域之间形成良好的隔离效果。
步骤S102，分别去除所述氧化镓外延片的源区对应的氧化镓帽层和漏区对应的氧化镓帽层。
可选的，步骤S102的具体实现方式为：通过光刻工艺在所述氧化镓外延片的源区和漏区之外的区域的上表面覆盖光刻胶；通过刻蚀工艺刻蚀所述源区对应的氧化镓帽层和所述漏区对应的氧化镓帽层，直至露出所述氧化镓沟道层；去除所述光刻胶。
在本发明实施例中，如图2的（3）所示，首先采用光刻工艺，将源区和漏区用之外的区域光刻胶保护起来，将源区和漏区暴露出来。然后采用干法刻蚀或者湿法刻蚀工艺刻蚀源区和漏区的氧化镓帽层，刻蚀至氧化镓沟道层时停止刻蚀，将源区和漏区的氧化镓帽层完全刻蚀掉，确保源区和漏区的氧化镓沟道层暴露出来。
步骤S103，分别在所述源区对应的氧化镓沟道层部分和所述漏区对应的氧化镓沟道层部分掺杂N型杂质。
可选的，步骤S103的具体实现方式为：通过离子注入法分别在所述源区对应的氧化镓沟道层部分和所述漏区对应的氧化镓沟道部分掺杂浓度大于7×107 cm-3的N型杂质。
在本发明实施例中，如图2的（4）所示，通过离子注入法，分别通过源极注入区205和漏极注入区206在源区和漏区注入高浓度的Si元素或者Sn元素，掺杂浓度大于7×107 cm-3，以利于良好的欧姆接触。
步骤S104，分别在所述源区对应的氧化镓沟道层的上表面和所述漏区对应的氧化镓沟道层的上表面覆盖第一金属层，分别形成源极和漏极。
可选的，步骤S104的具体实现方式为：通过光刻工艺在所述源区和所述漏区之外的区域覆盖光刻胶；通过电子束蒸发工艺在所述源区对应的氧化镓沟道层和所述漏区对应的氧化镓沟道层的上表面覆盖第一金属层；通过退火工艺分别使所述源区对应的氧化镓沟道层和所述漏区对应的氧化镓沟道层与所述第一金属层形成欧姆接触；去除所述光刻胶。
在本发明实施例中，如图2的（5）所示，采用光刻工艺通过光刻胶保护源区和漏区之外的区域，避免在其他区域淀积金属层，再通过电子束蒸发工艺在源区对应的氧化镓沟道层的上表面覆盖第一金属层207，在漏区对应的氧化镓沟道层的上表面覆盖第一金属层208。在N2或真空环境下，采用快速热退火工艺实现良好的欧姆接触，热退火温度大于300oC，小于1500oC，热退火时间小于5分钟。
步骤S105，在栅区对应的氧化镓帽层的上表面覆盖第二金属层形成栅极；所述源区和所述漏区分别位于所述栅区的两侧。
可选的，步骤S105中，在栅区对应的氧化镓帽层的上表面覆盖第二金属层形成栅极，具体实现方式为：通过光刻工艺在所述栅区之外的区域覆盖光刻胶；通过电子束蒸发工艺在所述栅区对应的氧化镓帽层的上表面覆盖第二金属层；去除所述光刻胶
在本发明实施例中，如图2的（6）所示，通过电子束蒸发工艺在栅区的氧化镓帽层的上表面覆盖第二金属层209形成栅极，栅极长度为0.1微米至100微米。
可选的，所述第一金属层为Ti/Au合金或Ti/Al/Ni/Au合金；
所述第二金属层为Ni/Au合金或Pt/Au合金。
本发明实施例在制备Ga2O3 MOSFET时，在具有绝缘的氧化镓帽层的外延片上制备器件，氧化镓帽层作为栅区的介质层，不需要再额外生长介质层，从而避免介质层和Ga2O3之间由于存在晶格适配和界面缺陷导致MOSFET性能降低，提高MOSFET的性能。
可选的，该方法还包括：在所述Ga2O3 MOSFET的上表面覆盖钝化保护层，并去除所述栅极、源极和漏极的加电位置的所述钝化保护层。
在本发明实施例中，如图2的（7）所示，通过等离子体增强化学气相沉积（ PlasmaEnhanced Chemical Vapor Deposition，PECVD )生长SiN钝化保护层210，通过光刻工艺和刻蚀工艺将栅极、源极和漏极上加电位置的钝化保护层刻蚀掉。对器件进行钝化保护处理，并将并将器件的加电位置的钝化层刻蚀掉，以便于器件的测试。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种帽层结构氧化镓场效应晶体管的制备方法，其特征在于，包括以下步骤：
制备氧化镓外延片；
所述制备氧化镓外延片具体包括：在衬底上依次生长氧化镓缓冲层、氧化镓沟道层和氧化镓帽层，所述氧化镓帽层掺杂镁元素或铁元素；
去除氧化镓外延片无源区域的氧化镓沟道层和氧化镓帽层；所述氧化镓外延片从下至上依次为衬底层、氧化镓缓冲层、氧化镓沟道层和氧化镓帽层；所述氧化镓帽层为绝缘层；
分别去除所述氧化镓外延片的源区对应的氧化镓帽层和漏区对应的氧化镓帽层；
分别在所述源区对应的氧化镓沟道层部分和所述漏区对应的氧化镓沟道层部分掺杂N型杂质；
分别在所述源区对应的氧化镓沟道层的上表面和所述漏区对应的氧化镓沟道层的上表面覆盖第一金属层，分别形成源极和漏极；
在栅区对应的氧化镓帽层的上表面覆盖第二金属层形成栅极；所述源区和所述漏区分别位于所述栅区的两侧。
2.如权利要求1所述的帽层结构氧化镓场效应晶体管的制备方法，其特征在于，所述方法还包括：
在所述氧化镓场效应晶体管的上表面覆盖钝化保护层，并去除所述栅极的加电位置的钝化保护层、源极的加电位置的钝化保护层和漏极的加电位置的钝化保护层。
3.如权利要求1所述的帽层结构氧化镓场效应晶体管的制备方法，其特征在于，所述去除氧化镓外延片无源区域的氧化镓沟道层和氧化镓帽层，具体包括：
通过光刻工艺在所述氧化镓外延片有源区域的上表面覆盖光刻胶；
通过刻蚀工艺刻蚀所述无源区域的氧化镓沟道层和氧化镓帽层，直至露出所述氧化镓缓冲层；
去除所述光刻胶。
4.如权利要求1所述的帽层结构氧化镓场效应晶体管的制备方法，其特征在于，所述分别去除所述氧化镓外延片的源区对应的氧化镓帽层和漏区对应的氧化镓帽层，具体包括：
通过光刻工艺在所述氧化镓外延片的源区和漏区之外的区域的上表面覆盖光刻胶；
通过刻蚀工艺刻蚀所述源区对应的氧化镓帽层和所述漏区对应的氧化镓帽层，直至露出所述氧化镓沟道层；
去除所述光刻胶。
5.如权利要求1所述的帽层结构氧化镓场效应晶体管的制备方法，其特征在于，所述分别在所述源区对应的氧化镓沟道层部分和所述漏区对应的氧化镓沟道层部分掺杂N型杂质，具体包括：
通过离子注入法分别在所述源区对应的氧化镓沟道层部分和所述漏区对应的氧化镓沟道部分掺杂浓度大于7×107cm-3的N型杂质。
6.如权利要求1所述的帽层结构氧化镓场效应晶体管的制备方法，其特征在于，所述分别在所述源区对应的氧化镓沟道层的上表面和所述漏区对应的氧化镓沟道层的上表面覆盖第一金属层，分别形成源极和漏极，具体包括：
通过光刻工艺在所述源区和所述漏区之外的区域覆盖光刻胶；
通过电子束蒸发工艺在所述源区对应的氧化镓沟道层和所述漏区对应的氧化镓沟道层的上表面覆盖第一金属层；
通过退火工艺分别使所述源区对应的氧化镓沟道层和所述漏区对应的氧化镓沟道层与所述第一金属层形成欧姆接触；
去除所述光刻胶。
7.如权利要求1所述的帽层结构氧化镓场效应晶体管的制备方法，其特征在于，所述在栅区对应的氧化镓帽层的上表面覆盖第二金属层形成栅极，具体包括：
通过光刻工艺在所述栅区之外的区域覆盖光刻胶；
通过电子束蒸发工艺在所述栅区对应的氧化镓帽层的上表面覆盖第二金属层；
去除所述光刻胶。
8.如权利要求1-7任一项所述的帽层结构氧化镓场效应晶体管的制备方法，其特征在于，
所述第一金属层为Ti/Au合金或Ti/Al/Ni/Au合金；
所述第二金属层为Ni/Au合金或Pt/Au合金。
CN201710596614.4A 2017-07-20 2017-07-20 帽层结构氧化镓场效应晶体管的制备方法 Active CN107481939B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710596614.4A CN107481939B (zh) 2017-07-20 2017-07-20 帽层结构氧化镓场效应晶体管的制备方法
US15/796,625 US10505024B2 (en) 2017-07-20 2017-10-27 Method for preparing cap-layer-structured gallium oxide field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710596614.4A CN107481939B (zh) 2017-07-20 2017-07-20 帽层结构氧化镓场效应晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN107481939A CN107481939A (zh) 2017-12-15
CN107481939B true CN107481939B (zh) 2021-06-15

Family

ID=60595879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710596614.4A Active CN107481939B (zh) 2017-07-20 2017-07-20 帽层结构氧化镓场效应晶体管的制备方法

Country Status (2)

Country Link
US (1) US10505024B2 (zh)
CN (1) CN107481939B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108615769A (zh) * 2018-05-25 2018-10-02 中国电子科技集团公司第十三研究所 氧化镓mosfet器件的制备方法
CN109659355B (zh) * 2018-12-06 2020-11-24 中国电子科技集团公司第十三研究所 常关型氧化镓场效应晶体管结构
CN110164769B (zh) * 2019-06-20 2021-08-31 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管及其制备方法
CN112951911A (zh) * 2021-04-15 2021-06-11 南通大学 增强型GaN基高电子迁移率晶体管及其制备方法
CN113224169B (zh) * 2021-05-07 2023-02-07 电子科技大学 一种折叠栅氧化镓基场效应晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821171A (en) * 1994-03-23 1998-10-13 Lucent Technologies Inc. Article comprising a gallium layer on a GaAs-based semiconductor, and method of making the article
US20030219994A1 (en) * 2002-01-22 2003-11-27 Goodhue William D. Method of fabrication for III-V semiconductor surface passivation
CN102646578A (zh) * 2012-05-09 2012-08-22 中国电子科技集团公司第五十五研究所 提高碳化硅多层结构外延材料批次间掺杂均匀性的方法
WO2016031633A1 (ja) * 2014-08-29 2016-03-03 株式会社タムラ製作所 半導体素子及び結晶積層構造体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2765610B1 (en) * 2011-09-08 2018-12-26 Tamura Corporation Ga2o3 semiconductor element
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
JP6859646B2 (ja) * 2016-09-29 2021-04-14 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821171A (en) * 1994-03-23 1998-10-13 Lucent Technologies Inc. Article comprising a gallium layer on a GaAs-based semiconductor, and method of making the article
US20030219994A1 (en) * 2002-01-22 2003-11-27 Goodhue William D. Method of fabrication for III-V semiconductor surface passivation
CN102646578A (zh) * 2012-05-09 2012-08-22 中国电子科技集团公司第五十五研究所 提高碳化硅多层结构外延材料批次间掺杂均匀性的方法
WO2016031633A1 (ja) * 2014-08-29 2016-03-03 株式会社タムラ製作所 半導体素子及び結晶積層構造体

Also Published As

Publication number Publication date
US20190027590A1 (en) 2019-01-24
CN107481939A (zh) 2017-12-15
US10505024B2 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
CN107481939B (zh) 帽层结构氧化镓场效应晶体管的制备方法
CN107464844A (zh) 氧化镓场效应晶体管的制备方法
WO2018161412A1 (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
CN105789047B (zh) 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
US10916445B2 (en) Method for preparing a p-type semiconductor layer, enhanced device and method for manufacturing the same
WO2020228352A1 (zh) 半导体器件及其制备方法
CN108305834A (zh) 一种增强型氮化镓场效应器件的制备方法
CN104701359A (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
JP2018503252A (ja) Ｈｅｍｔトランジスタ
CN112635544B (zh) 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法
JP2016537828A (ja) ヘテロ接合に基づくｈｅｍｔトランジスタ
CN108198855A (zh) 半导体元件、半导体基底及其形成方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN105552125A (zh) 半导体结构及其制造方法
CN110875386A (zh) 一种增强型GaN基HEMT器件的外延结构、器件及其器件的制备方法
WO2021139041A1 (zh) 氧化镓肖特基二极管及其制备方法
CN111223777B (zh) GaN基HEMT器件及其制作方法
JP2017117996A (ja) 半導体装置および半導体装置の製造方法
CN108807500B (zh) 一种具有高阈值电压的增强型高电子迁移率晶体管
CN108615769A (zh) 氧化镓mosfet器件的制备方法
CN113113480A (zh) 具有p-GaN盖帽层的HEMT器件及制备方法
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
TW201310546A (zh) 半導體裝置之製造方法
WO2022033360A1 (zh) 一种混合栅场效应管及制备方法、开关电路
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant