JP2016537828A - ヘテロ接合に基づくｈｅｍｔトランジスタ - Google Patents

ヘテロ接合に基づくｈｅｍｔトランジスタ Download PDF

Info

Publication number
JP2016537828A
JP2016537828A JP2016547242A JP2016547242A JP2016537828A JP 2016537828 A JP2016537828 A JP 2016537828A JP 2016547242 A JP2016547242 A JP 2016547242A JP 2016547242 A JP2016547242 A JP 2016547242A JP 2016537828 A JP2016537828 A JP 2016537828A
Authority
JP
Japan
Prior art keywords
buffer layer
substrate
layer
doped region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016547242A
Other languages
English (en)
Inventor
モランショ，フレデリック
ハマディ，サィーム
ベイドゥン，ビラル
Original Assignee
サントゥル ナシオナル ドゥ ラ ルシェルシュ シアンティ フィック セーエヌエールエス
サントゥル ナシオナル ドゥ ラ ルシェルシュ シアンティ フィック セーエヌエールエス
ユニヴェルシテ リバネーゼ
ユニヴェルシテ リバネーゼ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サントゥル ナシオナル ドゥ ラ ルシェルシュ シアンティ フィック セーエヌエールエス, サントゥル ナシオナル ドゥ ラ ルシェルシュ シアンティ フィック セーエヌエールエス, ユニヴェルシテ リバネーゼ, ユニヴェルシテ リバネーゼ filed Critical サントゥル ナシオナル ドゥ ラ ルシェルシュ シアンティ フィック セーエヌエールエス
Publication of JP2016537828A publication Critical patent/JP2016537828A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導体材料のヘテロ接合構造（ヘテロ構造とも称される）であって、特に、高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ接合構造であり、基板と、大きなバンドギャップの３族窒化物系の半導体材料であり、ｎ型キャリアが非意図的にドープされている、上記基板上に配置されたバッファ層と、大きなバンドギャップＥｇ２の３族窒化物系の半導体材料のバリア層であって、上記バンドギャップＥｇ２の幅が上記バッファ層の上記バンドギャップＥｇ１の幅より小さく、上記バッファ層上に配置されたバリア層とを備えている。ヘテロ接合構造は、上記バッファ層の上記材料と同一の３族窒化物系材料の意図的なドープ領域であって、上記基板の平面に対して平行な平面において、ならびに上記基板の上記平面に直交する方向に沿った予め規定された厚みを有し、上記バッファ層内に含まれる意図的なドープ領域をさらに備えている。

Description

本発明は、概して、ヘテロ構造において高電子移動度トランジスタ（ＨＥＭＴトランジスタ）を実施するための技術に関する。より具体的には、本発明は、そのようなトランジスタを実施することができるヘテロ構造に関する。
本発明は、例えば、風力または太陽エネルギー等の再生可能エネルギーを生産、変換、および／または管理するための装置だけでなく、生態学的影響が低い輸送手段にも使用されるパワー電子部品の分野に特に適用性がある。
数年前、例えば、風力または太陽エネルギー等の再生可能エネルギー源は、化石エネルギー源の減少や地球温暖化に対処するための実行可能な代替的な解決策となった。また、路面電車や電車、さらに電気自動車等の生態学的影響が低い輸送機関の開発によって、適切なパワー電子部品、より具体的にはパワースイッチの開発が求められている。
特に、例えばパワートランジスタのような、集積回路形態における半導体型部品の改良は、上記半導体型部品の利用可能な電圧範囲および／または最大スイッチング周波数を増加するために、上記半導体型部品に固有の性質に作用する。上記の半導体型部品の改良は、生産コストを削減するために、大量生産を可能とする完全な集積化のための解決策を提案することも目的としている。
現在、例えば、ＭＯＳトランジスタ（金属酸化物半導体）またはＩＧＢＴトランジスタ（絶縁ゲートバイポーラトランジスタ）等のシリコン（Ｓｉ）系パワー部品のみがこの種の機能を果たしている。しかしながら、Ｓｉの使用に伴う物理的な性質が、この種の部品の技術的な発展を難しくしている。
数年間にわたって、多くの研究プロジェクトが、例えば、高電子移動度トランジスタ（ＨＥＭＴトランジスタとも称される）等の新たなパワー部品を実施するためのバンドギャップが大きな材料を使用することによって、代替的な解決策を発見してきた。
炭化ケイ素（ＳｉＣ）および窒化ガリウム（ＧａＮ）は、高臨界電界および広範な動作温度範囲のため、最も有望な素材の２つであると考えられていた。しかしながら、非常に優れた結果にもかかわらず、ＳｉＣ系パワー部品は、ＳｉＣウエハの大きさが限られている（現在のところ、最大直径が１００〜１５０ｍｍ）ため、大量販売市場に浸透するうえでの困難に直面している。さらに、この種の部品には、欠陥管理だけでなく、製造方法の再現性に関する問題も依然として存在している。
ＧａＮは、パワー部品の設計に関して、ＳｉＣの非常に魅力的な代替品と考えられる。実際、ＧａＮは、オン抵抗／電圧耐量比についての妥協点に関して、ＳｉまたはＳｉＣよりも効果的な半導体材料である。上記の比は、性能指数とも称され、パワースイッチの静的性能を特徴付けるものである。
図１は、ＨＥＭＴトランジスタにおいて使用されるヘテロ接合電子構造の例を示している。このヘテロ接合電子構造は、制御された固有の特徴をそれぞれ有し、互いに積層された複数のＧａＮ系層を備え、
基板Ｗと、
そのバンドギャップ、または「ギャップ」Ｅｇ１によって特徴付けられる材料Ｍ１から成り、基板Ｗ上のバッファ層と称される第１の層１と、
そのバンドギャップ、または「ギャップ」Ｅｇ２（Ｅｇ１はＥｇ２より小さい）によって特徴付けられる材料Ｍ２から成り、第１の層１上のバリア層と称される第２の層２とを有している。
この種の構造においては、ヘテロ接合の２つの材料Ｍ１とＭ２との間の境界にて、（より小さいギャップＥｇ１を有する）材料Ｍ１に形成されたチャネルＣにおいて、当業者の専門用語で２ＤＥＧと称される、二次元電子ガスの形成および循環が可能となる。このような構造によって、パワーエレクトロニクスに適用するための必要条件である、大きなドレイン電流を有するＨＥＭＴトランジスタを得るために、高二次元電子ガス密度と、高キャリア移動度とを組み合わせることができる。
多くの研究プロジェクトが、様々な解決方法を研究することによって、ＡｌＧａＮ／ＧａＮヘテロ接合付近への二次元電子ガスの閉じ込めの制御および改善に取り組んでいる。このような解決方法は、スイッチング速度が比較的早く、比較的損失が少ないＨＥＭＴトランジスタを得られるように、ヘテロ構造のいくつかの固有の性質を修正するためにＧａＮ層を堆積することにあることができる。。このような解決方法は、新規なＭＯＳ−ＨＥＭＴ型構造を形成することから成ることもできる。
このようにして、例えば、C. Hongwei et alによる、Enhanced device performance of AlGaN/GaN HEMTs using thermal oxidation of electron-beam deposited aluminum for gate oxide（2008年、IEEE出版）において、ＭＯＳ−ＨＥＭＴトランジスタ構造が提案された。この出版物では、ゲート電極付近に酸化層を追加することによって得られる、従来のＨＥＭＴトランジスタ構造の性能の向上を示している。このようにして得られるＭＯＳ−ＨＥＭＴ構造は、従来のＨＥＭＴ構造よりも漏れ電流が小さく、ドレイン電流幅が大きいが、トランジスタをオフ状態にするためには、有する閾値電圧が０Ｖより小さい必要がある。
現在、他の非常に大きな研究傾向は、この種の構造の休止状態（ＨＥＭＴトランジスタのゲート電極に電圧が印加されていない時のトランジスタの状態を意味する）に関係している。実際、多くのパワー用途において、スイッチとして使用されるトランジスタは、デフォルトで開状態（「ノーマリオフ」機能とも称される）でなければならない。実際、この開状態は、例えば、車や鉄道輸送機関などでの利用において、安全および省エネ上の理由から不可欠である。
最近、ＨＥＭＴトランジスタのノーマリオフ機能を満たすために、いくつかのＧａＮ系構造が提案された。出版物Self-aligned enhancement-mode AlGaN/GaN HEMTs Using 25keV fluorine Ion implantation（２０１０年、ＩＥＥＥジャーナルに公開）におけるC. Hongwei et alのチームによる研究は、ノーマリオフＨＥＭＴトランジスタを得るために、フッ素イオン処理を利用することによって、閾値電圧を変更できる可能性を示した。この変更を行うためには、フッ素がドープされた領域が、ＨＥＭＴトランジスタのＡｌＧａＮ／ＧａＮ構造のバリア層に挿入され、ゲート電極の下に配置される。フッ素イオンの量は、トランジスタのＶｇｓ電圧の十分なオフセットを有するように設定された。
さらに、米国特許出願２００７／０２７８５１８Ａ１（Enhancement Mode III-N Devices and Circuits）は、ヘテロ構造のバリア層に対してフッ素プラズマに基づく処理方法を用いる、ＨＥＭＴトランジスタ構造の製造方法についての別の変更を提案している。この方法によって、ノーマリオフトランジスタを得るために、比較的簡潔な方法（フッ素プラズマの使用）によって、ヘテロ構造の固有の特徴を変更することができる。
上述したような設計、そして製造技術における進歩は、未だに比較的漏れ電流が大きいため、特定のエネルギー変換市場のみに対応可能なノーマリオフＨＥＭＴトランジスタを得ることを可能としている。
ＭｉｃｒｏＧａＮ社によって他の改善方法が提案されている。この会社は、実際、高電子移動度を活かすためにＧａＮ系ＨＥＭＴトランジスタと、漏れ電流を低くするためにＳｉ系ＭＯＳトランジスタとを組み合わせるカスコードアセンブリに基づいたパワー構造を販売している。スイッチング速度が速く、漏れ電流が低いにもかかわらず、この種の構造は、カスコードアセンブリに用いられるＳｉトランジスタの最大動作温度によって熱的に制限されるため、この解決方法を用いて高パワー用途を考案することはできない。
本発明は、上述した先行技術の欠点を克服することを目的としており、より具体的には、ゲートの漏れ電流が小さく、スイッチング速度が速く、ノーマリオフ機能をもたらすための閾値電圧が０Ｖより高いＨＥＭＴトランジスタの実施を可能とすることを目的としている。
この目的のために、本発明の第１の態様は、半導体材料のヘテロ接合構造（ヘテロ構造とも称される）であって、特に、高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ接合構造を提案している。上記構造は、
平面基板と、
大きなバンドギャップの３族窒化物系の半導体材料のバッファ層であって、ｎ型キャリアが非意図的にドープされており、上記基板上に配置されたバッファ層と、
大きなバンドギャップの３族窒化物系の半導体材料のバリア層であって、上記バンドギャップの幅が上記バッファ層の上記バンドギャップＥｇ１の幅より小さく、上記バッファ層上に配置されたバリア層と、
上記バッファ層の上記材料と同一の３族窒化物系材料の意図的なドープ領域であって、上記基板の平面に対して平行な平面における予め規定された長さおよび幅、ならびに上記基板の上記平面に直交する方向に沿った予め規定された厚みを有し、上記バッファ層内に含まれる意図的なドープ領域とを備えている。
本発明の実施形態によると、上記意図的なドープ領域は、上記バッファ層と上記バリア層との間の境界の下に、上記基板の上記平面に直交する方向に沿った上記境界からの非零の所定の距離に位置している。
上記バッファ層内に位置するこの意図的なドープ領域は、ヘテロ接合（上記バッファ層と上記バリア層材料との間の境界を意味する）のフェルミ準位と、伝導帯との間のギャップを局所的に増加させることに寄与する。実際、上記意図的なドープ領域が存在することによる効果は、上記境界の伝導帯をフェルミ準位（電子が占める最高エネルギー値を意味する）より上げることであり、こうすることによって、このヘテロ構造の閾値電圧がオフセットされ、ノーマリオフトランジスタが得られる。
本発明の他の実施形態によると、上記バッファ層、上記バリア層、上記意図的なドープ領域は、例えば、ＧａＮ等の３族窒化物系の半導体材料から形成される。
上記の領域を意図的にドープするためにｐ型ドーパントを使用することができる。上記基板と上記バッファ層との間の内部応力の差によって、ＧａＮ膜が破れることがあるが、有利なことに、この問題だけでなく、起こり得る転移の問題を改善するために、本発明の実施形態においては、上記基板と上記バッファ層との間に核生成層が配置される。
本発明の第２の態様は、上述したようなヘテロ構造から実施されるＨＥＭＴ型トランジスタに関する。上記トランジスタは、上記バリア層上に配置可能な、ソースＳ電極と、ドレインＤ電極と、ゲートＧ電極とを備えている。
いくつかの実施形態においては、そのようなトランジスタは、絶縁層を有してもよく、上記絶縁層は、例えば酸化物系であり、バリア層に堆積されている。それと共に、上記ゲートＧ電極は上記絶縁層に堆積されており、上記ドレインＤ電極およびソースＳ電極は上記バリア層の上面における上記ゲートの両側の一方ずつに、上記バリア層に堆積されている。
例えば、酸化物系絶縁層は、ゲートＧ電極のみに堆積することができ、その場合、上記絶縁層は、例えば、ゲートＧ電極の表面と同一表面を有している。
いくつかの実施形態においては、トランジスタの閾値電圧は、下記の特徴の少なくとも１つを、単独、または組み合わせて調整することができる。
‐意図的なドープ領域の表面は、当該意図的なドープ領域の平面が基板の平面に対して平行であるように変更することができる。特に、例としては、上記平面におけるゲート電極の表面より下方または当該表面と同等となる範囲で変更されることができる。
‐基板の平面に直交する方向に沿った、意図的なドープ領域と、バッファ層とバリア層との間の境界との間の距離ｄは変更することができる。例としては、距離ｄは８００ｎｍ未満である。
本発明の第３の態様によると、上記のようなヘテロ構造の製造方法が提案され、当該方法は、
平面基板を準備する工程と、
大きなバンドギャップの３族窒化物系の半導体材料の第１のバッファ層であって、ｎ型キャリアが非意図的にドープされている第１のバッファ層を上記基板上に堆積する工程と、
上記平面基板に対して平行な平面において予め規定された長さおよび幅を有し、上記第１のバッファ層の上記材料と同一の３族窒化物系の材料の領域であって、ｐ型ドーピング元素によって意図的にドープされている領域を上記第１のバッファ層上に形成する工程と、
上記第１のバッファ層の上記材料と同一の３族窒化物系材料の第２のバッファ層であって、ｎ型キャリアが非意図的にドープされており、上記第１のバッファ層と上記意図的なドープ領域とを覆う第２のバッファ層を堆積する工程と、
上記第１のバッファ層および上記第２のバッファ層の上記材料の上記バンドギャップより小さなバンドギャップを有する大きなバンドギャップの３族窒化物系の半導体材料のバリア層を上記第２のバッファ層上に堆積する工程とを含んでいる。
有利には、この製造方法は、例えば、従来のＨＥＭＴトランジスタを実施するために、従来のヘテロ構造の製造と比較すると、簡潔であり、極めて少ない追加工程しか必要としない。
いくつかの実施形態においては、ヘテロ接合構造の製造方法は、１つ以上の下記の製造工程を別々に、または組み合わせて行うため、最適化することができる。
‐意図的なドープ領域は、「リフト」ドーピング法によって形成することができる。
‐意図的なドープ領域は、ドーピング／エッチング法によって形成することができる。
‐第２のバッファ層の厚みは、４００ｎｍ以下になるように制御することができる。
‐少なくとも１つの核生成層を成長させる工程は、第１のバッファ層を堆積する工程の前に行うことができる。
‐バリア層上に堆積されたゲート電極、ドレイン電極、ソース電極を製造する工程を含んで、高電子移動度トランジスタ（ＨＥＭＴ）を製造することができる。
‐意図的なドープ領域は、ゲート電極上に配置することができる。
‐基板の平面に平行な平面における意図的なドープ領域の表面は、上記基板に平行な平面におけるゲート電極の表面より下方または当該表面と同等となるように制御することができる。
第４の態様によると、本発明は第２の態様に係る少なくとも１つのトランジスタを備える半導体製品に関する。第４の態様は、例えば、パワースイッチや、例えば電源電圧レギュレーター等のその他のパワー部品を含んでもよい。
本発明の他の特徴および利点は、下記の説明を読むことで再び明らかになるだろう。下記の説明は単なる例にすぎず、添付の図面を参照して理解されなければならない。
先行技術によるヘテロ接合構造の積層例の断面図である。 本発明の実施形態に係るヘテロ接合構造の積層例の断面図である。 本発明の実施形態に係るヘテロ接合構造を構成する種々の層の詳細な断面図である。 「リフト」ドーピング法を実施するための主な技術工程を示す断面図である。 意図的なドープ領域においてドーピング／エッチング法を実施するための主な技術工程を示す断面図である。 本発明の実施形態に係るＨＥＭＴトランジスタの積層例の断面図である。 ドープ層に相対的なトランジスタのゲート（Ｇ）電極の位置の様々な軸に沿った図である。 ドープ層のドーピングの関数としてＨＥＭＴトランジスタの閾値電圧の変化を示すグラフである。 ドープ層と、ＡｌＧａＮ／ＧａＮ境界領域との間の距離の関数としてＨＥＭＴトランジスタの閾値電圧の変化を示すグラフである。 ドープ層の厚みの関数としてＨＥＭＴトランジスタの閾値電圧の変化を示すグラフである。 本発明の実施形態に係るトランジスタの閾値電圧および電流を示すグラフである。 他の実施形態に係るＨＥＭＴトランジスタの積層例の断面図である。 他の実施形態に係るＨＥＭＴトランジスタの積層例の断面図である。 他の実施形態に係るＨＥＭＴトランジスタの積層例の断面図である。 他の実施形態に係るＨＥＭＴトランジスタの積層例の断面図である。 最後の実施形態に係るＨＥＭＴトランジスタの積層例の断面図である。
ヘテロ接合構造の断面図を示す全ての図面、積層を示す全ての図面、およびヘテロ接合構造およびＨＥＭＴトランジスタの製造方法の工程を示す全ての図面は正確な縮尺率になっていないことを明示したい。様々な厚みは現実と一致する比率で示されていない。下記の説明および図面においては、簡略化のために、全ての構造に共通する要素は同一の部材番号を有している。
本発明は、ＨＥＭＴトランジスタのためのヘテロ接合構造への非限定的な適用例においてより明確に説明される。下記に説明されるヘテロ接合構造の例は、メンデレーエフ表とも称される元素周期表の３族窒化物素子に基づいており、より具体的には、上記の例は、ＡｌＧａＮ／ＧａＮ窒化物材料に基づくヘテロ接合構造を含んでいる。ＧａＮは、バッファ層１が作られる、バンドギャップＥｇ１を有する半導体材料になり得、バンドギャップＥｇ１は、バリア層２が作られる材料と成り得る、ＡｌＧａＮのバンドギャップＥｇ２より小さい。同様に、本発明はこれらの例に限定されないことも当然明白である。例えば、ＧａＡｌＡ型の大きなギャップ材料と、ＧａＡｓ型の小さなギャップ材料との間の境界を作る他の種類の材料の性質を利用するヘテロ接合構造も実施可能である。
いくつかの実施形態によると、上記ヘテロ接合構造は、バッファ層１に位置する意図的なドープ領域３を、バッファ層とバリア層との間の境界の下に備えている。
図２は、ヘテロ接合構造を構成する複数の層の第１の積層例を示している。上記ヘテロ接合構造は、積層が増えていく順に、
平面基板Ｗと、
大きなバンドギャップＥｇ１の３族窒化物系の半導体材料のバッファ層１であって、ｎ型キャリアが非意図的にドープされており、上記基板Ｗ上に配置されたバッファ層１と、
大きなバンドギャップＥｇ２の３族窒化物系の半導体材料のバリア層２であって、上記バンドギャップＥｇ２の幅が上記バッファ層の上記バンドギャップＥｇ１の幅より小さく、上記バッファ層１上に配置されたバリア層２と、
上記バッファ層１の上記材料と同一の３族窒化物系材料の意図的なドープ領域３であって、上記基板の平面に対して平行な平面における予め規定された長さＬｏ３および幅Ｌａ３、ならびに上記基板の上記平面に対して垂直な方向に沿った予め規定された厚みｄＣ３を有し、上記バッファ層１内に配置された意図的なドープ領域３とを含んでいる。
バッファ層１内の意図的なドープ領域の存在によって、バッファ層１とバリア層２との間の境界の伝導帯がフェルミ準位（電子が占める最高エネルギー値を意味する）より高くなる。こうすることによって、このヘテロ構造で実施されるトランジスタの閾値電圧がオフセットされ、ノーマリオフトランジスタが得られる。
実施例においては、上記のようなヘテロ構造の製造方法は、
基板Ｗを準備する工程と、
大きなバンドギャップＥｇ１の３族窒化物系の半導体材料のバッファ層１であって、ｎ型キャリアが非意図的にドープされているバッファ層１を上記基板Ｗ上に堆積する工程と、
大きなバンドギャップＥｇ２の３族窒化物系の半導体のバリア層２を上記バッファ層１上に堆積する工程と、
上記バッファ層１の上記材料と同一の３族窒化物系材料の領域３であって、上記基板Ｗの平面に対して平行な平面における長さＬｏ３および幅Ｌａ３、ならびに上記基板の上記平面に直交する方向に沿った予め規定された厚みｄＣ３を有し、上記バッファ層１内に含まれる領域３を意図的にドーピングする工程とを含んでいる。
上記のような意図的なドープ領域３を有するヘテロ接合構造の性能は、特に、使用されるエピタキシャル材料の結晶品質に依存する。
ＧａＮは、ヘテロ構造を形成する材料との部分的な格子不整合を制限するのに寄与し、基板Ｗからの結晶成長によって得られるエピタキシャル材料である。
ＧａＮ用のエピタキシャル基板として、基板Ｗを作るために、数種類の基板材料を使用することができる。こうした実施形態においては、例えば、３．４％のオーダーの格子不整合を発生させる炭化ケイ素（ＳｉＣ）や、サファイア（Ａｌ２Ｏ３）が使用される。例えば、ＧａＡｓやＺｎＯ系基板、または「自立」基板と称されるその他の基板等の他の基板例も使用可能である。
変形例としては、ケイ素（Ｓｉ）も、基板を実施するために使用可能である。Ｓｉは、通常のトランジスタおよび、特にＨＥＭＴトランジスタの構成要素を製造するために使用可能な材料であり、ＳｉＣより格子不整合が大きく、また、特に、熱伝導に関係するため、ＳｉＣより性能が低いにも関わらず、Ｓｉ固有の性質は、非常によく制御されている。実際、非常に高い製造品質を有し、直径が大きい（例えば、６インチや８インチ）シリコンウエハを大量に使用することは、製造コストの削減と、上記のような構成要素の価格の低下にも寄与する。
ＳｉＣやＳｉ、またはＳｉ基板の結晶配向などの基板の性質によって、エピタキシャル成長によって得られるＧａＮ層の品質が変化し得る。この変化によって、ヘテロ接合構造の性能が変化し得る。このため、実施例においては、ヘテロ接合構造は、予め規定された結晶配向（例えば、本明細書において（１１１）で示す配向）のＳｉ基板上に作製可能であり、当該ヘテロ接合構造には、不整合からだけでなく、２つの層（Ｓｉ層およびＧａＮ層）の間の内部の機械的応力が異なることによって膜が破れることから起こり得る問題を改善するために、必要ならば、遷移層（より一般的には核生成層と称される）が設置されている。このような核生成層は、エピタキシーによって、例えば、複数の連続する堆積操作によって、他の亜硝酸化合物層に堆積可能である。このようにして、所望の品質のバッファ層１の成長が、バリア層２との境界において得られる。Ｓｉ基板は、（００１）結晶配向や（１００）結晶配向でさえも有することが可能であり、必要であれば、上記に開示されているように、適用する仕様に適合するＧａＮ膜を得るために、中間層を利用することが可能であることにも留意されたい。
上述の基板は、本明細書において、単に例として記載されており、本発明を限定することは全くない。
図３に示す実施形態においては、バッファ層１は、窒化物系材料（例えばＧａＮ）から作ることができる。バッファ層１は、上述したように１つ以上の核生成層上に堆積可能な、少なくとも１つの第１のバッファ層１１を含むことが可能である。バッファ層１１は、バッファ層１の第２バッファ層１２の成長の基部として機能する。バリア層２と称され、ＧａＮ系層である第２の層が次に得られる。バッファ層１２および上記層２は、２次元電子ガスの生成に関与するため、優れた結晶特性を有するように作られることが好ましい。
その他の核生成層、および／または不動態層を、基板Ｗとバッファ層１１との間、および／またはバッファ層１１とバッファ層１２との間に設置することができるが、図３には示していない。そのような層の成長は、例えば、ＧａＣｌ３／ＮＨ３型の特定のガス混合物から、例えば、ＨＶＰＥ型反応器での気相成長法（ハイブリッド気相成長）のようなマイクロ電子技術を利用して行うことができる。この技術は、成長速度が速いため、比較的大きな厚みと、優れた品質を得ることに寄与する。例えば、ＭＢＥ（分子線エピタキシー）法だけでなく、ＭＯＣＶＤ（有機金属気相成長）法等の他の堆積技術も使用可能である。これらの方法は例示するために記載されており、ＨＥＭＴトランジスタの設計に使用可能な上記のような窒化物層の設計技術に限定されることは全くない。
ある実施形態においては、バッファ層１１の成長は、ＭＯＣＶＤ法による堆積によって得られ、例えば、３族の元素を用いることによって、特に、反応チャンバ内で送ることによって、得られる。例えば、上記のバッファ層１１の成長は、分子状水素と、化学前駆体との混合を伴い得る。このようにして、反応チャンバ内に、非意図的にｎ型ドープされたバリア層１（バッファ層１１と称される）の第１の部分を形成するために、ＧａＮが基板Ｗの表面上に形成される。この層は、非意図的にドープされているため真性であり、当該層は、同じ意味である、ＧａＮ−ＮＩＤ（ＧａＮ Ｎｏｔ Ｉｎｔｅｎｔｉｏｎａｌｌｙ Ｄｏｐｅｄ（非意図的にドープされた））、ＵＩＤ−ＧａＮ（Ｕｎｉｎｔｅｎｔｉｏｎａｌｌｙ Ｄｏｐｅｄ（非意図的にドープされた）ＧａＮ）、またはｉ−ＧａＮ（ｉｎｔｒｉｎｓｉｃ（真性）ＧａＮ）と称することができる。上記のような層の真性ドーピングは、元来ｎ型であり、１立方センチメートル当たり、１０１６ｃｍ−３のオーダーの濃度のキャリア（つまり電子）を有する。上記層は、例えばＲＦプラズマ下で、および例えば、時速数ミクロンのオーダーの速度で活性化される。そして、バッファ層１１の厚みは、１〜３μｍのオーダーの薄さにすることができる。
ある実施形態においては、上記ヘテロ接合構造は、例えばｐ型ドーピングを有する、意図的なドープ領域３をさらに含んでいる。バッファ層１に位置する、この意図的なドープ領域３の材料は、バッファ層１の材料と同じ種類である。
上記意図的なドープ領域３の寸法、および当該意図的なドープ領域３の厚みｄＣ３は、ヘテロ構造の性質に重要な役割を果たすため、設置領域を正確に限定することが好ましい。バッファ層１１上への意図的なドープ領域３の形成は、例えば、「リフト」ドーピング法およびドーピング／エッチング法の２つの公知の技術方法のうちの１つに従って行うことができる。
図４Ａ〜図４Ｃは、意図的なドープ領域３を意図的にドーピングするためにいくつかの実施形態において利用可能な、「リフト」ドーピング法を実施するための主な技術工程を示している。
まず第一に、意図的なドープ領域３の範囲を正確に定めるマスクまたは保護層６を、バッファ層１１上に実施する（図４Ａ）。このマスク６は、例えば、バッファ層１１上の意図的なドープ領域３の範囲を定めるために、従来のフォトリソグラフィ技術を利用可能な感光性ポリマーを利用して作製することができる。上記の意図的なドープ領域３の範囲が定められると、上述したエピタキシーによる層の成長方法を、上記の意図的なドープ領域３の成長工程において、例えばマグネシウム（Ｍｇ）等のｐ型ドーピング元素を挿入して実施することができる。適用する仕様に対応するｐ型ドープ領域を得るために、ドーピング元素の濃度が選択される（図４Ｂ）。ＨＥＭＴトランジスタを実施するために使用されるドーピング元素のタイプおよび量を示す例は、本明細書において後述される。
意図的なドープ領域３の成長が完了すると、例えば、バッファ層１１および領域３を変更せずにこの層６を除去することに寄与する剥離剤やその他のウエットエッチング法またはドライエッチング法を利用する方法を使って、マスク６が除去される。図４Ｃは、この技術工程の最後における意図的なドープ領域３を示している。
意図的なドープ領域３の他の製造方法は、ドーピング／エッチング法と称される技術方法を利用することができる。この方法を行うために、図５Ａに示すように、例えば、リフトドーピング法において、上述した成長方法と同じ成長方法を利用して、意図的なドープ領域３が構造全体に堆積される。堆積が完了すると、例えば、感光性ポリマー材料を使用して、マスク層６１を堆積させることができる（図５Ｂ）。次に、例えば、ＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ（深掘反応性イオンエッチング））法等を利用したドライエッチングによって、不要な領域が除去される（図５Ｃ）。このようにして、マスク６１の下の領域における意図的なドープ領域３のみの範囲が定められる。エッチングが完了すると、マスク層６１は、上述したような技術、およびそれ自体がマイクロ電子技術において当業者に知られている技術を利用して除去される（図５Ｄ）。
保護層６および／または６１を作るために使用可能ないくつかの材料は、意図的なドープ領域３のドーピング法における例としてのみ挙げられていることに留意されたい。さらに、上記のような方法に必要な、例えば、感光性樹脂気相、フォトリソグラフィー工程、および洗浄工程等の上記の技術方法の様々な工程の全体は、説明の妨げにならないように記載されていないことが十分に理解される。
次に、バッファ層１を構成する第２のバッファ層１２を、例えば、バッファ層１１と同じ成長方法に従って堆積することができる。バッファ層１２の厚みは、例えば、バッファ層１１に対して１０％小さくなる。こうすることで、トランジスタの導電チャネルの意図的なドープ領域３をより近接させることに寄与する。
バリア層２を構成する材料は、バンドギャップＥｇ１より大きいバンドギャップＥｇ２を有する半導体材料から形成することができる。ここで検討されている例においては、上記の層は、ＡｌＧａ（１−ｘ）Ｎ等のＡｌＧａＮから構成することができ、ｘは０〜１の間に含まれるモル分率であり、バリア層２の厚みは、１μｍ未満である。
図面に示されない実施形態においては、バリア層２は、例えば、２次元電子ガスの形成に関与する電子を供給するドナー層と称されるドープ層等の、それぞれ制御された特徴を有する複数の層から構成することができる。
上記に示したヘテロ接合構造は、例えば、ノーマリオフトランジスタを得るための、ＨＥＭＴトランジスタの閾値電圧の制御における改善を可能とする。
ＨＥＭＴトランジスタの実施例において、当該ＨＥＭＴトランジスタは、図６に示すように、
平面基板Ｗと、
大きなバンドギャップＥｇ１の３族窒化物系の半導体材料のバッファ層１であって、ｎ型キャリアが非意図的にドープされており（ｉ−ＧａＮ）、上記基板Ｗ上に配置されたバッファ層１と、
大きなバンドギャップＥｇ２の３族窒化物系の半導体材料のバリア層２であって、上記バンドギャップＥｇ２の幅が上記バッファ層の上記バンドギャップＥｇ１の幅より小さく、上記バッファ層１上に配置されたバリア層２と、
上記バッファ層１の上記材料と同一の３族窒化物系材料の意図的なドープ領域３であって、上記基板の平面に対して平行な平面における予め規定された長さＬｏ３および幅Ｌａ３、ならびに上記基板の上記平面に対して垂直な方向に沿った予め規定された厚みｄＣ３を有し、上記バッファ層１内に配置された意図的なドープ領域３と、
ソース（Ｓ）電極、ドレイン（Ｄ）電極、ゲート（Ｇ）電極とを備えている。
ある実施例においては、上記のようなヘテロ構造を用いる（ＨＥＭＴ）トランジスタの製造方法は、
基板Ｗを準備する工程と、
大きなバンドギャップＥｇ１の３族窒化物系の半導体材料のバッファ層であって、ｎ型キャリアが非意図的にドープされている（ｉ−ＧａＮ）バッファ層１を上記基板Ｗ上に堆積する工程と、
大きなバンドギャップＥｇ２の３族窒化物系の半導体のバリア層２を上記バッファ層１上に堆積する工程と、
上記バッファ層１の上記材料と同一の３族窒化物系材料の領域３であって、上記基板Ｗの平面に対して平行な平面における予め規定された長さＬｏ３および幅Ｌａ３と予め規定された厚みｄＣ３、ならびに上記基板の上記平面に直交する方向に沿った予め規定された厚みを有し、上記バッファ層１内に含まれる領域３を意図的にドーピングする工程と、
導電材料の１つまたは複数の層を使用して、ゲート（Ｇ）電極、ドレイン（Ｄ）電極，ソース（Ｓ）電極を形成する工程とを含んでいる。
フォトリソグラフィー工程、洗浄工程、および、例えば感光性樹脂の堆積工程である、上記のような方法に関連する全ての中間工程は、本明細書の記載の負担にならないように、ここでは詳細に説明しないことに留意されたい。
本発明の実施例においては、意図的なドープ領域３の材料をドープするために、例えばマグネシウム（Ｍｇ）等のＩＩ−Ａ族からのｐ型ドーパントを利用することができる。しかし、例えば、ベリリウム等の、周期表の上記と同じＩＩ−Ａ族からのその他のドーパントも利用可能である。
ドレインＤ電極およびソースＳ電極は「オーム接触」と称される接触であり、これによって、低抵抗の金属／半導体接触が作られ、ゲートＧ電極はショットキーと称される金属／半導体接触である。上記のような電極の製造方法は当業者に公知であるため、本明細書においては詳細に記載しない。
本発明において説明されるＨＥＭＴトランジスタ用のこれらの接触パッドを作るために利用される金属は、接触の所望の特性に応じた種々の種類のものとすることができる。
上記電極は、例えば、Ｔｉ、Ａｌまたはその他の金属の単一金属層、あるいは金属二重層や三重層からでさえも構成することができる。
これらの金属は、マイクロ電子工学において利用される金属を堆積するための従来の方法（例えば、リフトオフ法や、ＬＩＧＡ（Lithographie, Galvanoformung and Abformung（「リソグラフィ」、「電界めっき」、および「形成」を意味するドイツ語））法等）によって堆積することができる。上記電極は、所望の接触抵抗に適応するためにその電気的特性が予め修正されたその他の材料からも作ることもできる。
すでに上述したように、本発明は、ノーマリオフＨＥＭＴトランジスタを得るために、ゼロまたは正の閾値電圧を有するＨＥＭＴトランジスタを得ることに寄与する。そのために、この方法の実施例において、例えばｐ型元素でドープされた意図的なドープ領域３と、バリア層１とが作られる。上記意図的なドープ領域３は、トランジスタのゲート（Ｇ）電極の下に設置され、その大きさ、厚み、深さ、ドーパントの量は、実施形態によって変わる。これらのパラメーターによって、ＨＥＭＴトランジスタの閾値電圧を制御することができる。
ゲートに制御されていない区域における導電チャネルを空にしないために、基板の平面に対して平行な平面における長さＬｏ３および幅Ｌａ３によって特徴付けられる意図的なドープ領域３は、上記基板の平面に対して平行な平面において、ゲートＧ電極のサイズより小さいまたは同じサイズを有していることが好ましい。
図７を参照すると、下記の関係が適用される。
Figure 2016537828
Figure 2016537828
ここで、
Ｌｏ３は、意図的なドープ領域３の長さであり、
Ｌａ３は、意図的なドープ領域３の幅であり、
ＬｏＧは、ゲート（Ｇ）電極の長さであり、
ＬａＧは、ゲート（Ｇ）電極の幅である。
これらの寸法は、基板の平面に対して平行な平面で測定される。
さらに、ゲート電流が遮断されないためには、ゲート（Ｇ）電極に対する意図的なドープ層３の配置が重要である。このためには、ゲート（Ｇ）電極に対する意図的なドープ領域３の位置は、以下でなければならない（図８および図９）。
Figure 2016537828
ここで、
Figure 2016537828
であって、
Ｂ１＝ｐ１−ｐ２ （５）
Ｂ２＝ｐ３−ｐ４ （６）
ここで、
ｐ１は、ｘ軸上のゲート（Ｇ）電極の位置であり、
ｐ２は、ｘ軸上の意図的なドープ領域３の位置であり、
ｐ３は、ｚ軸上のゲート（Ｇ）電極の位置であり、
ｐ４は、ｚ軸上の意図的なドープ領域３の位置であり、
Ｂ１は、ｘ軸に沿った、ゲート（Ｇ）電極と意図的なドープ領域３との間の距離であり、
Ｂ２は、ｚ軸に沿った、ゲート（Ｇ）電極と意図的なドープ領域３との間の距離であり、
Ｌｏ３は、意図的なドープ領域３の長さであり、
Ｌａ３は、意図的なドープ領域３の幅であり、
ＬｏＧは、ゲート（Ｇ）電極の長さであり、
ＬａＧは、ゲート（Ｇ）電極の幅である。
ｉ−ＧａＮバッファ層１における、ｐ型ドープされたＧａＮから構成される意図的なドープ領域３の存在は、フェルミ準位差の増加に寄与し、それによって、ＡｌＧａＮ／ｉ−ＧａＮヘテロ接合の伝導帯の増加に寄与する。このようにして得られる最大閾値は、１×１０＋１９ｃｍ−３オーダーのドーピング濃度のｐ型ドーパント（例えばマグネシウム（Ｍｇ）等）で達成できる。
図１０のグラフは、本発明の実施例による、様々なドーピング値（ｃｍ−３）のＨＥＭＴトランジスタの様々な閾値電圧（Ｖ）値を有する上記のような構造を形成することによって得られる結果を示している。これらのシミュレーションは、意図的なドープ領域３の厚みが４００ｎｍに等しく、幅が１μｍ、そして距離ｄが１０ｎｍ、２０ｎｍ、３０ｎｍであるという予め規定されたドープ領域の寸法に関して作られていることに留意すべきである。このグラフの結果は、本発明によるＨＥＭＴトランジスタの閾値電圧値におけるドーピングの影響を指摘しており、さらに具体的には、複数のドーピング値によって最大バンドギャップが得られることが示されている。つまり、ノーマリオフ構造は、異なるドーピング値、および少なくとも３０ｎｍ未満の小さな距離ｄで得られる。
しかしながら、閾値電圧の増加は、意図的なドープ領域３のドーピングの増加に影響されたバンドギャップの増加によるだけでなく、意図的なドープ領域３内のバンドギャップの増加率にもよることに留意すべきである。このようにして、ドーピングをより多く使用することで、所望の最大ギャップがより早く得られる。さらに、本発明に係るＨＥＭＴトランジスタの内部ノイズを制御するためには、意図的なドープ領域３のドーピングと、意図的なドープ領域３の周りの非意図的にドープされた層１のドーピングとの間の差は、少なくとも１０倍なければならない。
他の実施例によると、本発明は、意図的なドープ領域３と、ＡｌＧａＮ／ＧａＮ境界との間の距離を変えることによって、トランジスタの閾値電圧を制御することを提案している。実際、フェルミ準位と伝導帯との間のギャップ、そしてトランジスタの閾値電圧は、意図的なドープ領域３と、ＡｌＧａＮ／ＧａＮ境界領域との間の距離を減らしたり増やすしたりすることによって調整可能である。
図１１のグラフは、意図的なドープ領域３と、ＡｌＧａＮ／ＧａＮ境界領域との間の距離ｄ（μｍ）の関数としてトランジスタの閾値電圧（Ｖ）の変化を示している。
このシミュレーション結果は、意図的なドープ領域３の厚みが１００ｎｍに等しく、幅が１μｍ、そしてドーピングが２×１０１８ｃｍ−３という意図的なドープ領域３の予め規定された寸法に関して作られたものである。このグラフは、意図的なドープ領域３の距離ｄの減少の関数としてＨＥＭＴトランジスタの閾値電圧の増加を示している。実施形態によると、この変化、より具体的には、ＨＥＭＴトランジスタの閾値電圧の増加は、意図的なドープ領域３と上記境界領域との間の距離の減少に比例している。ここで示された値は例として提示されており、本発明の範囲を限定するものではないことに留意されたい。意図的なドープ領域３のドーピング濃度、および寸法は、本発明の適用分野、および所望の閾値電圧に応じて変わり得る。
本発明の実施形態は、意図的なドープ領域３の厚みｄＣ３の関数として、トランジスタの閾値電圧を制御することに寄与する。実際、上述したように、非意図的にドープされたＧａＮ（ｉ−ＧａＮ）層の間に意図的なドープ領域３を追加することは、フェルミ準位と伝導帯との間のギャップを増加することに寄与し、これによって、特に、ＨＥＭＴトランジスタの閾値電圧を制御することに寄与する。
意図的なドープ領域３の厚みが増加すると、図１２に示すように、フェルミ準位と伝導帯との間のギャップの増加が、ギャップにおける厚みの影響が見られなくなる閾値になるまでもたらされる。実際、ある十分厚い厚みによって、およびドーピング量、意図的なドープ領域３の表面および位置等のその他のパラメータによって、ギャップは一定になり、ｐ型ドープされた区域に囲まれていないギャップと等しくなる。
図１３のグラフは、本発明の実施例に係るトランジスタの閾値電圧と、意図的なドープ領域３以外は、同じ物理的および幾何学パラメーターを有する従来のノーマリオンＨＥＭＴの閾値電圧とを比較している。例として示されているこの構造において、構造パラメーターは以下の通りである。
‐Ｓｉの基板Ｗ（１１１）、
‐ＤＣ１（＝１．１μｍ）を有するｉ−ＧａＮのバッファ層１、
‐ｄＣ２（＝３０ｎｍ）を有するＡｌＧａＮのバリア層２、
‐意図的なドープ領域３（濃度１．９×１０１８ｃｍ−３のＭｇドーパント、Ｌａ３＝１μｍ、厚みｄＣ３＝４００ｎｍ、距離ｄ＝１０ｎｍである）、
‐ゲートＧ電極の幅は１μｍ、ドレインＤおよびソースＳの幅は２μｍ。
これらのシミュレーション結果は、従来のＨＥＭＴトランジスタと対照的に、ＨＥＭＴトランジスタの閾値電圧が正であることを示している。これは、特に、意図的なドープ領域３と、ＡｌＧａＮ／ＧａＮ境界との間の距離ｄの調整によるものである。距離ｄの変更は、ＡｌＧａＮ層の厚みを変更することなく、そしてその結果ＡｌＧａＮ／ＧａＮ境界の電流密度に影響を与えずに、トランジスタの閾値電圧を制御することに寄与していることに留意することが重要である。
しかしながら、図１３を参照すると、ＩＧＳによって概略的に示される漏れ電流は、ゲートＧ電極とバリア層２との間のショットキー接触の存在によって、比較的高いままである。
これらの不都合を改善するために、他の実施例は、ゲートＧ電極と、Ａｌ（１−ｘ）ＧａＮ層との間に酸化物層を一体化させる。図１４に示すように、上記の構造は、
平面基板Ｗと、
大きなバンドギャップＥｇ１の３族窒化物系の半導体材料のバッファ層１であって、ｎ型キャリアが非意図的にドープされており、上記基板Ｗ上に配置されたバッファ層１と、
大きなバンドギャップＥｇ２の３族窒化物系の半導体材料のバリア層２であって、上記バンドギャップＥｇ２の幅が上記バッファ層の上記バンドギャップＥｇ１の幅より小さく、上記バッファ層１上に配置されたバリア層２と、
上記バッファ層１の上記材料と同一の３族窒化物系材料の意図的なドープ領域３であって、上記基板の平面に対して平行な平面における予め規定された長さＬｏ３および幅Ｌａ３、ならびに上記基板の上記平面に対して垂直な方向に沿った予め規定された厚みｄＣ３を有し、上記バッファ層１に配置された意図的なドープ領域３と、
上記バリア層２上に配置されたソースＳ電極およびドレインＤ電極と、
熱酸化型電気絶縁層４と、
上記電気絶縁層４上に配置されたゲートＧ電極とをさらに備えている。
当業者であれば、上記絶縁層を堆積するために利用可能な技術は上述されていることを認識するであろう。
したがって、この電気絶縁層４の存在は、ゲートＧ接触とバリア層２との間のＭＯＳ（金属酸化物半導体）接触を得ることに寄与する。
酸化物層４は、例えば、数ナノメートル〜数ミクロンの厚みを得るために、例えば、ＰＥＣＶＤ（プラズマ援用型化学気相成長）型酸化オーブンを使用した熱酸化によって得ることができる。
上記酸化物層の存在、およびショットキー接触の排除は、例えば、２０倍のオーダーで漏れ電流を減少させることに寄与し、このようにして、ＨＥＭＴトランジスタの性能を非常に大きく改善することに寄与している。
上述したパラメーターの関数として得られた閾値電圧は、４Ｖの閾値電圧を有するＨＥＭＴトランジスタを得ることに寄与する。そのため、提示された種々の実施形態によると、この正の閾値電圧は、ノーマリオフ機能を満たすＨＥＭＴトランジスタを得ることに寄与する。上記のような構成要素によって新たな適用分野が可能となる。実際、このように閾値電圧が高いことは、この種の構成要素が、ゲート電圧におけるノイズ（特に電磁ノイズ）等の外部の障害から影響を受けにくくすることに寄与する。
本発明の他の実施例においては、図１５に示すように、
平面基板Ｗと、
大きなバンドギャップＥｇ１の３族窒化物系の半導体材料のバッファ層１であって、ｎ型キャリアが非意図的にドープされており、上記基板Ｗ上に配置されたバッファ層１と、
大きなバンドギャップＥｇ２の３族窒化物系の半導体材料のバリア層２であって、上記バンドギャップＥｇ２の幅が上記バッファ層の上記バンドギャップＥｇ１の幅より小さく、上記バッファ層１上に配置されたバリア層２と、
上記バッファ層１の上記材料と同一の３族窒化物系材料の意図的なドープ領域３であって、上記基板の平面に対して平行な平面における予め規定された長さＬｏ３および幅Ｌａ３、ならびに上記基板の上記平面に対して垂直な方向に沿った予め規定された厚みｄＣ３を有し、上記バッファ層１に配置された意図的なドープ領域３と、
上記バリア層２上に配置されたソースＳ電極およびドレインＤ電極と、
例えば、ゲートＧ電極の寸法と少なくとも等しい平面における寸法を有している熱酸化型電気絶縁層４と、
上記電気絶縁層４上に配置されたゲートＧ電極とをさらに備えている構造が提案されている。
当業者であれば、上記絶縁層を堆積し、さらにエッチングするために利用可能な技術は上述されていることを認識するであろう。
この実施形態は、さらに、比較的高いスイッチング周波数でのスイッチング中に現れる寄生容量を低下させることに寄与する。
本発明の他の実施例においては、図１６に示すように、
平面基板Ｗと、
大きなバンドギャップＥｇ１の３族窒化物系の半導体材料のバッファ層１であって、ｎ型キャリアが非意図的にドープされており（ｉ−ＧａＮ）、上記基板Ｗ上に配置されたバッファ層１と、
大きなバンドギャップＥｇ２の３族窒化物系の半導体材料のバリア層２であって、上記バンドギャップＥｇ２の幅が上記バッファ層の上記バンドギャップＥｇ１の幅より小さく、上記バッファ層１上に配置されたバリア層２と、
上記バッファ層１の上記材料と同一の３族窒化物系材料の意図的なドープ領域３であって、上記基板の平面に対して平行な平面における予め規定された長さＬｏ３および幅Ｌａ３、ならびに上記基板の上記平面に対して垂直な方向に沿った予め規定された厚みｄＣ３を有し、上記バッファ層１に配置された意図的なドープ領域３と、
上記バリア層２上に配置されたソースＳ電極およびドレインＤ電極と、
ゲートＧ電極の寸法と少なくとも等しい平面における寸法を有している、上記バッファ層１の上記材料と同一の３族窒化物系材料の意図的なドープ層５とをさらに備えている構造が提案されている。
本発明のこの他の実施形態は、正電圧の方へのさらに大きな閾値電圧のオフセットをさらに可能とする。このようにして、この実施形態は、より高い正の閾値電圧を有するＨＥＭＴトランジスタを得ることを可能にする。
閾値電圧を制御する目的を有する本発明の他の実施例においては、図１７に示すように、
平面基板Ｗと、
大きなバンドギャップＥｇ１の３族窒化物系の半導体材料のバッファ層１であって、ｎ型キャリアが非意図的にドープされており、上記基板Ｗ上に配置されたバッファ層１と、
大きなバンドギャップＥｇ２の３族窒化物系の半導体材料のバリア層２であって、上記バンドギャップＥｇ２の幅が上記バッファ層１の上記バンドギャップＥｇ１の幅より小さく、上記バッファ層１上に配置されたバリア層２と、
上記バッファ層１の上記材料と同一の３族窒化物系材料の意図的なドープ領域であって、上記基板の平面に対して平行な平面における予め規定された長さＬｏ３および幅Ｌａ３、ならびに上記基板の上記平面に対して垂直な方向に沿った予め規定された厚みｄＣ３を有し、上記バッファ層１に配置された意図的なドープ領域３と、
上記バリア層２上に配置されたソースＳ電極およびドレインＤ電極と、
例えば、上記バリア層２上に堆積されたゲートＧ電極の寸法と少なくとも等しい平面における寸法を有している熱酸化型電気絶縁層４と、
上記バッファ層１の上記材料と同一の３族窒化物系材料の意図的なドープ層５であって、ゲートＧ電極の寸法と少なくとも等しい平面における寸法を有している意図的なドープ層５と、
上記意図的なドープ層５内に配置されたゲートＧ電極とをさらに備えている構造が提案されている。
本発明のこの他の実施形態は、電気絶縁層４が存在することによって、本発明に係るＨＥＭＴトランジスタの閾値電圧をさらにより大きくオフセットすることにさらに寄与する。
最後に、閾値電圧を制御することに寄与する本発明に係る最後の実施形態においては、
平面基板Ｗと、
大きなバンドギャップＥｇ１の３族窒化物系の半導体材料のバッファ層１であって、ｎ型キャリアが非意図的にドープされており（ｉ−ＧａＮ）、上記基板Ｗ上に配置されたバッファ層１と、
大きなバンドギャップＥｇ２の３族窒化物系の半導体材料のバリア層２であって、上記バンドギャップＥｇ２の幅が上記バッファ層の上記バンドギャップＥｇ１の幅より小さく、上記バッファ層１上に配置されたバリア層２と、
上記バッファ層１の上記材料と同一の３族窒化物系材料の意図的なドープ領域３であって、上記基板の平面に対して平行な平面における予め規定された長さＬｏ３および幅Ｌａ３、ならびに上記基板の上記平面に対して垂直な方向に沿った予め規定された厚みｄＣ３を有し、上記バッファ層１に配置された意図的なドープ領域３と、
上記バリア層２上に配置されたソースＳ電極およびドレインＤ電極と、
上記バッファ層１の上記材料と同一の３族窒化物系材料の意図的なドープ層５であって上記ゲートＧ電極および（例えば、ゲートＧ電極の寸法と少なくとも等しい平面における寸法を有している）熱酸化型電気絶縁層４の寸法と少なくとも等しい平面における寸法を有している意図的なドープ層５と、
例えば、上記意図的なドープ層５上に堆積された上記ゲートＧ電極の寸法と少なくとも等しい平面における寸法を有している熱酸化型電気絶縁層４と、
上記電気絶縁層４上に配置されたゲートＧ電極とを備えている構造（図１８）が提案されている。
このようにして、この最後の実施形態は、本発明に係るトランジスタの閾値電圧が、正電圧の方への制御することを可能とする。
上記の説明は単に例を示すためのものであって、本発明の範囲を制限するものではない。何れの技術的に考えられ得る実施の変形は、説明した実施形態よりも好まれ得る。例えば、上記説明において使用された材料であるＧａＮは、ＧａＡｓに替えることが可能である。そのため、そのような材料を使用することは、使用されるドーパントのタイプおよび濃度、ならびに意図的なドープ領域３の寸法および位置は、ＧａＡｓ材料を使用したＨＥＭＴトランジスタの全体的な性質が、本発明に説明されたトランジスタに対応するように選択されることを意味する。
同様に、本発明で説明された技術方法の工程は、例を示すためのものであって、本明細書で示された例に限定されるものでは全くない。
最後に、説明された種々の改善点を、本構造を用いて実施されるＨＥＭＴトランジスタに求められる品質や性能に応じて、別々に、または組み合わせて利用してもよいことが十分に理解される。
本発明は、提示された実施形態に限定されない。本明細書および添付の図面を読むことによって、当業者であれば、その他の変形や実施形態を推定および実施することが可能である。参照番号は、本発明の範囲、または説明の範囲を限定するものと理解することはできない。
上記の説明においては、ある要素（例えば、層、領域、または基板等）が、他の要素の「上に（above、on）」あるように記載されている場合、上記の要素は、直接的に上記他の要素の上にあってもよく、あるいは中間要素が存在してもよいことが想定される。
「第１」、「第２」、「第３」等の用語は、本明細書においては、種々の要素、構成要素、領域、層および／または部分を説明するために使用可能であるということも想定される。これらの要素、領域、層、および／または部分は、これらの用語に限定されてはならない。これらの用語は、ある要素、構成要素、領域、層または部分と、他の領域、層または部分とを区別するためだけに使用されている。したがって、上述された第１の要素、領域、層または部分は、発明の概念の教示から離れることなく、第２の要素、領域、層または部分と称することが可能である。
さらに、「下に（under、below、lower）」又は「上に（above、upper）」等の相対的位置に関する用語は、本明細書においては、説明を容易にするため、およびある要素の他の要素に対する位置を図面に示されているように説明するために使用されている。
相対的位置に関する用語は、本発明に係る素子の、図面に示されている位置に加え、使用または動作中の種々の位置を包含すことを意図していることが理解されるだろう。例えば、本発明に係る素子が反転した場合、他の要素の「下に（below、under）」あるとして説明されている要素は、他の要素の「上に（above）」位置することになる。そのため、用語「下に（below）」は、「この上に（hereabove）」および「この下に（herebelow）」という位置の両方を含み得る。上記素子は、異なる向きに（９０°回転や他の向き）に位置することも可能であり、本明細書で使用される比較位置に関する用語は、結果として解釈されるだろう。
本明細書において使用される専門用語は、実施形態を説明することのみを目的としており、本発明の概念を限定することは意図されていない。単数の冠詞（a、an、the）は、文脈でそうでないことが明示されていない限り、複数の冠詞を含むことが可能である。さらに、用語「〜を含む（include、includes）」、「〜を含んでいる（including）」、「〜に含まれる（included in）」は、本明細書で使用される場合、特徴、動作、要素および／または構成要素の存在を示すが、１つ以上の他の特性、特徴、工程、動作、要素および構成要素の存在または追加を排除するものではないことが理解されるだろう。
さらに、実施例は、概略的な表現である図面を参照して説明されている。そのため、例えば、製造技術および／または許容誤差による図面からの変形形状が予想される。したがって、実施例は図面に示されている範囲の特定の形状に限定されると解釈されてはならず、結果として生じる形状の変形を含まなければならない。例えば、長方形として例示されている注入領域は、通常、丸や湾曲形状、ならびに、注入領域と非注入領域との間の２値の変化の代わりに端部付近のドーパントの性質および／または濃度も有している。同様に、注入によって形成された埋め込み領域は、当該埋め込み領域付近に位置する領域、および注入が行われた表面において、いくつかの注入形状をもたらし得る。したがって、図面に示された領域は、本質的に概略的なものであり、その形状は、素子の領域の実際の形状を示すことが意図されておらず、それゆえ、本発明の概念の範囲を限定することを意図するものではない。
本明細書で使用されている全ての用語（技術的、科学的用語を含む）は、そうでないことを示されていない限り、本発明の概念が属する技術の当業者によって一般的に理解される意味と同じ意味を有している。通常利用される辞書に定義されているような用語は、関連技術の文脈におけるその意味と適合する意味を有するものと解釈されなければならず、本明細書に明らかに定義されない限り、理想化された、過度に形式的な意味で解釈されないことがさらに理解されるであろう。

Claims (20)

  1. 半導体材料のヘテロ接合構造であって、特に、高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ接合構造であり、
    平面基板（Ｗ）と、
    大きなバンドギャップＥｇ１の３族窒化物系の半導体材料のバッファ層（１）であって、ｎ型キャリアが非意図的にドープされており、上記基板（Ｗ）上に配置されたバッファ層（１）と、
    大きなバンドギャップＥｇ２の３族窒化物系の半導体材料のバリア層（２）であって、上記バンドギャップＥｇ２の幅が上記バッファ層（１）の上記バンドギャップＥｇ１の幅より小さく、上記バッファ層（１）上に配置されたバリア層（２）と、
    上記バッファ層（１）の上記材料と同一の３族窒化物系材料の意図的なドープ領域（３）であって、上記基板の平面に対して平行な平面における予め規定された長さ（Ｌｏ３）および幅（Ｌａ３）、ならびに上記基板の上記平面に対して垂直な方向に沿った予め規定された厚み（ｄＣ３）を有し、上記バッファ層（１）内に含まれる意図的なドープ領域（３）とを備えることを特徴とするヘテロ接道構造。
  2. 上記意図的なドープ領域（３）は、上記バッファ層（１）と上記バリア層（２）との間の境界の下に位置することを特徴とする、請求項１に記載のヘテロ接合構造。
  3. 上記意図的なドープ領域（３）は、上記基板の上記平面と直交する方向に沿って、上記バッファ層（１）と上記バリア層（２）との間の上記境界から非零の距離（ｄ）を離れて位置することを特徴とする、請求項１および２に記載のヘテロ接合構造。
  4. 意図的なドープ領域（３）と、上記バッファ層（１）と上記バリア層（２）との間の上記境界との間の上記距離（ｄ）は、８００ｎｍ未満であることを特徴とする、請求項３に記載のヘテロ接合構造。
  5. 上記バッファ層（１）、上記バリア層（２）、および上記意図的なドープ領域（３）が作られる上記窒化物系の半導体材料は、ＧａＮを含むことを特徴とする、請求項１〜４のいずれか１項に記載のヘテロ接合構造。
  6. 上記意図的なドープ領域（３）のドーパントはｐ型ドーパントであることを特徴とする、請求項１〜５のいずれか１項に記載のヘテロ接合構造。
  7. 上記基板（Ｗ）と上記バッファ層（１）との間に少なくとも１つの核生成層が配置されることを特徴とする、請求項１〜６の何れか１項に記載のヘテロ接合構造。
  8. 請求項１〜７のいずれか１項に記載のヘテロ接合構造と、
    上記ヘテロ接合構造の上記バリア層（２）上に配置されたゲート（Ｇ）電極と、ドレイン（Ｄ）電極と、ソース（Ｓ）電極とを含むことを特徴とする高電子移動度トランジスタ（ＨＥＭＴ）。
  9. 上記意図的なドープ領域（３）の表面は、上記ゲート（Ｇ）電極の表面と同等以下であることを特徴とする、請求項８に記載のトランジスタ。
  10. 上記ゲート電極の下に、上記バリア層（２）上に堆積された酸化物系絶縁層（４）をさらに含むことを特徴とする、請求項８および９のいずれか１項に記載のトランジスタ。
  11. 上記絶縁層（４）は、上記基板の上記平面に対して平行な平面における上記ゲート（Ｇ）電極の上記表面と同一の上記基板の上記平面に対して平行な平面における表面を有していることを特徴とする、請求項１０に記載のトランジスタ。
  12. 請求項８〜１１のいずれか１項に記載の少なくとも１つの高電子移動度トランジスタ（ＨＥＭＴ）を備えることを特徴とする半導体電子素子。
  13. 半導体材料の、ヘテロ構造とも称されるヘテロ接合構造の製造方法であって、特に、高電子移動度トランジスタ（ＨＥＭＴ）のためのヘテロ接合構造の製造方法であり、
    平面基板（Ｗ）を準備する工程と、
    大きなバンドギャップの３族窒化物系の半導体材料の第１のバッファ層（１１）であって、ｎ型キャリアが非意図的にドープされている第１のバッファ層（１１）を上記基板（Ｗ）上に堆積する工程と、
    上記第１のバッファ層（１１）の上記材料と同一の３族窒化物系の材料の領域（３）であって、上記平面基板に対して平行な平面において予め規定された長さ（Ｌｏ３）および幅（Ｌａ３）を有し、ｐ型ドーピング元素によって意図的にドープされている領域（３）を上記第１のバッファ層上に形成する工程と、
    上記第１のバッファ層（１１）の上記材料と同一の３族窒化物系材料の第２のバッファ層（１２）であって、ｎ型キャリアが非意図的にドープされており、上記第１のバッファ層（１１）と上記意図的なドープ領域（３）とを覆う第２のバッファ層（１２）を堆積する工程と、
    上記第１のバッファ層および上記第２のバッファ層の上記材料の上記バンドギャップより小さなバンドギャップを有する、大きなバンドギャップの３族窒化物系の半導体材料のバリア層（２）を上記第２のバッファ層（１２）上に堆積する工程とを含むことを特徴とする製造方法。
  14. 上記意図的なドープ領域（３）の上記形成は、「リフト」ドーピング法によって行われることを特徴とする、請求項１３に記載の製造方法。
  15. 上記意図的なドープ領域（３）の上記形成は、ドーピング／エッチング法によって行われることを特徴とする、請求項１３に記載の製造方法。
  16. 上記第２のバッファ層の厚みは、４００ｎｍ以下であることを特徴とする、請求項１３〜１５のいずれか１項に記載の製造方法。
  17. 上記第１のバッファ層（１１）を堆積する上記工程の前に実施される、少なくとも１つの核生成層を成長させる工程をさらに含むことを特徴とする、請求項１３〜１６のいずれか１項に記載の製造方法。
  18. 高電子移動度トランジスタ（ＨＥＭＴ）を製造するために、上記バリア層（２）上に、上記トランジスタのゲート（Ｇ）電極、ドレイン（Ｄ）電極、およびソース（Ｓ）電極を製造する工程をさらに含むことを特徴とする、請求項１３〜１７のいずれか１項に記載の製造方法。
  19. 上記意図的なドープ領域（３）は、上記ゲート（Ｇ）電極の下に位置することを特徴とする、請求項１８に記載の製造方法。
  20. 上記基板の上記平面に対して平行な平面における上記意図的なドープ領域（３）の表面は、上記基板の上記平面に対して平行な平面における上記ゲート（Ｇ）電極の表面より下方、または同等であることを特徴とする請求項１８および１９のいずれか１項に記載の製造方法。
JP2016547242A 2013-10-11 2014-10-10 ヘテロ接合に基づくｈｅｍｔトランジスタ Pending JP2016537828A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1359925 2013-10-11
FR1359925A FR3011981B1 (fr) 2013-10-11 2013-10-11 Transistor hemt a base d'heterojonction
PCT/FR2014/052587 WO2015052456A1 (fr) 2013-10-11 2014-10-10 Transistor hemt à base d'heterojonction

Publications (1)

Publication Number Publication Date
JP2016537828A true JP2016537828A (ja) 2016-12-01

Family

ID=50069059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016547242A Pending JP2016537828A (ja) 2013-10-11 2014-10-10 ヘテロ接合に基づくｈｅｍｔトランジスタ

Country Status (7)

Country Link
US (1) US9831331B2 (ja)
EP (1) EP3055886A1 (ja)
JP (1) JP2016537828A (ja)
KR (1) KR20160100918A (ja)
CN (1) CN105849911A (ja)
FR (1) FR3011981B1 (ja)
WO (1) WO2015052456A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3030114B1 (fr) 2014-12-15 2018-01-26 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
DE102017215296A1 (de) * 2017-09-01 2019-03-07 Robert Bosch Gmbh Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors
TWI791888B (zh) 2018-09-11 2023-02-11 美商美國亞德諾半導體公司 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法
JP7395273B2 (ja) * 2019-07-02 2023-12-11 ローム株式会社 窒化物半導体装置およびその製造方法
CN113875019A (zh) 2020-04-30 2021-12-31 英诺赛科(苏州)半导体有限公司 半导体器件以及制造半导体器件的方法
CN114582955B (zh) * 2021-11-09 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112868A (ja) * 2006-10-30 2008-05-15 Eudyna Devices Inc 半導体装置およびその製造方法
JP2012248632A (ja) * 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013207103A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324813A (ja) * 2001-02-21 2002-11-08 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造電界効果トランジスタ
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7932539B2 (en) 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US7687799B2 (en) * 2008-06-19 2010-03-30 Intel Corporation Methods of forming buffer layer architecture on silicon and structures formed thereby
JP5271022B2 (ja) * 2008-10-01 2013-08-21 株式会社豊田中央研究所 半導体装置
EP2346071B1 (en) * 2008-10-29 2017-04-05 Fujitsu Limited Compound semiconductor device and method for manufacturing the same
US9105703B2 (en) * 2010-03-22 2015-08-11 International Rectifier Corporation Programmable III-nitride transistor with aluminum-doped gate
FR2974242B1 (fr) * 2011-04-14 2013-09-27 Thales Sa Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
FR2998709B1 (fr) 2012-11-26 2015-01-16 Commissariat Energie Atomique Procede de fabrication d'un transistor a heterojonction de type normalement bloque

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112868A (ja) * 2006-10-30 2008-05-15 Eudyna Devices Inc 半導体装置およびその製造方法
JP2012248632A (ja) * 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013207103A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20160254377A1 (en) 2016-09-01
WO2015052456A1 (fr) 2015-04-16
EP3055886A1 (fr) 2016-08-17
KR20160100918A (ko) 2016-08-24
US9831331B2 (en) 2017-11-28
FR3011981B1 (fr) 2018-03-02
FR3011981A1 (fr) 2015-04-17
CN105849911A (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
US10868134B2 (en) Method of making transistor having metal diffusion barrier
TWI429076B (zh) 二元第iii族-氮化物基高電子移動性電晶體及其製造方法
CN102623490B (zh) 用于氮化镓增强型晶体管的低栅极-泄漏结构和方法
JP2016537828A (ja) ヘテロ接合に基づくｈｅｍｔトランジスタ
US9362389B2 (en) Polarization induced doped transistor
CN103081080B (zh) 半导体元件用外延基板、半导体元件、半导体元件用外延基板的制作方法、以及半导体元件的制作方法
US10177239B2 (en) HEMT transistor
US8525231B2 (en) Semiconductor device and method of manufacturing the same
US8525227B2 (en) Semiconductor device and method of manufacturing the same
US20070164315A1 (en) Cap Layers Including Aluminum Nitride for Nitride-Based Transistors and Methods of Fabricating Same
JP2013004967A (ja) エンハンスメント型ｉｉｉ−ｖ族高電子移動度トランジスタ（ｈｅｍｔ）および製造方法
KR20070091629A (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
JP5731687B2 (ja) 窒化物半導体素子及びその製造方法
US20130200387A1 (en) Nitride based heterojunction semiconductor device and manufacturing method thereof
JP4474292B2 (ja) 半導体装置
US20180182878A1 (en) ENHANCEMENT-MODE TRANSISTOR COMPRISING AN AlGaN/GaN HETEROJUNCTION AND A P-DOPED DIAMOND GATE
US8735940B2 (en) Semiconductor device and method for manufacturing the same
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
CN109962100B (zh) P型沟道GaN基结构及电子器件
KR20130078281A (ko) 질화물계 반도체 소자 및 이의 제조방법
US20240097016A1 (en) Compound semiconductor devices with a conductive component to control electrical characteristics
JP2010114219A (ja) 半導体装置及びその製造方法
JP6693142B2 (ja) 半導体装置、電子部品、電子機器、および半導体装置の製造方法
JP5978269B2 (ja) トランジスタ素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190305