CN114203556A - 一种用于调控氧化镓半导体表层电导的方法及半导体晶圆 - Google Patents

一种用于调控氧化镓半导体表层电导的方法及半导体晶圆 Download PDF

Info

Publication number
CN114203556A
CN114203556A CN202111517362.4A CN202111517362A CN114203556A CN 114203556 A CN114203556 A CN 114203556A CN 202111517362 A CN202111517362 A CN 202111517362A CN 114203556 A CN114203556 A CN 114203556A
Authority
CN
China
Prior art keywords
gallium oxide
fluorine
surface layer
wafer
oxide wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111517362.4A
Other languages
English (en)
Other versions
CN114203556B (zh
Inventor
卢星
罗浩勋
陈梓敏
裴艳丽
王钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN202111517362.4A priority Critical patent/CN114203556B/zh
Publication of CN114203556A publication Critical patent/CN114203556A/zh
Application granted granted Critical
Publication of CN114203556B publication Critical patent/CN114203556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42Bombardment with radiation
    • H01L21/423Bombardment with radiation with high-energy radiation
    • H01L21/425Bombardment with radiation with high-energy radiation producing ion implantation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种用于调控氧化镓半导体表层电导的方法及半导体晶圆,涉及半导体电导调控技术。针对现有技术中表面电导控制困难的问题提出本方案,利用氟基离子对氧化镓晶圆的表层进行处理。优点在于,可以实现对氧化镓晶圆的表层电导有效调控,大幅度降低了氧化镓晶圆生长和器件制备过程中电导调控的工艺难度。使得在氧化镓晶圆上便于实现选区电导特性的调控,从而制备出有效的半导体器件。氟基气体安全性高,相对使用SiH4等危险气体的处理安全性极大提升。无论氧化镓晶圆在外延生长中是高阻态还是低阻态均能适用。可以在表面处理过程中使用掩膜遮挡的方式,从而解决了以往无法在水平方向上进行选区调控的限制。

Description

一种用于调控氧化镓半导体表层电导的方法及半导体晶圆
技术领域
本发明涉及一种用于调控氧化镓半导体表层电导的方法及半导体晶圆。
背景技术
半导体电导特性的调控是制造半导体电子器件的核心问题之一。在采用平面结构的绝缘栅型场效应晶体管(MOSFET),结型场效应晶体管(JFET)等器件中,其跨导、阈值电压、导通电阻、开态电流等关键参数均由半导体表层电导特性直接决定。此外,电子器件要实现可靠的欧姆接触和肖特基接触等电学连接,也十分依赖于调控半导体的表层电导。因此,实现对半导体表层电导特性的有效调控十分重要。
目前,随着电力电子技术的飞速发展,电力系统对核心半导体器件的承载功率提出了更高的要求。氧化镓半导体是功率半导体器件中的理想材料。它具有高达4.8eV的超大禁带宽度以及8MV/cm的超高击穿场强,因此氧化镓基半导体器件将具有高耐压、低漏电的特性,其换算出的功率品质因子远高于氮化镓与碳化硅。这使得它在民用、军用以及航空航天领域都有广阔的发展前景。
目前,基于氧化镓半导体的功率电子器件通常是在采用同质或异质外延方式生长的氧化镓晶圆上制备。在氧化镓外延生长过程中调控其导电特性是较为复杂的:其一,要获得低阻的氧化镓,需要在生长腔体中通入SiH4等危险气体进行掺杂,其需要对反应气体的流量、比例、腔室压强、温度等诸多条件进行精确控制,而且需要海量的实验参数摸索,耗费大量的设备成本和实验成本。其二,外延生长的氧化镓薄膜常常会由于杂质补偿等原因呈现高阻态,极大的限制了其器件应用。其三,在外延生长中对氧化镓薄膜进行掺杂的方法相对不够灵活,无法在水平方向上进行选择区域的电导调控,例如,在欧姆接触区域,通常需要极低的电导率以保证良好的欧姆接触;而在肖特基接触区域,则需要适当降低电导率甚至引入高阻层,调控肖特基势垒高度。因此,实现对氧化镓半导体表层电导特性的有效调控仍面临巨大挑战。
发明内容
本发明目的在于提供一种用于调控氧化镓半导体表层电导的方法及半导体晶圆,以解决上述现有技术存在的问题。
本发明所述一种用于调控氧化镓半导体表层电导的方法,利用氟基离子对氧化镓晶圆的表层进行处理。
所述氧化镓晶圆放置在等离子体处理腔室内,利用射频电压对氟基气体进行电离,得到所述的氟基离子;在所述氟基离子和氧化镓晶圆之间施加直流偏压,使氟基离子进入氧化镓晶圆。
通入氧基气体用于提高等离子体氛围中氟基离子的浓度。
通入惰性气体用于调节氟基气体和氧基气体的浓度,调节腔室压强。
氟基气体的流量控制在5~100sccm,和/或腔室压强控制在5~100mTorr,和/或等离子体处理腔室的射频电极功率在20~300W,和/或表层处理时间维持不超过20min。
控制氟元素进入所述氧化镓晶圆表层下5~200nm的深度,和/或控制氧化镓晶圆的表层方块电阻在10~100000Ω/sq。
当表层电导高于预设值时,利用后退火释放进入氧化镓晶圆中多余的氟元素,使氧化镓晶圆的表面电导接近表层电导的预设值。
退火时间不超过20min,和/或退火温度在100~300℃。
若氧化镓晶圆表层初始为非故意掺杂的高阻态,则利用氟基离子处理使其转变为n型导电性;若氧化镓晶圆表层初始为硅掺杂的低阻态,则利用氟基离子处理使其转变为高阻态。
本发明所述一种半导体晶圆,利用所述方法处理得到。
本发明所述一种用于调控氧化镓半导体表层电导的方法及半导体晶圆,其优点在于,可以实现对氧化镓晶圆的表层电导有效调控,大幅度降低了氧化镓晶圆生长和器件制备过程中电导调控的工艺难度。使得在氧化镓晶圆上便于实现选区电导特性的调控,从而制备出有效的半导体器件。
氟基气体安全性高,相对使用SiH4等危险气体的处理安全性极大提升。无论氧化镓晶圆在外延生长中是高阻态还是低阻态均能适用。可以在表面处理过程中使用掩膜遮挡的方式,从而解决了以往无法在水平方向上进行选区调控的限制。
附图说明
图1是本发明所述半导体晶圆实施例一的结构示意图。
图2是本发明所述半导体晶圆实施例二的结构示意图。
图3是本发明所述半导体晶圆实施例三的结构示意图;
图4是图3的俯视图;
图5是实施例三在不同退火情况下的电流-电压特性曲线图;
图6是实施例三在不同功率情况下的电流-电压特性曲线图。
图7是本发明所述半导体晶圆实施例四的结构示意图;
图8是图7的俯视图。
图9是本发明所述半导体晶圆实施例五的结构示意图;
图10是实施例五的电流-电压特性曲线图。
图11是本发明所述半导体晶圆实施例六的结构示意图;
图12是实施例六的XPS测试曲线图;
图13是实施例六的输出特性曲线图。
图14是本发明所述半导体晶圆实施例七的结构示意图;
图15是实施例七的XPS测试曲线图之一;
图16是实施例七的XPS测试曲线图之二;
图17是实施例七的价带谱曲线图;
图18是实施例七的正向电流-电压特性曲线图;
图19是实施例七的反向电流-电压特性曲线图。
附图标记:
101-异质衬底、102-非故意掺杂氧化镓外延薄膜;
111-圆形传输线模型外沿电极、112-圆形传输线模型中心电极、113-间隙;
121-霍尔效应电极;
131-第一欧姆电极、132-第一肖特基电极;
141-源电极、142-漏电极、143-介质层、144-栅电极;
201-同质衬底、202-硅掺杂氧化镓外延薄膜;
211-第二欧姆电极、212-第二肖特基电极。
具体实施方式
本发明所述一种用于调控氧化镓半导体表层电导的方法,是利用氟基气体电离得到的离子团直接作用于半导体晶圆的表层而实现。目的在于将氟基离子注入至半导体晶体表层下一定深度,以调节表层电导特性。虽然本发明将半导体材料限定在氧化镓,但在本发明构思下,本领域技术人员可以将该方法应用于其他在外延生长过程中难以调控表层电导的其他半导体材料制备上。
氟基离子的离子团可以在反应离子刻蚀机的等离子体处理腔室内产生:利用射频电压对氟基气体进行电离,得到氟基离子。然后在所述氟基离子和氧化镓晶圆之间施加直流偏压,使氟基离子进入氧化镓晶圆。在处理的过程中可以适当通入氧基气体以提高等离子体氛围中氟基离子的浓度。还可以通入惰性气体以调节氟基气体和氧基气体的浓度和稳定腔室压强。
氟基气体可以选择但不限于:四氟化碳(CF4)、六氟化硫(SF6)等。
氧基气体可以选择但不限于:氧气(O2),笑气(N2O)等。氧基气体的作用主要是通过与氟基气体中的碳元素或硫元素等非氟元素进行结合,实现等离子体氛围中氟基离子浓度的提升。
惰性气体可以选择但不限于:氮气(N2),氩气(Ar)等。
根据目标器件预设的电学特性需求,可以选择不同的氟基离子处理参数,可控的处理参数至少包括:
a、氟基气体的流量,可选择控制在5~100sccm;流量越大,电导变化幅度越大;
b、腔室压强,可选择控制在5~100mTorr;合适的腔室压强可使射频电极的反射功率维持在稳定范围内,保证射频电压与等离子体氛围的耦合效率。
c、等离子体处理腔室的射频电极功率,可选择控制在20~300W;该功率越大,氟基离子进入氧化镓晶圆的数量越多。
d、等离子体处理腔室的电感耦合电极功率,可选择在500W以下;该功率用于维持合适的氟基等离子体氛围浓度;该功率越大,氟基等离子体氛围浓度越高;而当所需氟基离子剂量较小,且氟基气体流量与射频电极功率、腔体气压恰当匹配并能顺利进行等离子体启辉时,可以选择0W。
e、表层处理时间,可选择在3~20min;时间越长,电导变化幅度越大;
d、退火时间,可选择不超过20min;时间越长,电导变化幅度越小;
f、退火温度,可选择在100~300℃;温度越高,电导变化幅度越小。
其中,退火时间为0时,即不进入退火步骤。退火步骤是表层电导处理后的可选的补充手段。其目的在于,当各外围设备状态波动、外围气体供应不稳定等非理想情况导致处理后表层电导过高时,利用退火手段释放出进入氧化镓晶圆中多余的氟元素,使其表层电导更接近预设值。此外,本领域技术人员可以清楚知道,退火温度只有在退火时间不为0的时候才会成为选项。
利用本申请方法并不是必然导致表层电导变高或者必然变低,后续实施例可以看到,若氧化镓晶圆表层初始为非故意掺杂的高阻态,则利用氟基离子处理会使其转变为n型导电性,即电导会变高;反之,若氧化镓晶圆表层初始为硅掺杂的低阻态,则利用氟基离子处理会使其转变为高阻态,即电导会变低。
通过上述a~f项的处理参数调整,可以实现处理后的半导体晶圆的表层方块电阻在10~100000Ω/sq,以及控制氟元素进入表层下的深度在5~200nm。
实施例一
如图1所示,待处理的半导体晶圆包括了异质衬底101以及在异质衬底101上方外延生长的非故意掺杂氧化镓外延薄膜102,所述的非故意掺杂氧化镓外延薄膜102呈现出高阻态。异质衬底101材料可以是氧化铝。
将半导体晶圆放置于等离子体处理腔室内,等待腔室真空抽至5*10-5Torr以下。
通入四氟化碳,氧气与氮气。其中四氟化碳的流量为20sccm,氧气的流量为5sccm,氮气的流量为10sccm,令腔室压强维持在10mTorr。
开启反应离子刻蚀机的电感耦合电极与射频电极。其中电感耦合电极的功率设置为200W,射频电极的功率设置为100W。电感耦合电极与射频电极保持开启10min。
关闭所述电感耦合电极与射频电极,然后通入氮气,保持2min。其中所述氮气的流量为120sccm。
将半导体晶圆载入快速热退火炉,在氮气氛围下,保持150℃退火0至6min,退火时间取决于上述反应过程的各设备和气体通入是否稳定。若各设备和气体通入均维持在理想状态,可以不进行退火步骤,即退火时间为0min。
最后取出半导体晶圆,完成表层电导调控处理流程,使表层电导得到有效降低,得到本发明的目标成品。
实施例二
如图2所示,待处理的半导体晶圆包括了同质衬底201和硅掺杂氧化镓外延薄膜202。其中同质衬底201为重掺杂,硅掺杂氧化镓外延薄膜202的掺杂浓度约为1016cm-3
将半导体晶圆放置于等离子体处理腔室内,等待腔室真空抽至5*10-5Torr以下。
通入四氟化碳,流量为25sccm,令腔室压强维持在10mTorr。
开启反应离子刻蚀机的射频电极,功率设置为50W,保持开启1min。
关闭所射频电极,然后通入氮气,保持2min。其中所述氮气的流量为120sccm。
最后取出半导体晶圆,完成表层电导调控处理流程,使表层电导得到有效降低,得到本发明的另一目标成品。
本发明还通过以下多个实施例,进一步证明上述两个实施例的成品具有电导调控效果,以及进一步提供更多可应用的具体器件结构。
实施例三
在实施例一的成品上,沉积圆形传输线模型外沿电极111和圆形传输线模型中心电极112,且两电极之间具有间隙113,形成圆形传输线模型(CTLM)结构,如图3、图4所示。两电极可以采用磁控溅射或电子束蒸发的方法沉积Ti/Au合金或Ti/Al/Ni/Au合金制得。
以间隙113宽度为26微米、圆形传输线模型中心电极112直径为60微米的圆形传输线模型结构进行电流-电压测试,测试结果如图5、图6所示。
从图5中可见,随着退火时间的加长,多余的氟元素将被逐步释放,表层电导逐渐变低。而相对于无氟基离子处理的曲线,通过本发明的调控方法明显有效增强半导体晶圆的表层电导,且可通过氟基离子处理后退火的方法实现表层电导的二次调控。
在实施例一中,保持其他处理参数不变,无退火步骤,仅仅调整电感耦合电极和射频电极的功率进行变化对比。从图6中可见,可以通过电感耦合电极和/或射频电极的功率进行电导调控。其中电导调控变化情况对电感耦合电极的功率变化更为敏感,而相对射频电极功率变化相对不敏感,尤其是在电极接触电阻上。因此可以实现粗调和精调的组合手段。
同时,针对表层的方块电阻和接触电阻给出下表数据:
电感耦合电极功率 射频电极功率 方块电阻(Ω/sq) 接触电阻(mΩ cm<sup>2</sup>)
200W 100W 1.36e4 0.03
200W 50W 1.55e4 0.03
250W 100W 1.62e4 0.2
实施例四
在实施例一的成品上,沉积四个霍尔效应电极121,结构如图7、图8所示。所述霍尔效应电极121可以采用磁控溅射或电子束蒸发的方法沉积Ti/Au合金或Ti/Al/Ni/Au合金制得。经测试,载流子浓度为-2.89*1018cm-3,迁移率为3.89cm2/Vs,说明处理后的半导体晶圆表现出明显的n型导电性。
实施例五
在实施例一的成品上,先沉积第一欧姆电极131,再沉积第一肖特基电极132,结构如图9所示。所述第一欧姆电极131与第一肖特基电极132均可以采用磁控溅射或电子束蒸发的方法沉积制得。其中所述第一欧姆电极131可为Ti/Au合金或Ti/Al/Ni/Au合金,所述第一肖特基电极132可为Ni/Au合金或Pt/Au合金。
对第一欧姆电极131和第一肖特基电极132做电流-电压测试,结果如图10所示。表明具有外延结构的半导体晶圆可以经过本发明表层电导调控方法的成功制备肖特基器件。
实施例六
与实施例一的区别在于,在放入反应离子刻蚀机前,先将半导体晶圆在SPM溶液(去离子水:30%H2O2:98%H2SO4=1:1:4)中浸泡5min,然后将所述半导体晶圆在去离子水中流动冲洗5min。沉积掩膜,框选出需要进行表层电导调控的区域,例如绝缘栅型场效应晶体管的沟道区及源漏电极区。
在按照实施例一的处理参数进行表层电导调控处理,取出半导体晶圆后去除所述掩膜。在所述半导体晶圆上生长介质层143,所述介质层143的材料可选用SiO2、ZrO2、Al2O3、HfO2等,生长方式可选用PECVD、ALD或LPCVD。用缓冲氧化物刻蚀溶液在所述介质层143上刻蚀出通孔至非故意掺杂氧化镓外延薄膜102表面,在通孔处分别沉积源电极141和漏电极142。源电极141和漏电极142可为Ti/Au合金或Ti/Al/Ni/Au合金。最后在介质层143上沉积栅电极144,栅电极144可选择Ni/Au合金或Pt/Au合金。得到绝缘栅型场效应晶体管,结构如图11所示。
如图12所示,利用X射线光电子能谱(XPS)进行测试,相对于没有经过氟基离子处理的半导体晶圆,XPS能谱在结合能为680~696eV范围内出现明显的谱峰,该谱峰的位置与氟元素相对应。表面经过本发明所述的方法处理后氟元素能被成功注入半导体晶圆中。
如图13所示,在本实施例中制备的绝缘栅型场效应晶体管具有明显对应器件性质的输出特性。表明本发明方法能在具有外延结构的半导体晶圆上成功进行沟道处及源漏电极处表层电导的调控,制备出有效的绝缘栅型场效应晶体管。
实施例七
相对于实施例二,区别在于先在半导体晶圆底部沉积第二欧姆电极211,第二欧姆电极211材质可为Ti/Au合金或Ti/Al/Ni/Au合金。然后根据实施例二所述处理参数进行处理。取出半导体晶圆后在表层上沉积第二肖特基电极212,第二肖特基电极材质可为Ni/Au合金或Pt/Au合金。得到结构如图14所示的垂直肖特基二极管。
对所述垂直肖特基二极管进行XPS测试,如图15和图16所示,相对没有经过氟基离子处理的半导体晶圆,XPS能谱在680~696eV范围内出现明显的谱峰,该谱峰的位置与氟元素相对应;相反地,XPS能谱在151-157eV范围内的谱峰明显减弱,该谱峰的位置与硅元素对应。表明引入的氟元素将会消耗半导体晶圆中原有的、起到掺杂作用的硅元素,从而起到表层电导调控的作用。
如图17所示的价带谱中经过本发明所述方法处理的半导体晶圆价带边相对于没有进行氟基离子处理的半导体晶圆的价带边高0.14eV,这说明处理后的半导体晶圆将会出现表层载流子耗尽,形成表层高阻层,即出现电导降低。
如图18和图19所示,经过本发明方法处理的垂直肖特基二极管的正向导通特性不产生明显影响,但由于引入了表层载流子耗尽层,因此反向耐压以及反向漏电特性获得了极大的提升。
最后,由于退火步骤尤其针对外部设备和通气稳定而为,在理想状态下,退火时间可以选择为0。
对于本领域的技术人员来说,可根据以上描述的技术方案以及构思,做出其它各种相应的改变以及形变,而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (10)

1.一种用于调控氧化镓半导体表层电导的方法,其特征在于,利用氟基离子对氧化镓晶圆的表层进行处理。
2.根据权利要求1所述一种用于调控氧化镓半导体表层电导的方法,其特征在于,所述氧化镓晶圆放置在等离子体处理腔室内,利用射频电压对氟基气体进行电离,得到所述的氟基离子;在所述氟基离子和氧化镓晶圆之间施加直流偏压,使氟基离子进入氧化镓晶圆。
3.根据权利要求2所述一种用于调控氧化镓半导体表层电导的方法,其特征在于,通入氧基气体用于提高等离子体氛围中氟基离子的浓度。
4.根据权利要求3所述一种用于调控氧化镓半导体表层电导的方法,其特征在于,通入惰性气体用于调节氟基气体和氧基气体的浓度,调节腔室压强。
5.根据权利要求2所述一种用于调控氧化镓半导体表层电导的方法,其特征在于,氟基气体的流量控制在5~100sccm,和/或腔室压强控制在5~100mTorr,和/或等离子体处理腔室的射频电极功率在20~300W,和/或表层处理时间维持不超过20min。
6.根据权利要求1所述一种用于调控氧化镓半导体表层电导的方法,其特征在于,控制氟元素进入所述氧化镓晶圆表层下5~200nm的深度,和/或控制氧化镓晶圆的表层方块电阻在10~100000Ω/sq。
7.根据权利要求1所述一种用于调控氧化镓半导体表层电导的方法,其特征在于,当表层电导高于预设值时,利用后退火释放进入氧化镓晶圆中多余的氟元素,使氧化镓晶圆的表面电导接近表层电导的预设值。
8.根据权利要求7所述一种用于调控氧化镓半导体表层电导的方法,其特征在于,退火时间不超过20min,和/或退火温度在100~300℃。
9.根据权利要求1所述一种用于调控氧化镓半导体表层电导的方法,其特征在于,若氧化镓晶圆表层初始为非故意掺杂的高阻态,则利用氟基离子处理使其转变为n型导电性;若氧化镓晶圆表层初始为硅掺杂的低阻态,则利用氟基离子处理使其转变为高阻态。
10.一种半导体晶圆,其特征在于,利用如权利要求1-9任一所述方法处理得到。
CN202111517362.4A 2021-12-08 2021-12-08 一种用于调控氧化镓半导体表层电导的方法及半导体晶圆 Active CN114203556B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111517362.4A CN114203556B (zh) 2021-12-08 2021-12-08 一种用于调控氧化镓半导体表层电导的方法及半导体晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111517362.4A CN114203556B (zh) 2021-12-08 2021-12-08 一种用于调控氧化镓半导体表层电导的方法及半导体晶圆

Publications (2)

Publication Number Publication Date
CN114203556A true CN114203556A (zh) 2022-03-18
CN114203556B CN114203556B (zh) 2023-05-23

Family

ID=80652955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111517362.4A Active CN114203556B (zh) 2021-12-08 2021-12-08 一种用于调控氧化镓半导体表层电导的方法及半导体晶圆

Country Status (1)

Country Link
CN (1) CN114203556B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015149393A (ja) * 2014-02-06 2015-08-20 京セラ株式会社 光電変換装置の製造方法
US20170207327A1 (en) * 2016-01-14 2017-07-20 Applied Materials, Inc. Oxygen vacancy of igzo passivation by fluorine treatment
CN107464844A (zh) * 2017-07-20 2017-12-12 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管的制备方法
CN107993934A (zh) * 2017-12-08 2018-05-04 中国科学院微电子研究所 增强氧化镓半导体器件欧姆接触的方法
CN108281509A (zh) * 2018-01-30 2018-07-13 电子科技大学 氧化物半导体基光电探测器及提高其性能的方法
CN110752158A (zh) * 2019-10-28 2020-02-04 中国科学技术大学 氧化镓材料表面缺陷修复方法
CN112038415A (zh) * 2020-09-15 2020-12-04 西安电子科技大学 基于双台阶斜面的肖特基二极管及其制作方法
CN112186031A (zh) * 2020-09-25 2021-01-05 浙江大学杭州国际科创中心 一种等离子体的处理方法及其应用
WO2021103953A1 (zh) * 2019-11-26 2021-06-03 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、垂直型氧化镓基功率器件及制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015149393A (ja) * 2014-02-06 2015-08-20 京セラ株式会社 光電変換装置の製造方法
US20170207327A1 (en) * 2016-01-14 2017-07-20 Applied Materials, Inc. Oxygen vacancy of igzo passivation by fluorine treatment
CN107464844A (zh) * 2017-07-20 2017-12-12 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管的制备方法
CN107993934A (zh) * 2017-12-08 2018-05-04 中国科学院微电子研究所 增强氧化镓半导体器件欧姆接触的方法
CN108281509A (zh) * 2018-01-30 2018-07-13 电子科技大学 氧化物半导体基光电探测器及提高其性能的方法
CN110752158A (zh) * 2019-10-28 2020-02-04 中国科学技术大学 氧化镓材料表面缺陷修复方法
WO2021103953A1 (zh) * 2019-11-26 2021-06-03 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、垂直型氧化镓基功率器件及制备方法
CN112038415A (zh) * 2020-09-15 2020-12-04 西安电子科技大学 基于双台阶斜面的肖特基二极管及其制作方法
CN112186031A (zh) * 2020-09-25 2021-01-05 浙江大学杭州国际科创中心 一种等离子体的处理方法及其应用

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HAOXUN LUO: "Leakage Current Reduction in β-Ga2O3 Schottky Barrier Diodes by CF4 Plasma Treatment", 《IEEE ELECTRON DEVICE LETTERS》 *

Also Published As

Publication number Publication date
CN114203556B (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
US20220209000A1 (en) High-threshold-voltage normally-off high-electron-mobility transistor and preparation method therefor
CN101971308B (zh) 半导体器件
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
CN109037333B (zh) 碳化硅金属氧化物半导体场效应晶体管及其制造方法
JP2005303010A (ja) 炭化珪素素子及びその製造方法
JP2003318388A (ja) 半導体装置及びその製造方法
CN110120425B (zh) 垂直型的高压mosfet器件及制作方法
CN109873038B (zh) 一种场效应晶体管及其制备方法
JP2014222735A (ja) 半導体装置及びその製造方法
CN110571275A (zh) 氧化镓mosfet的制备方法
CN111005068A (zh) 一种生长高表面质量超厚igbt结构碳化硅外延材料的方法
CN111048580A (zh) 一种碳化硅绝缘栅双极晶体管及其制作方法
CN116013989A (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
JP2019140165A (ja) 炭化珪素半導体素子およびその製造方法
JP2008034464A (ja) 半導体装置の製造方法
CN103681256A (zh) 一种新型碳化硅mosfet器件及其制作方法
CN114203556B (zh) 一种用于调控氧化镓半导体表层电导的方法及半导体晶圆
KR102669198B1 (ko) 전력반도체 소자
CN107369707B (zh) 基于4H-SiC衬底异质结自旋场效应晶体管及其制造方法
CN115763233A (zh) 一种SiC MOSFET的制备方法
CN106449406B (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法
CN114300538A (zh) 基于带源场板结构的pn结栅控氧化镓场效应晶体管及其制备方法
WO2017086253A1 (ja) ダイヤモンド電子素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant