CN102386222A - 化合物半导体器件、其制造方法、电源器件和高频放大器 - Google Patents

化合物半导体器件、其制造方法、电源器件和高频放大器 Download PDF

Info

Publication number
CN102386222A
CN102386222A CN2011102513357A CN201110251335A CN102386222A CN 102386222 A CN102386222 A CN 102386222A CN 2011102513357 A CN2011102513357 A CN 2011102513357A CN 201110251335 A CN201110251335 A CN 201110251335A CN 102386222 A CN102386222 A CN 102386222A
Authority
CN
China
Prior art keywords
source electrode
substrate
opening
compound semiconductor
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102513357A
Other languages
English (en)
Other versions
CN102386222B (zh
Inventor
美浓浦优一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102386222A publication Critical patent/CN102386222A/zh
Application granted granted Critical
Publication of CN102386222B publication Critical patent/CN102386222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Abstract

一种化合物半导体器件、其制造方法、电源器件和高频放大器，该化合物半导体器件包括：衬底，具有在该衬底的背侧形成的开口；化合物半导体层，布置在所述衬底的表面之上；位于所述化合物半导体层中的局部p型区域，被部分地暴露在所述衬底开口的底部；以及由导电材料制成的背部电极，被布置在所述衬底开口中以连接至所述局部p型区域。本发明的HEMT结构防止由于电容增大而造成的高频性能的下降，防止漏极电极和漏极线与背部电极之间的击穿，并允许通过碰撞电离而生成的空穴在没有增加芯片面积的情况下容易地、可靠地被提取并被排出。本发明的HEMT可表现出高耐受电压和高可靠性。

Description

化合物半导体器件、其制造方法、电源器件和高频放大器
相关申请的交叉引用
本申请基于在2010年8月31日递交的在先日本专利申请第2010-194850号并要求享有该申请的优先权，其全部内容通过援引被合并于此。
技术领域
本发明一般地涉及一种化合物半导体器件、该化合物半导体器件的制造方法、电源器件和高频放大器。
背景技术
许多场效应晶体管(FET)，特别是高电子迁移率晶体管(HEMT)，已经被报导作为化合物半导体器件。特别地，包括GaN电子渡越层和AlGaN电子供给层的AlGaN/GaN HEMT近来已经受到关注。在AlGaN/GaN HEMT中，由于GaN与AlGaN之间的晶格常数的差异而在AlGaN层中发生变形(distortion)。这会造成压电极化，进而由于压电极化和AlGaN自发极化而产生高浓度二维电子气(2DEG)。
在HEMT中，如果在高电场下通过碰撞电离而生成的空穴被积聚在电子渡越层中，则会发生一些问题。例如，器件的耐受电压可能会降低，或者可能发生翘曲效应(Kink effect)，从而改变栅极的阈值电压或改变漏电流。众所周知，这些问题能够通过从电子渡越层中提取(排出)通过碰撞电离生成的空穴而被有效地解决。
例如，在日本未经审查的专利申请公布第2001-284576号、第2007-329205号、第2006-173582号和第2001-168111号中，电极被设置在电子渡越层的表面或背侧上，以从电子渡越层中提取空穴。
由于器件中垂直价带的倾斜，通过碰撞电离而生成的空穴可被容易地转移至电子渡越层的背侧。因此，可预料到，通过在电子渡越层的背侧上设置空穴提取电极，可有效地提取空穴。
但是，在空穴提取电极被直接地布置在电子渡越层的背表面(rearsurface)上的结构中，难以可靠地提取空穴。空穴提取电极可以被设置在形成于电子渡越层之下的p型GaN层的背表面上。但是，在这种情况下，p型GaN层的整个背表面都覆盖有导电层。因此，在HEMT的上侧与下侧之间生成电容，进而使HEMT的高频性能恶化。此外，由于高电场被施加在漏极电极与空穴提取电极之间，所以耐受电压会被降低。
发明内容
根据本发明的一个方案，一种化合物半导体器件包括：衬底，具有在该衬底的背侧形成的开口；化合物半导体层，布置在所述衬底的表面之上；位于所述化合物半导体层中的局部p型区域，被部分地暴露在所述开口的底部(end)；以及由导电材料制成的背部电极，被布置在所述开口中以连接至所述局部p型区域。
根据本发明的另一个方案，提供一种制造化合物半导体器件的方法，该方法包括：在衬底的表面之上形成化合物半导体层；在所述衬底的背侧形成用于暴露所述化合物半导体层的一部分的开口；通过将p型掺杂物引入至所述化合物半导体层的该部分，从而形成被部分地暴露在所述开口的底部处的局部p型区域；以及形成由导电材料制成的背部电极，以将其布置在所述开口中并连接至所述p型区域。
根据本发明的另一个方案，一种电源器件包括：包括晶体管的高压电路；低压电路；以及变压器，位于所述高压电路与所述低压电路之间，其中，所述晶体管包括：衬底，具有在该衬底的背侧形成的开口；化合物半导体层，布置在所述衬底的表面之上，并且该化合物半导体层中具有被部分地暴露在所述开口的底部的局部p型区域；以及背部电极，由导电材料制成，所述背部电极布置在所述开口中，以被连接至所述p型区域。
根据本发明的另一个方案，提供一种对高频输入电压进行放大的高频放大器，所述高频放大器包括晶体管，所述晶体管包括：衬底，具有在该衬底的背侧形成的开口；化合物半导体层，布置在所述衬底的表面之上，并且该化合物半导体层中具有被部分地暴露在所述开口的底部的局部p型区域；以及背部电极，由导电材料制成，所述背部电极被布置在所述开口中，以连接至所述p型区域。
本发明的HEMT结构能够防止由于电容增大而造成的高频性能的下降，防止漏极电极和漏极线与背部电极之间的击穿，并且允许通过碰撞电离而生成的空穴在没有增加芯片面积的情况下容易地、可靠地被提取并被排出。这样，本发明的HEMT可表现出高耐受电压和高可靠性。
本发明的目的与优点将至少通过尤其是在权利要求中指出的那些元件、特征和组合来实现并获得。
要理解的是，前述概括描述和下述详细描述这两者都是示例性的和说明性的，而不是用于限制如权利要求所要求保护的本发明。
附图说明
图1A至图1I是示出根据第一实施例的制造AlGaN/GaN HEMT的方法的示意性截面视图；
图2A至图2C是示意性平面视图，示出在第一实施例的制造AlGaN/GaN HEMT的方法中的具体步骤；
图3是示意性平面视图，示出第一实施例的AlGaN/GaN HEMT的优点；
图4是沿着图3中的虚线I-I′所取的AlGaN/GaN HEMT的示意性截面视图，与图1I相对应；
图5是第一实施例的AlGaN/GaN HEMT的电子渡越层和电子供给层中的能带的一种表示；
图6是根据第一实施例的改型1的AlGaN/GaN HEMT的示意性平面视图；
图7是沿着图6中的虚线I-I′所取的示意性截面视图，示出与图1C所示的步骤相对应的步骤；
图8是根据第一实施例的改型2的AlGaN/GaN HEMT的示意性平面视图；
图9是沿着图8中的虚线I-I′所取的示意性截面视图，示出与图1C所示的步骤相对应的步骤；
图10是根据第一实施例的改型3的AlGaN/GaN HEMT的示意性平面视图；
图11是沿着图10中的虚线I-I′所取的示意性截面视图，示出与图1C所示的步骤相对应的步骤；
图12是根据第一实施例的改型4的AlGaN/GaN HEMT的示意性平面视图；
图13是沿着图12中的虚线I-I′所取的示意性截面视图，示出与图1C所示的步骤相对应的步骤；
图14是根据第一实施例的改型5的AlGaN/GaN HEMT的示意性平面视图；
图15是沿着图14中的虚线I-I′所取的示意性截面视图，示出与图1C所示的步骤相对应的步骤；
图16是根据第二实施例的AlGaN/GaN HEMT的示意性平面视图；
图17A和图17B是示出第二实施例的制造AlGaN/GaN HEMT的方法的示意性截面视图；
图18是根据第二实施例的改型的AlGaN/GaN HEMT的示意性平面视图；
图19A和图19B是沿着图18中的虚线I-I′所取的示意性截面视图；
图20是根据第三实施例的电源器件的示意性连接图；以及
图21是根据第四实施例的高频放大器的示意性连接图。
具体实施方式
现在将参照附图来描述发明的实施例。下述说明书描述了这样的实施例，其公开AlGaN/GaN HEMT作为一种类型的化合物半导体器件，并且描述了它们的结构和制造方法。为了便于图示，在附图中示出的部件或构件可能不会以确切的比例示出。
[第一实施例]
图1A至图1I示出根据第一实施例的制造AlGaN/GaN HEMT的方法。图2A至图2C示出在第一实施例的制造AlGaN/GaN HEMT的方法中的具体步骤。
制备衬底1以便于生长。绝缘或半绝缘衬底被用作衬底1。例如，半绝缘SiC衬底、半绝缘GaN衬底、半绝缘Si衬底或者绝缘蓝宝石衬底是优选的。在本实施例中，使用半绝缘SiC衬底。
如图1A所示，在衬底1之上形成缓冲层2、电子渡越层3和电子供给层4。
这些层可以通过借助例如分子束外延生长(MBE)法在衬底1之上生长化合物半导体而形成。作为MBE法的替代，可以使用金属有机化学气相沉积(MOCVD)法。
通过在SiC衬底1之上沉积AlN、i-GaN和n-AlGaN，形成缓冲层2、电子渡越层3和电子供给层4。缓冲层2形成为大约20nm的厚度，电子渡越层3形成为大约2μm的厚度。电子供给层4以0.2的Al比率形成为大约20nm的厚度。中间层可以通过生长i-AlGaN而被设置在电子渡越层3与电子供给层4之间。优选的，可以通过例如生长n+-GaN而在电子供给层4之上形成盖层。
为了生长AlN、i-GaN和n-AlGaN，三甲基铝气、三甲基镓气和氨气的混合物可以被用作源气(source gas)。根据生长的化合物半导体层，三甲基铝气(Al源)和三甲基镓气(Ga源)的存在与否和流率可以被适当地调节。共同源气或氨气的流率被设为大约100ccm至10LM。生长压力被设为大约50Torr至300Torr，并且生长温度被设为大约1000℃至1200℃。当生长n-AlGaN时，通过以预定的流率将含Si气体(如SiH4气体)作为n型掺杂物添加至源气而使AlGaN掺杂有Si。Si的掺杂浓度为大约1×1018cm-3至1×1020cm-3，如大约5×1018cm-3。
如图1B所示，在电子供给层4之上形成保护膜5。
例如，通过化学气相沉积(CVD)在电子供给层4之上将SiO2沉积至大约200nm的厚度，从而形成保护膜5。在衬底1的背侧被处理时，保护层5保护衬底1的表面。优选地，保护层5由对施加至衬底背侧的热处理具有耐热性、并且较少与GaN和AlGaN反应的材料形成。例如，SiO2是优选的。依据工作温度，保护膜5可以由SiN、AlN等形成。
如图1C所示，开口1a在背侧在衬底1中形成。
例如，通过溅射等在衬底1的背表面之上沉积Ni。Ni层通过光刻(lithography)和干蚀刻被处理成蚀刻掩模6。蚀刻掩模6具有多个开口6a，通过所述开口6a暴露出衬底1的背表面中的区域，在所暴露的区域上方，在后续步骤中将要在电子供给层4之上形成源极电极。
随后，通过蚀刻掩模6使衬底1的背侧经受干蚀刻。例如，使用SF6气体与O2气体的混合物作为蚀刻气体。如果使用这种混合气体，则在它已到达电子渡越层3时停止蚀刻，这是因为缓冲层2比电子渡越层3薄得多，还因为SiC和GaN具有高的蚀刻选择性。在蚀刻期间通过监视从被蚀刻的GaN电子渡越层3中发出的Ga等离子体的波长可以检测到蚀刻的端点。如果有部分缓冲层2或者低品质(low-quality)材料残留在电子渡越层3的背表面之上，则使用例如大约70℃至80℃的KOH溶液将其去除。
因而，开口1a形成在衬底1中，与蚀刻掩模6的开口6a相对应，以使电子渡越层3的背表面被暴露在将要在其上形成源极电极的区域中。
如图1D所示，p型区域7形成在电子渡越层3的被暴露在开口1a底部的部分中。
例如，使用蚀刻掩模6作为离子注入掩模，将如铍离子(Be+)之类的p型掺杂物注入到电子渡越层3的暴露部分中至大约200nm的深度。作为Be+的替代，可以使用镁离子(Mg+)作为p型掺杂物。
在离子注入之后，在氮保护气氛中，在例如大约900℃下对衬底1进行大约30分钟的退火，从而使p型掺杂物在电子渡越层3中扩散。因而，p型区域7被局部地形成在电子渡越层3的被暴露在开口1a底部的部分中。
残留的蚀刻掩模6通过湿蚀刻而被去除。
如图1E所示，在衬底1的背表面之上形成背部电极8。
例如，在包括开口1a的内壁(侧表面和底部)的衬底1的背表面之上沉积导电材料。在本实施例中，例如，将Ni与Au分别沉积至大约10nm和大约200nm的厚度。因而，与p型区域7欧姆接触的背部电极8形成在包括开口1a内壁的衬底1的整个表面之上。通过接触孔等或利用导线(wire)，背部电极8将被适当地连接至在随后步骤中将要形成的源极电极(源极线)。可替代地，背部电极8可以连接至栅极电极(栅极线)，而不是源极电极。
如图1F所示，去除在图1C至图1E所示的步骤中用于保护衬底1的表面的保护膜5。
例如，利用氢氟酸等使衬底1的表面经受湿蚀刻。保护膜5从而被去除。
现在转到图2A，在电子供给层4之上形成元件隔离结构10。
例如，在电子供给层4的表面之上涂覆抗蚀剂，并且使抗蚀剂层经受光刻。这样，就形成了具有开口的抗蚀剂掩模。这些开口暴露电子供给层4的将要形成元件隔离区域的部分。
随后，如硼(B)离子或者氩(Ar)离子等掺杂物经过抗蚀剂掩模而被注入到电子供给层4的暴露部分中。这样，元件隔离结构10被形成在电子供给层4的电子隔离区域中。元件隔离结构10可以利用浅沟槽隔离(STI)法通过氯基干蚀刻而形成，以替代离子注入。
如图1G和图2B所示，形成源极电极9a、源极线9b、漏极电极11a和漏极线11b。图1G示出沿图2B的虚线I-I′所取的截面。
例如，在电子供给层4的表面之上涂覆抗蚀剂，并且使抗蚀剂层经受光刻。这样，就形成了抗蚀剂掩模，其在将要形成源极电极和源极线以及漏极电极和漏极线的区域中具有开口。
随后，例如，在抗蚀剂掩模之上沉积作为电极材料的Ti与Al至大约100nm和大约30nm的厚度，以通过气相沉积来填充开口。通过剥离方法来去除抗蚀剂掩模以及Ti与Al的叠层(overlying layers)。然后，在例如氮保护气氛中，在大约400℃至1000℃(如大约700℃)的温度下对衬底1进行热处理，以使剩余的Ti和Al的部分与电子供给层4形成欧姆接触。从而，源极电极9a和源极线9b以及漏极电极11a和漏极线11b在电子供给层4之上形成。源极电极9a与源极线9b以及漏极电极11a与漏极线11b分别一体形成，如图2B所示。源极电极9a与漏极电极11a被布置在元件隔离结构10所界定的电子供给层4的有源区域之上，而源极线9b与漏极线11b被布置在各个元件隔离结构10之上。源极电极9a与漏极电极11a以梳状方式(以手指的形式)沿着彼此而排列。
在形成源极电极9a和源极线9b以及漏极电极11a和漏极线11b之后，将绝缘膜形成为例如仅覆盖源极线9b。
例如，通过借助CVD沉积例如SiN，而在衬底1的整个表面之上形成绝缘膜。然后，通过光刻和干蚀刻将SiN绝缘膜形成为仅覆盖源极线9b的形状。
随后，形成栅极电极12a和栅极线12b，如图1H和图2C所示。图1H示出沿着图2C中的虚线I-I′所取的截面。
例如，在电子供给层4的表面之上涂覆抗蚀剂，并且使抗蚀剂层经受光刻。这样，就形成了抗蚀剂掩模，其在将要形成栅极电极和栅极线的区域中具有开口。
随后，例如，在抗蚀剂掩模之上沉积作为电极材料的Ni与Au至大约10nm和大约200nm的厚度，以通过气相沉积来填充开口。通过剥离方法来去除抗蚀剂掩模以及Ni与Au的叠层。这样，栅极电极12a与栅极线12b就在电子供给层4之上形成了。栅极电极12a与栅极线12b一体形成，并且在每一对栅极电极12a之间都沿着彼此而布置有对应的源极电极9a，如图2C所示。
随后，形成钝化膜13，如图1I所示。
例如，在电子供给层4的整个表面之上形成绝缘膜。在本实施例中，通过CVD形成厚度约为500nm的SiN膜。这样，钝化膜13就形成了。
然后，形成绝缘中间层以及电连接至源极电极9a、漏极电极11a和栅极电极12a的导线；从而，AlGaN/GaN HEMT就完成了。
现在将描述本实施例的AlGaN/GaN HEMT的优点(基于与比较实例的效果的比较)。
图3(未示出钝化层13)是示意性平面视图，示出与图2C相对应的第一实施例的AlGaN/GaN HEMT的优点。图4是沿着图3中的虚线I-I′所取的AlGaN/GaN HEMT的示意性截面视图，与图1I相对应。图5是第一实施例的AlGaN/GaN HEMT的电子渡越层3和电子供给层4中的能带的一种表示。
如图4所示，AlGaN/GaN HEMT在电子渡越层3与电子供给层4之间的界面附近生成二维电子气(2DEG)。在本实施例中，开口1a从衬底1仅位于源极电极之下的背侧形成，以与所述源极电极对准，如图3和图4所示。开口1a的底部位于源极电极9a之下，而背部电极8仅在这些部分处与p型区域7欧姆接触。背部电极8通过接触孔被适当地连接至源极电极9a(并且连接至源极线9b)。
在AlGaN/GaN HEMT中，在电子渡越层3内的2DEG中生成的空穴由于电势梯度而朝向电子渡越层3的背侧迁移，如图5所示。此时，空穴迁移至电子渡越层3位于源极电极9a之下的背侧中的p型区域7。这是因为，在p型半导体中，空穴是负责电传导的。p型区域7中的空穴通过背部电极8被排出。p-型区域7在电子渡越层3中局部地形成，以与衬底1中的开口1a的底部对准。这样，当从衬底1的背侧看时，p-型区域7仅在开口1a的底部被暴露。因此，在除开口1a之外的衬底1中，在从漏极电极11a到栅极电极12a的每个区域与背部电极8之间，具有未处理的较厚部分(其不导电)或者p-型区域7。这种结构允许通过碰撞电离而生成的空穴被有效地去除，而不会由于在衬底1的背侧存在导电区域而增大电容，也不会造成漏极电极与背部电极之间的击穿。
如上所述，本实施例的AlGaN/GaN HEMT结构防止由于电容增大而造成的高频性能的下降，防止漏极电极11a和漏极线11b与背部电极8之间的击穿，并且允许通过碰撞电离而生成的空穴在没有增加芯片面积的情况下容易地、可靠地被提取并被排出。这样，本实施例的AlGaN/GaN HEMT可表现出高耐受电压和高可靠性。
下文描述第一实施例的若干改型。在下述改型中，与第一实施例相同的部分由相同的附图标记来表示，并且它们的详细描述将被省略。
[改型1]
尽管本改型公开了与第一实施例相似的AlGaN/GaN HEMT，但是不同之处在于衬底1的开口形成在不同的区域中。
图6是根据第一实施例的改型1的AlGaN/GaN HEMT的示意性平面视图。图7是沿着图6中的虚线I-I′所取的示意性截面视图，其示出与第一实施例图1C所示的步骤相对应的步骤。
尽管在本改型中，AlGaN/GaN HEMT通过与图1A至图1I和图2A至图2C所示的第一实施例中基本上相同的步骤而制造，但是与图1C所示的步骤相对应的步骤按照下述描述来进行。
首先，例如，通过溅射等在衬底1的背表面之上沉积Ni。Ni层通过光刻和干蚀刻被处理成蚀刻掩模6，如图7所示。蚀刻掩模6具有开口6b，该开口6b暴露衬底1的背表面中的区域，在所暴露的区域上方，在随后步骤中将要在电子供给层4之上形成源极线。
随后，通过蚀刻掩模6使衬底1的背侧经受干蚀刻。例如，使用SF6气体与O2气体的混合物作为蚀刻气体。如果使用这种混合气体，则在它已到达电子渡越层3时停止蚀刻，这是因为缓冲层2比电子渡越层3薄得多，还因为SiC和GaN具有高的蚀刻选择性。如果有部分缓冲层2或者低品质材料残留在电子渡越层3的背表面之上，则使用例如大约70℃至80℃的KOH溶液将其去除。
因而，开口1b形成在衬底1中，与蚀刻掩模6的开口6b相对应，并且暴露出电子渡越层3的背表面中的、在其上方将要形成源极线的区域。
在本改型的AlGaN/GaN HEMT中，开口1b从背侧在衬底1中仅在源极线之下形成，如图6所示。开口1b的底部位于源极线9b之下，并且背部电极8仅在该部分处与p型区域7欧姆接触。背部电极8通过接触孔被适当地连接至源极电极9a(并且连接至源极线9b)。
本改型的AlGaN/GaN HEMT结构防止由于电容增大而引起的高频性能的下降，防止漏极电极11a和漏极线11b与背部电极8之间的击穿，并且允许通过碰撞电离而生成的空穴在没有增加芯片面积的情况下容易地、可靠地被提取并被排出。这样，本改型的AlGaN/GaN HEMT可表现出高耐受电压和高可靠性。另外，由于开口1b在衬底1的背侧形成，以与源极线9b对准，所以开口1b的面积增加了。因此，对衬底1的背侧的处理(如干蚀刻)可容易地进行。
[改型2]
尽管本改型公开了与第一实施例相似的AlGaN/GaN HEMT，但是不同之处在于衬底1的开口形成在不同的区域中。
图8是根据第一实施例的改型2的AlGaN/GaN HEMT的示意性平面视图。图9是沿着图8中的虚线I-I′所取的示意性截面视图，用于示出与第一实施例的图1C所示的步骤相对应的步骤。
尽管在本改型中，AlGaN/GaN HEMT通过与图1A至图1I和图2A至图2C所示的第一实施例基本上相同的步骤而制造，但是与图1C所示的步骤相对应的步骤按照下述描述来进行。
首先，例如，通过溅射等在衬底1的背表面之上沉积Ni。Ni层通过光刻和干蚀刻而被处理成蚀刻掩模6，如图9所示。蚀刻掩模6具有开口6c，该开口6c暴露衬底1的背表面中的区域，在所暴露的区域上方，在随后步骤中将要在电子供给层4之上形成源极电极和源极线。
随后，通过蚀刻掩模6使衬底1的背侧经受干蚀刻。例如，使用SF6气体与O2气体的混合物作为蚀刻气体。如果使用这种混合气体，则在它已到达电子渡越层3时停止蚀刻，这是因为缓冲层2比电子渡越层3薄得多，还因为SiC和GaN具有高的蚀刻选择性。如果有部分缓冲层2或者低品质材料残留在电子渡越层3的背表面之上，则使用例如大约70℃至80℃的KOH溶液将其去除。
因而，开口1c形成在衬底1中，与蚀刻掩模6的开口6c相对应，并且暴露电子渡越层3的背表面中的、在其上方将要形成源极电极和源极线的区域。
在本改型的AlGaN/GaN HEMT中，开口1c从背侧在衬底1中仅在源极电极9a和源极线9b之下形成，如图8所示。开口1c的底部位于源极电极9a和源极线9b之下，并且背部电极8仅在该部分处与p型区域7欧姆接触。背部电极8通过接触孔被适当地连接至源极电极9a(并且连接至源极线9b)。
本改型的AlGaN/GaN HEMT结构防止由于电容增大而引起的高频性能的下降，防止漏极电极11a和漏极线11b与背部电极8之间的击穿，并且允许通过碰撞电离而生成的空穴在没有增加芯片面积的情况下容易地、可靠地被提取并被排出。这样，本改型的AlGaN/GaN HEMT可表现出高耐受电压和高可靠性。另外，在本改型中，由于开口1c的某些部分位于源极电极9a之下以彼此对准，所以空穴可被非常高效地提取。此外，由于开口1c从衬底1的背侧形成，以与源极电极9a和源极线9b对准，所以开口1c的面积增加了。因此，对衬底1的背侧的处理(如干蚀刻)可容易地进行。
[改型3]
尽管本改型公开了与第一实施例相似的AlGaN/GaN HEMT，但是不同之处在于衬底1的开口形成在不同的区域中。
图10是根据第一实施例的改型3的AlGaN/GaN HEMT的示意性平面视图。图11是沿着图10中的虚线I-I′所取的示意性截面视图，用于示出与第一实施例的图1C所示的步骤相对应的步骤。
尽管在本改型中，AlGaN/GaN HEMT通过与图1A至图1I和图2A至图2C所示的第一实施例基本上相同的步骤而制造，但是与图1C所示的步骤相对应的步骤按照下述描述来进行。
首先，例如，通过溅射等在衬底1的背表面之上沉积Ni。Ni层通过光刻和干蚀刻被处理成蚀刻掩模6。蚀刻掩模6具有开口6d，所述开口6d用于暴露衬底1的背表面中的各区域，在所暴露的各区域上方，在随后步骤中将要在电子供给层4之上形成源极电极和对应的栅极电极，如图11所示。
随后，通过蚀刻掩模6使衬底1的背侧经受干蚀刻。例如，使用SF6气体与O2气体的混合物作为蚀刻气体。如果使用这种混合气体，则在它已到达电子渡越层3时停止蚀刻，这是因为缓冲层2比电子渡越层3薄得多，还因为SiC和GaN具有高的蚀刻选择性。如果有部分缓冲层2或者低品质材料残留在电子渡越层3的背表面之上，则使用例如大约70℃至80℃的KOH溶液将其去除。
因而，多个开口1d形成在衬底1中，与蚀刻掩模6的开口6d相对应，并且暴露电子渡越层3的背表面中的、在其上方将要形成(以源极电极被布置在栅极电极之间的方式)源极电极和一对栅极电极的多个区域。
在本改型的AlGaN/GaN HEMT中，开口1d从背侧在衬底1中形成，仅位于源极电极9a被布置在栅极电极12a之间的每一个区域之下，如图10所示。开口1d的底部位于布置有源极电极9a和对应的栅极电极12a的每一个区域之下，并且背部电极8仅在这些部分处与p型区域7欧姆接触。背部电极8通过接触孔被适当地连接至源极电极9a(并且连接至源极线9b)。
本改型的AlGaN/GaN HEMT结构防止由于电容增大而引起的高频性能的下降，防止漏极电极11a和漏极线11b与背部电极8之间的击穿，并且允许通过碰撞电离而生成的空穴在没有增加芯片面积的情况下容易地、可靠地被提取并被排出。这样，本改型的AlGaN/GaN HEMT可表现出高耐受电压和高可靠性。另外，在本改型中，由于部分开口1d位于源极电极9a之下以与源极电极9a对准，所以空穴可被非常高效地提取。此外，由于多个开口1d从衬底1的背侧形成以与源极电极9a被布置在对应的栅极电极12a之间的每一个区域对准，所以开口1d的面积增加了。因此，对衬底1的背侧的处理(如干蚀刻)可容易地进行。
[改型4]
尽管本改型公开了与第一实施例相似的AlGaN/GaN HEMT，但是不同之处在于衬底1的开口形成在不同的区域中。
图12是根据第一实施例的改型4的AlGaN/GaN HEMT的示意性平面视图。图13是沿着图12中的虚线I-I′所取的示意性截面视图，用于示出与第一实施例的图1C所示步骤相对应的步骤。
尽管在本改型中，AlGaN/GaN HEMT通过与图1A至图1I和图2A至图2C所示的第一实施例基本上相同的步骤而制造，但是与图1C所示的步骤相对应的步骤按照下述描述来进行。
首先，例如，通过溅射等在衬底1的背表面之上沉积Ni。Ni层通过光刻和干蚀刻被处理成蚀刻掩模6，如图13所示。蚀刻掩模6具有开口6e，该开口6e用于暴露衬底1的背表面中的区域，在所暴露的区域上方，在随后步骤中将要在电子供给层4之上沿着彼此而形成源极线和栅极线。
随后，通过蚀刻掩模6使衬底1的背侧经受干蚀刻。例如，使用SF6气体与O2气体的混合物作为蚀刻气体。如果使用这种混合气体，则在它到达电子渡越层3时停止蚀刻，这是因为缓冲层2比电子渡越层3薄得多，还因为SiC和GaN具有高的蚀刻选择性。如果有部分缓冲层2或者低品质材料残留在电子渡越层3的背表面之上，则使用例如大约70℃至80℃的KOH溶液将其去除。
因而，开口1e形成在衬底1中，其与蚀刻掩模6的开口6e相对应，并且暴露电子渡越层3的背表面中的、在其上方将要形成源极线和栅极线的区域。
在本改型的AlGaN/GaN HEMT中，开口1e从背侧形成在衬底1中，仅位于布置源极线9b和栅极线12b的区域之下，如图12所示。开口1e的底部位于布置有源极线9b和栅极线12b的区域之下，并且背部电极8仅在该部分处与p型区域7欧姆接触。背部电极8通过接触孔被适当地连接至源极电极9a(并且连接至源极线9b)。
本改型的AlGaN/GaN HEMT结构防止由于电容增大而引起的高频性能的下降，防止漏极电极11a和漏极线11b与背部电极8之间的击穿，并且允许通过碰撞电离而生成的空穴在没有增加芯片面积的情况下容易地、可靠地被提取并被排出。这样，本改型的AlGaN/GaN HEMT可表现出高耐受电压和高可靠性。另外，由于开口1e从衬底1的背侧形成以与布置有源极线9b和栅极线12b的区域对准，所以开口1e的面积增加了。因此，对衬底1的背侧的处理(如干蚀刻)可容易地进行。
[改型5]
尽管本改型公开了与第一实施例相似的AlGaN/GaN HEMT，但是不同之处在于衬底1的开口形成在不同的区域中。
图14是根据第一实施例的改型5的AlGaN/GaN HEMT的示意性平面视图。图15是沿着图14中的虚线I-I′所取的示意性截面视图，示出与第一实施例的图1C所示的步骤相对应的步骤。
尽管在本改型中，AlGaN/GaN HEMT通过与图1A至图1I和图2A至图2C所示的第一实施例基本上相同的步骤而制造，但是与图1C所示的步骤相对应的步骤按照下述描述来进行。
首先，例如，通过溅射等在衬底1的背表面之上沉积Ni。Ni层通过光刻和干蚀刻被处理成蚀刻掩模6，如图15所示。蚀刻掩模6具有开口6f，该开口6f暴露与在随后步骤中在电子供给层4之上的特定部分相对应的衬底1的背表面中的区域。在该部分中，源极电极与源极线以及栅极电极与栅极线将以如下方式形成，即源极电极各自布置在相邻的两个栅极电极之间，且源极线沿着栅极线而延伸。
随后，通过蚀刻掩模6使衬底1的背侧经受干蚀刻。例如，使用SF6气体与O2气体的混合物作为蚀刻气体。如果使用这种混合气体，则在它到达电子渡越层3时停止蚀刻，这是因为缓冲层2比电子渡越层3薄得多，还因为SiC和GaN具有高的蚀刻选择性。如果有部分缓冲层2或者低品质材料残留在电子渡越层3的背表面之上，则使用例如大约70℃至80℃的KOH溶液将其去除。
因而，开口1f形成在衬底1中，与蚀刻掩模6的开口6f相对应，并且暴露电子渡越层3的背表面中的、在其上方将要形成源极电极与源极线以及栅极电极与栅极线的区域。
在本改型的AlGaN/GaN HEMT中，开口1f从背侧形成在衬底1中，仅位于布置源极电极9a与源极线9b以及栅极电极12a与栅极线12b的区域之下，如图14所示。开口1f的底部位于该区域之下，并且背部电极8仅在该部分处与p型区域7欧姆接触。背部电极8通过接触孔被适当地连接至源极电极9a(并且连接至源极线9b)。
本改型的AlGaN/GaN HEMT结构防止由于电容增大而引起的高频性能的下降，防止漏极电极11a和漏极线11b与背部电极8之间的击穿，并且允许通过碰撞电离而生成的空穴在没有增加芯片面积的情况下容易地、可靠地被提取并被排出。这样，本改型的AlGaN/GaN HEMT可表现出高耐受电压和高可靠性。另外，在本改型中，由于开口1f部分地位于源极电极9a之下以与源极电极对准，所以空穴可以被非常高效地提取。另外，由于开口1f从衬底1的背侧形成以与布置源极电极9a与源极线9b以及栅极电极12a与栅极线12b的区域对准，所以开口1f的面积增加了。因此，对衬底1的背侧的处理(如干蚀刻)可容易地进行。
[第二实施例]
尽管第二实施例公开了与第一实施例相似的AlGaN/GaN HEMT，但是栅极电极、源极电极和漏极电极的形状与第一实施例不同。在下述实施例中，与第一实施例相同的部分由相同的附图标记来表示，并且它们的详细描述将被省略。
图16是根据第二实施例的AlGaN/GaN HEMT的示意性平面视图。图17A和图17B是示出第二实施例的制造AlGaN/GaN HEMT的方法的示意性截面视图。图17A示出与图1C所示的第一实施例的步骤相对应的步骤；而图17B示出与图1I所示的步骤相对应的步骤。
在本实施例中，AlGaN/GaN HEMT通过与图1A至图1I和图2A至图2C所示的第一实施例基本上相同的步骤而制造。栅极电极、源极电极和漏极电极在第一实施例中以梳状方式形成；而在本实施例中，这些电极同心地形成。
如图16所示，在电子供给层4上用虚线所表示的多个虚蜂房区域(六边形区域)的每一个中，作为核心的源极电极21、环状栅极电极23和环状漏极电极22按此顺序同心地形成。每一个蜂房区域中的源极电极21、漏极电极22和栅极电极23通过电子供给层4之上的导通孔等被适当地分别连接至其它蜂房区域中的源极电极21、漏极电极22和栅极电极23。
在本实施例中，与图1C所示的第一实施例的步骤相对应的步骤按照下述描述来进行。
首先，例如，通过溅射等在衬底1的背表面之上沉积Ni。Ni层通过光刻和干蚀刻被处理成蚀刻掩模6，如图17A所示。蚀刻掩模6具有开口6A，所述开口6A暴露衬底1的背表面中的区域，在所暴露的区域上方，在随后步骤中将要在电子供给层4之上形成源极电极。
随后，通过蚀刻掩模6使衬底1的背侧经受干蚀刻。例如，使用SF6气体与O2气体的混合物作为蚀刻气体。如果使用这种混合气体，则在它到达电子渡越层3时停止蚀刻，这是因为缓冲层2比电子渡越层3薄得多，还因为SiC和GaN具有高的蚀刻选择性。如果有部分缓冲层2或者低品质材料残留在电子渡越层3的背表面之上，则使用例如大约70℃至80℃的KOH溶液将其去除。
因而，开口1A形成在衬底1中，开口1A与蚀刻掩模6的开口6A相对应，并且暴露电子渡越层3的背表面中的、在其上方将要形成源极电极的区域。
如图17B所示，AlGaN/GaN HEMT在电子渡越层3与电子供给层4之间的界面附近生成二维电子气(2DEG)。在本实施例中，开口1A从背侧在衬底1中仅在源极电极21之下形成，如图16和图17B所示。开口1A的底部位于源极电极21之下；而背部电极8仅在这些部分处与p型区域7欧姆接触。背部电极8通过接触孔适当地连接至源极电极21。
本实施例的AlGaN/GaN HEMT结构防止由于电容的增加而引起的高频性能的下降，防止漏极电极22与背部电极8之间的击穿，并且允许通过碰撞电离而生成的空穴在没有增加芯片面积的情况下容易地、可靠地被提取并被排出。这样，本实施例的AlGaN/GaN HEMT可表现出高耐受电压和高可靠性。
[改型]
下文描述第二实施例的改型。除了衬底1中的开口形成在不同区域中之外，该改型公开了与第二实施例相同的AlGaN/GaN HEMT。
图18是根据第二实施例的改型的AlGaN/GaN HEMT的示意性平面视图。图19A和图19B是沿着图18中的虚线I-I′所取的示意性截面视图。图19A示出了与第一实施例的图1C所示的步骤相对应的步骤；而图19B示出了与第一实施例的图1I所示的步骤相对应的步骤。
尽管在本改型中，AlGaN/GaN HEMT通过与图1A至图1I和图2A至图2C所示的第一实施例基本上相同的步骤而制造，但是与图1C所示的步骤相对应的步骤按照下述描述来进行。
首先，例如，通过溅射等在衬底1的背表面之上沉积Ni。Ni层通过光刻和干蚀刻被处理成蚀刻掩模6，如图19A所示。蚀刻掩模6具有开口6B，所述开口6B暴露衬底1的背表面中的各区域，在所暴露的各区域上方，在随后步骤中将要在电子供给层4之上形成源极电极和栅极电极。
随后，通过蚀刻掩模6使衬底1的背侧经受干蚀刻。例如，使用SF6气体与O2气体的混合物作为蚀刻气体。如果使用这种混合气体，则在它到达电子渡越层3时停止蚀刻，这是因为缓冲层2比电子渡越层3薄得多，还因为SiC和GaN具有高的蚀刻选择性。如果有部分缓冲层2或者低品质材料残留在电子渡越层3的背表面之上，则使用例如大约70℃至80℃的KOH溶液将其去除。
因而，开口1B形成在衬底1中，其与蚀刻掩模6的开口6B相对应，并且暴露电子渡越层3的背表面中的、在其上方将要形成源极电极和栅极电极的区域。
在本改型的AlGaN/GaN HEMT中，开口1B从背侧形成在衬底1中，仅位于布置源极电极21和栅极电极23的区域之下，如图18所示。开口1B的底部位于布置有源极电极21和栅极电极23的每一个区域之下，并且背部电极8仅在这些部分处与p型区域7欧姆接触。背部电极8通过接触孔被适当地连接至源极电极21。
本改型的AlGaN/GaN HEMT结构防止由于电容的增加而引起的高频性能的下降，防止漏极电极22与背部电极8之间的击穿，并且允许通过碰撞电离而生成的空穴在没有增加芯片面积的情况下容易地、可靠地被提取并被排出。这样，本改型的AlGaN/GaN HEMT可表现出高耐受电压和高可靠性。另外，在本改型中，由于部分开口1B位于源极电极21之下以与源极电极21对准，所以空穴可以被非常高效地提取。另外，由于开口1B从衬底1的背侧形成以与布置有源极电极21和栅极电极23的各区域对准，所以开口1B的面积增加了。因此，对衬底1的背侧的处理(如干蚀刻)可容易地进行。
尽管上述第一和第二实施例及它们的改型已经描述AlGaN/GaN HEMT作为一种类型的化合物半导体器件，但是本发明不限于这些AlGaN/GaNHEMT，而可以应用至其它HEMT。例如，可以提供如下应用。
[应用1]
将描述InAlN/AlN HEMT作为一种化合物半导体器件。
InAlN和AlN是半导体，并且AlN具有比InAlN低的晶格常数。在这种情况下，例如在图1A所示的结构中，电子渡越层3由i-AlN形成，而电子供给层4由n-InAlN形成。
[应用2]
将描述InAlGaN/AlN HEMT作为一种化合物半导体器件。
InAlGaN和AlN是半导体，并且AlN具有比InAlGaN低的晶格常数。在这种情况下，例如在图1A所示的结构中，电子渡越层3由i-AlN形成，而电子供给层4由n-InAlGaN形成。
[应用3]
将描述InAlGaN/InAlN HEMT作为一种化合物半导体器件。
InAlGaN与InAlN的晶格常数依据In、Al和Ga的相对比例而变化。通过控制所述相对比例，InAlN可具有比InAlGaN低的晶格常数，或者，相反，InAlGaN可具有比InAlN低的晶格常数。例如，当InAlGaN具有比InAlN低的晶格常数时，可提供下述结构。
例如在图1A所示的结构中，电子渡越层3由i-InAlN形成，而电子供给层4由n-InAlGaN形成。
[应用4]
将描述Al0.5Ga0.5N/Al0.3Ga0.7N HEMT作为一种化合物半导体器件。
如果元素的比例不同，则即使含有相同元素的化合物半导体也可以具有不同的晶格常数。例如，AlGaN的晶格常数在Al0.3Ga0.7N与Al0.5Ga0.5N之间具有不同的晶格常数。AlGaN的晶格常数随着Al的比例增加而减小。因此，Al0.5Ga0.5N具有比Al0.3Ga0.7N低的晶格常数。
在这种情况下，例如在图1A所示的结构中，电子渡越层3由i-Al0.3Ga0.7N形成，而电子供给层4由n-Al0.5Ga0.5N形成。
[应用5]
将描述ZnMgO/ZnO HEMT作为一种化合物半导体器件。
在这种情况下，例如在图1A所示的结构中，电子渡越层3由i-ZnO形成，而电子供给层4由n-ZnMgO形成。
[第三实施例]
本实施例将公开一种电源器件，其包括在第一和第二实施例及它们的改型中所公开的HEMT中的任何一种。
图20是根据第三实施例的电源器件的示意性连接图。
本实施例的电源器件包括：高压初级电路31、低压次级电路32、以及在初级电路31与次级电路32之间布置的变压器33。
初级电路31包括：AC电源34、所谓的桥式整流器35、以及多个(在本实施例中是四个)开关元件36a至36d。桥式整流器35包括开关元件36e。
次级电路32包括多个(在本实施例中是三个)开关元件37a至37c。
在本实施例中，使用第一和第二实施例及它们的改型中的任何一个的HEMT作为初级电路31中的开关元件36a至36e。次级电路32的开关元件37a至37c是普通的硅MIS FET。
在本实施例中，高压电路包括HEMT，该HEMT防止由于电容的增加而引起的高频性能的下降，防止漏极电极与背部电极之间的击穿，并且允许通过碰撞电离而生成的空穴在没有增加芯片面积的情况下容易地、可靠地被提取且被排出。这样，可实现可靠性高的高功率电源器件。
[第四实施例]
本实施例将公开一种高频放大器，其包括在第一和第二实施例及它们的改型中公开的HEMT的任何一种。
图21是根据第四实施例的高频放大器的示意性连接图。
使用本实施例的高频放大器作为例如蜂窝式电话的基站功率放大器。该高频放大器包括：数字预矫正(predistortion)电路41、混频器(mixer)42a和42b、以及功率放大器43。
数字预矫正电路41旨在补偿输入信号的非线性失真。混频器42a将非线性失真已经被补偿的输入信号与AC信号相混合。功率放大器43对混合有AC信号的输入信号进行放大，并且包括第一和第二实施例及它们的改型中的任何一种的HEMT。在图21所示的配置中，输出信号与AC信号在混频器42b中相混合，然后，被传输至数字预矫正电路41。
在本实施例中，高频放大器包括HEMT，该HEMT防止由于电容的增加而引起的高频性能的下降，防止漏极电极与背部电极之间的击穿，并且允许通过碰撞电离而生成的空穴在没有增加芯片面积的情况下容易地、可靠地被提取且被排出。这样，可实现具有高耐受电压的可靠性高的高频放大器。
本文所述的所有实例和条件性语言都是用于教示目的，以帮助读者理解本发明和发明人贡献的用以促进技术进步的思想，同时本文所述的所有实例和条件性的语言应解释为不是对这些具体叙述的实例和条件的限制。
虽然根据本发明各个方案的实施例已被详细描述，但应当理解的是，可对其做各种变化、替代和改变而不脱离本发明的精神和范围。

Claims (19)

1.一种化合物半导体器件，包括：
衬底，具有在该衬底的背侧形成的开口；
化合物半导体层，布置在所述衬底的表面之上；
局部p型区域，位于所述化合物半导体层中，所述局部p型区域被部分地暴露在所述衬底开口的底部；以及
背部电极，由导电材料制成，所述背部电极被布置在所述衬底开口中，以连接至所述局部p型区域。
2.根据权利要求1所述的化合物半导体器件，其中，所述衬底为绝缘和半绝缘之一，并且其中，所述背部电极覆盖所述开口的内壁和底部。
3.根据权利要求1所述的化合物半导体器件，还包括在所述化合物半导体层之上形成的源极电极，其中，所述衬底开口位于所述源极电极之下，以与所述源极电极对准。
4.根据权利要求1所述的化合物半导体器件，还包括在所述化合物半导体层之上形成的源极线，其中，所述衬底开口位于所述源极线之下，以与所述源极线对准。
5.根据权利要求1所述的化合物半导体器件，还包括在所述化合物半导体层之上形成的源极电极和源极线，其中，所述开口位于布置有所述源极电极和所述源极线的区域之下，以与该区域对准。
6.根据权利要求1所述的化合物半导体器件，还包括在所述化合物半导体层之上形成的源极电极和栅极电极，其中所述衬底开口位于布置有所述源极电极和所述栅极电极的区域之下，以与该区域对准。
7.根据权利要求1所述的化合物半导体器件，还包括在所述化合物半导体层之上形成的源极线和栅极线，其中，所述衬底开口位于布置有所述源极线和所述栅极线的区域之下，以与该区域对准。
8.根据权利要求1所述的化合物半导体器件，还包括在所述化合物半导体层之上形成的源极电极、源极线、栅极电极和栅极线，其中，所述衬底开口位于布置有所述源极电极、所述源极线、所述栅极电极和所述栅极线的区域之下，以与该区域对准。
9.一种制造化合物半导体器件的方法，所述方法包括如下步骤：
在衬底的表面之上形成化合物半导体层；
在所述衬底的背侧形成用于暴露所述化合物半导体层的一部分的开口；
通过将p型掺杂物引入至所述化合物半导体层的该部分，从而形成被部分地暴露在所述衬底开口的底部的局部p型区域；以及
形成由导电材料制成的背部电极，以将其布置在所述衬底开口中并连接至所述p型区域。
10.根据权利要求9所述的方法，其中，所述衬底为绝缘和半绝缘之一，并且其中，所述背部电极在所述衬底的背表面之上形成，以覆盖所述衬底开口的内壁和底部。
11.根据权利要求9所述的方法，其中，所述p型掺杂物是铍离子和镁离子之一。
12.根据权利要求9所述的方法，还包括如下步骤：在所述衬底开口的底部之上形成源极电极，以与所述衬底开口的底部对准。
13.根据权利要求9所述的方法，还包括如下步骤：在所述衬底开口的底部之上形成源极线，以与所述衬底开口的底部对准。
14.根据权利要求9所述的方法，还包括如下步骤：在所述衬底开口的底部之上形成源极电极和源极线，使得布置有所述源极电极和所述源极线的区域与所述衬底开口的底部对准。
15.根据权利要求9所述的方法，还包括如下步骤：在所述衬底开口的底部之上形成源极电极和栅极电极，使得布置有所述源极电极和所述栅极电极的区域与所述衬底开口的底部对准。
16.根据权利要求9所述的方法，还包括如下步骤：在所述衬底开口的底部之上形成源极线和栅极线，使得布置有所述源极线和所述栅极线的区域与所述衬底开口的底部对准。
17.根据权利要求9所述的方法，还包括如下步骤：在所述衬底开口的底部之上形成源极电极、源极线、栅极电极和栅极线，使得布置有所述源极电极、所述源极线、所述栅极电极和所述栅极线的区域与所述衬底开口的底部对准。
18.一种电源器件，包括：
高压电路，包括晶体管；
低压电路；以及
变压器，位于所述高压电路与所述低压电路之间；
其中，所述晶体管包括：衬底，具有在该衬底的背侧形成的开口；化合物半导体层，布置在所述衬底的表面之上，并且该化合物半导体层中具有被部分地暴露在所述衬底开口的底部的局部p型区域；以及背部电极，由导电材料制成，所述背部电极被布置在所述衬底开口中，以连接至所述p型区域。
19.一种高频放大器，用于对高频输入电压进行放大，该高频放大器包括：
晶体管，该晶体管包括：衬底，具有在该衬底的背侧形成的开口；化合物半导体层，布置在所述衬底的表面之上，并且该化合物半导体层中具有被部分地暴露在所述衬底开口的底部的局部p型区域；以及背部电极，由导电材料制成，所述背部电极被布置在所述衬底开口中，以连接至所述p型区域。
CN201110251335.7A 2010-08-31 2011-08-16 化合物半导体器件、其制造方法、电源器件和高频放大器 Active CN102386222B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-194850 2010-08-31
JP2010194850A JP5707786B2 (ja) 2010-08-31 2010-08-31 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN102386222A true CN102386222A (zh) 2012-03-21
CN102386222B CN102386222B (zh) 2015-04-01

Family

ID=45696354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110251335.7A Active CN102386222B (zh) 2010-08-31 2011-08-16 化合物半导体器件、其制造方法、电源器件和高频放大器

Country Status (3)

Country Link
US (2) US8937337B2 (zh)
JP (1) JP5707786B2 (zh)
CN (1) CN102386222B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517962A (zh) * 2013-09-30 2015-04-15 台达电子工业股份有限公司 半导体装置
CN106971943A (zh) * 2017-02-09 2017-07-21 香港商莫斯飞特半导体有限公司 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法
CN114447105A (zh) * 2022-04-07 2022-05-06 深圳市时代速信科技有限公司 半导体器件的制备方法和半导体器件
US11450749B2 (en) * 2020-05-27 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Electrode structure for vertical group III-V device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159825B2 (en) 2010-10-12 2015-10-13 Silanna Semiconductor U.S.A., Inc. Double-sided vertical semiconductor device with thinned substrate
TWI609489B (zh) 2010-10-12 2017-12-21 高通公司 具有薄基體之垂直半導體元件
JP6014984B2 (ja) * 2011-09-29 2016-10-26 富士通株式会社 半導体装置及びその製造方法
JP2013225549A (ja) * 2012-04-20 2013-10-31 Nippon Telegr & Teleph Corp <Ntt> スピン素子
US20140023430A1 (en) * 2012-07-19 2014-01-23 Apple Inc. Attachment Techniques
TWI497721B (zh) * 2013-05-27 2015-08-21 Univ Nat Chiao Tung 增強型氮化鎵電晶體及其形成方法
JP6156015B2 (ja) * 2013-09-24 2017-07-05 三菱電機株式会社 半導体装置及びその製造方法
JP6251071B2 (ja) * 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6442800B2 (ja) * 2014-12-25 2018-12-26 住友電工デバイス・イノベーション株式会社 半導体装置及び半導体装置を製造する方法
JP6565223B2 (ja) * 2015-03-05 2019-08-28 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
CN108493233A (zh) * 2018-05-08 2018-09-04 大连芯冠科技有限公司 可降低导通电阻提高运行可靠性的GaN HEMT器件
WO2020170318A1 (ja) * 2019-02-19 2020-08-27 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
US11411099B2 (en) * 2019-05-28 2022-08-09 Glc Semiconductor Group (Cq) Co., Ltd. Semiconductor device
KR102261836B1 (ko) * 2019-07-11 2021-06-08 국방과학연구소 반도체소자 제조 방법
DE102020210937A1 (de) 2020-08-31 2022-03-03 Robert Bosch Gesellschaft mit beschränkter Haftung Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236854A (en) * 1989-12-11 1993-08-17 Yukio Higaki Compound semiconductor device and method for fabrication thereof
JP2006173582A (ja) * 2004-11-19 2006-06-29 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法
CN101506958A (zh) * 2006-09-20 2009-08-12 富士通株式会社 场效应晶体管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225534A (ja) * 1990-12-27 1992-08-14 Fujitsu Ltd 半導体装置及びその製造方法
US6311046B1 (en) * 1998-04-02 2001-10-30 Ericsson Inc. Linear amplification systems and methods using more than two constant length vectors
JP3164078B2 (ja) * 1998-10-05 2001-05-08 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP2001168111A (ja) 1999-12-07 2001-06-22 Nippon Telegr & Teleph Corp <Ntt> ＧａＮ電界効果トランジスタ
JP2001284576A (ja) 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
JP4779228B2 (ja) * 2001-05-09 2011-09-28 パナソニック株式会社 高周波電力増幅器
JP2005223877A (ja) * 2004-01-05 2005-08-18 Renesas Technology Corp 高周波電力増幅回路
US20070230222A1 (en) * 2006-03-31 2007-10-04 Drabing Richard B Power circuitry for high-frequency applications
JP5147197B2 (ja) 2006-06-06 2013-02-20 パナソニック株式会社 トランジスタ
JP5091445B2 (ja) * 2006-09-15 2012-12-05 株式会社東芝 半導体装置およびその製造方法
JP2011060912A (ja) * 2009-09-08 2011-03-24 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236854A (en) * 1989-12-11 1993-08-17 Yukio Higaki Compound semiconductor device and method for fabrication thereof
JP2006173582A (ja) * 2004-11-19 2006-06-29 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法
CN101506958A (zh) * 2006-09-20 2009-08-12 富士通株式会社 场效应晶体管

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517962A (zh) * 2013-09-30 2015-04-15 台达电子工业股份有限公司 半导体装置
CN104517962B (zh) * 2013-09-30 2017-08-25 台达电子工业股份有限公司 半导体装置
CN106971943A (zh) * 2017-02-09 2017-07-21 香港商莫斯飞特半导体有限公司 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法
US11450749B2 (en) * 2020-05-27 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Electrode structure for vertical group III-V device
US20220352325A1 (en) * 2020-05-27 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Electrode structure for vertical group iii-v device
TWI789694B (zh) * 2020-05-27 2023-01-11 台灣積體電路製造股份有限公司 半導體結構、半導體元件及其形成方法
US11908905B2 (en) * 2020-05-27 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Electrode structure for vertical group III-V device
CN114447105A (zh) * 2022-04-07 2022-05-06 深圳市时代速信科技有限公司 半导体器件的制备方法和半导体器件
CN114447105B (zh) * 2022-04-07 2022-07-29 深圳市时代速信科技有限公司 半导体器件的制备方法和半导体器件

Also Published As

Publication number Publication date
JP5707786B2 (ja) 2015-04-30
JP2012054354A (ja) 2012-03-15
US9306031B2 (en) 2016-04-05
US8937337B2 (en) 2015-01-20
US20120049955A1 (en) 2012-03-01
US20150087119A1 (en) 2015-03-26
CN102386222B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
CN102386222B (zh) 化合物半导体器件、其制造方法、电源器件和高频放大器
US9502524B2 (en) Compound semiconductor device having gallium nitride gate structures
CN103035702B (zh) 化合物半导体器件及其制造方法
CN104112672B (zh) 半导体设备及其制造方法
CN103715247B (zh) 化合物半导体器件及其制造方法
CN104377239A (zh) 半导体器件及其制造方法
CN103715252A (zh) 化合物半导体器件及其制造方法
CN103715251A (zh) 化合物半导体器件及其制造方法
CN103715253B (zh) 化合物半导体器件和其制造方法
CN103094315A (zh) 化合物半导体器件及其制造方法以及电子电路
CN102651393A (zh) 化合物半导体器件及其制造方法
CN103715249A (zh) 化合物半导体器件及其制造方法
CN103367426A (zh) 化合物半导体器件及其制造方法
TW201405823A (zh) 使用再成長結構之三族氮化物電晶體
CN103367422A (zh) 化合物半导体器件及其制造方法
CN103681833A (zh) 化合物半导体器件及其制造方法
CN103545362B (zh) 化合物半导体器件及其制造方法
CN103325823A (zh) 化合物半导体器件及其制造方法
CN103367424A (zh) 化合物半导体器件及其制造方法
CN103035703A (zh) 化合物半导体器件及其制造方法
CN103855207A (zh) 化合物半导体器件及其制造方法
CN103715243A (zh) 化合物半导体器件及其制造方法
JP2013140835A (ja) 半導体装置及び半導体装置の製造方法
CN103022122B (zh) 化合物半导体器件及其制造方法
JP2017157589A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant