CN106971943A - 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法 - Google Patents

氮化镓外延层生长在硅衬底上的纵向型器件的制造方法 Download PDF

Info

Publication number
CN106971943A
CN106971943A CN201710071079.0A CN201710071079A CN106971943A CN 106971943 A CN106971943 A CN 106971943A CN 201710071079 A CN201710071079 A CN 201710071079A CN 106971943 A CN106971943 A CN 106971943A
Authority
CN
China
Prior art keywords
silicon
type
epitaxial layer
layer
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710071079.0A
Other languages
English (en)
Other versions
CN106971943B (zh
Inventor
欧阳伟伦
梁安杰
罗文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HONGKONG SHANGMOSIFEITE SEMICONDUCTOR CO Ltd
M Mos Semiconductor HK Ltd
Original Assignee
HONGKONG SHANGMOSIFEITE SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HONGKONG SHANGMOSIFEITE SEMICONDUCTOR CO Ltd filed Critical HONGKONG SHANGMOSIFEITE SEMICONDUCTOR CO Ltd
Priority to CN201710071079.0A priority Critical patent/CN106971943B/zh
Publication of CN106971943A publication Critical patent/CN106971943A/zh
Application granted granted Critical
Publication of CN106971943B publication Critical patent/CN106971943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种氮化镓外延层生长在硅衬底上的纵向型器件制造方法,包括以下步骤:在硅单晶衬底上依次生长AlN层、AlGaN层、N+_GaN层、N型GaN外延层和P型GaN外延层;对所述P型GaN外延层进行刻蚀,形成沟槽;注入硅离子N型掺杂剂,使P型区转为N型区;在外延层最表面形成层间介质,并在所述层间介质中形成接触孔掩模开孔;形成发射区金属垫层和终端区场板;磨薄硅单晶的硅衬底,并对硅衬底的背表面进行开孔;刻蚀硅衬底暴露出来的硅表面,形成深沟槽;用金属填充沟槽,把硅单晶衬底背表面金属化,作为器件的背面电极。本发明的纵向型器件的制造方法,减少了器件尺寸和制造成本,同时,垂直结构的器件能够提供更高和更有效的功率和更好的性价比。

Description

氮化镓外延层生长在硅衬底上的纵向型器件的制造方法
技术领域
本发明涉及一种氮化镓半导体器件的制造方法,尤其涉及一种纵向型的氮化镓基的垂直器件的制造方法。
背景技术
第三代半导体材料,包括:硫化镉(CdS)、氧化锌(ZnO)、碳化硅(SiC)、氮化镓(GaN)、金刚石等。这些半导体材料的禁带宽度都大于2.2eV, 在电子器件方面,对 SiC 和GaN 研究得相对比较成熟,是目前世界半导体材料和器件研究领域中的热点。
GaN禁带宽度是3.4eV,宽禁带使GaN材料能够承受更高的工作温度,也使GaN材料有更大的击穿电场,更大的击穿电场意味着器件能够承受更高的工作电压,可以提高器件的功率特性,GaN还有高的电子饱和漂移速度和高的热导率,总的来说,GaN是可以用来制造高频、高压大功率半导体器件的优良材料。
GaN基异质结材料是GaN材料中的重要代表,其延续了GaN材料高击穿电场、高电子饱和漂移速度等优点。铝镓氮/氮化镓(AlGaN/GaN)是GaN基异质结材料中的主要结构代表,AlGaN/GaN异质结中,A1GaN为宽禁带材料,GaN为窄带材料,两者形成 I 型异质结,二维电子气(2DEG)位于异质结界面的GaN一侧。
A1GaN/GaN已经被大量地应用在光电和电子器件方面,这也是推动GaN 材料向高水平和低成本发展的动力之一,光电子器件主要包括A1GaN/GaN 多量子阱结构的激光器和发光管;电子器件主要聚焦在以 AlGaN/GaN 高电子迁移率晶体管(HEMT)结构作为GaN基器件的基础代表,这种结构具有良好的高频、高功率、耐高温以及抗辐射性能, 用这种结构研制出的器件包括有 AlGaN/GaN 异质结场效应晶体管(AlGaN/GaN HFETS)和 AlGaN/GaN 异质结肖特基二极管等。
上述的GaN基异质结器件为横向器件。所谓横向器件,就是器件的所有电极都放置在器件的表面之上,而且,器件的表面结构里的有源区也用来承受施加于器件之上的反偏置电压,如果反偏置电压愈高,需要使用的表面有源区便愈宽,这就导致芯片面积使用率不如垂直高压器件有效,相比之下,横向高压器件的表面平均每单位面积的输出功率远小于垂直高压器件,这是横向器件的一大缺点。
美国专利号8,569,799提出了一种包含了掩埋接触的氮化镓器件,该器件使得横向器件的电极分布变成类似垂直器件一样,即阳极(高电压)在器件的一面,阴极(低电压)在另一面,该专利中描述的结构仅是“准”垂直结构,仍依靠芯片表面的有源区的宽度来承受反偏置的电压,在表面面积的使用率上比一般横向器件没有多大的改进。
与横向器件相比,垂直的GaN器件的电流可以从芯片的一面垂地流至另一面,而且,芯片内的外延层可以用来承受施加与芯片上的反偏置电压,垂直GaN器件的击穿电压可通过增加漂移区的厚度来增加,而无需牺牲器件尺寸,这样就能有效地利用芯片面积去处理器件规格所要求的电流和电压,所以垂直器件芯片的每单位面积能提供更高和更有效的功率,使产品有更好的性价比,采用垂直结构有助于减少芯片尺寸和制造成本。
不论是氮化镓基异质结横向器件还是氮化镓基垂直结构器件,都是制造在外延材料上的,衬底可以是氮化镓单晶,碳化硅单晶或硅单晶。
生长在氮化镓单晶衬底的外延层质量最好,制造出的电子器件性能也最好。图1为现有氮化镓(GaN)基功率晶体管芯片横截面结构示意图,如图1所示,日本丰田合成株式会社(Toyoda Gosei)于2016年7月宣称已研发出该结构的垂直型世界首个氮化镓(GaN)基1200V,20A的功率晶体管芯片,但是由于GaN 单晶衬底材料太昂贵,性价比太低,目前还没有商用价值。
生长在SiC单晶衬底的外延层质量也很好,制造出的器件特性也很出色,而且SiC是很好的导热材料,虽然衬底也比较贵,但在某些应用上是会被选用的。
相比之下,用蓝宝石衬底材料成本就低很多,现时的商用GaN基半导体器件产品主要用蓝宝石作为衬底,蓝宝石衬底对于氮化物半导体器件来说,是一个不错的选择。因为蓝宝石衬底被大量使用于LED制备, 其成本较低,而且氮化稼外延层和蓝宝石衬底之间的晶格较为匹配,可以形成高质量的外延层。
但是,生长在碳化硅衬底或蓝宝石衬底的外延材料都只能用作制备横向器件,並不能用作制备垂直结构器件。GaN外延层生长在GaN单晶衬底材料是可以用作制备垂直结构器件,但GaN单晶衬底非常昂贵,没有商用价值,今后GaN单晶衬底价格是不会有大幅度下降。
氮化镓外延层生长在硅单晶上的技术已很成熟,现时已有商用产品是用硅单晶衬底的,虽然目前用硅单晶衬底比用蓝宝石贵,但业界相信,随着愈来愈多使用硅单晶衬底做GaN 基异质结的产品和研发,用硅单晶衬底制备出的外延层的成本会愈来愈便宜、质量会愈来愈好,将来应该最有商业用途。
现时商用的生长在硅单晶上的外延层氮化硅的结构,在硅单晶表面上的外延层的顺序是一层数佰纳米厚的氮化铝(AlN),一层约数微米的厚的AlGaN ,一层数微米厚的GaN,然后是数佰纳米的缓冲层氮化硅,跟着是约25纳米厚的AlGaN,在AlGaN与GaN之间形成二维电子气(2DEG),这种结构只能用作制备横向结构的器件。
发明内容
为了解决现有技术存在的不足,本发明提供一种氮化镓外延层生长在硅衬底上的纵向型器件的制造方法,在生长在硅单晶上的氮化镓外延层材料上制备垂直结构的器件,减少器件尺寸和制造成本。
为了实现上述目的,根据本发明的氮化镓外延层生长在硅衬底上的纵向型器件的制造方法,包括以下步骤:
1)在硅单晶衬底上依次生长AlN层、AlGaN层、N+_GaN层、N型GaN外延层和P型GaN外延层;
2)对所述P型GaN外延层进行刻蚀,形成沟槽;
3)注入硅离子N型掺杂剂,使P型区转为N型区;
4)在外延层最表面形成层间介质,并在所述层间介质中形成接触孔掩模开孔;
5)形成发射区金属垫层和终端区场板;
6)磨薄硅单晶的硅衬底,并对硅衬底的背表面进行开孔;
7)刻蚀硅衬底暴露出来的硅表面,形成深沟槽;
8)用金属填充沟槽,把硅单晶衬底背表面金属化,作为器件的背面电极。
进一步地,所述步骤1) 中,所述AlN层厚度为100-1000nm;所述AlGaN层厚度为1-4um;所述N+_GaN层,其电子浓度大于1e17/cm3,厚度大于0.1 um;所述N型GaN外延层,其电子浓度为5e15/cm3-5e16/cm3,厚度为6-15 um;所述P型GaN外延层,其厚度为0.7-1.2 um,空穴浓度为1e16/cm3-2e17/cm3
进一步地,所述步骤2)进一步包括以下步骤:在P型GaN外延层表面积淀光刻涂层,利用开孔掩模版暴露出部分 P型GaN外延层的表面;采用干法刻蚀,形成沟槽。
进一步地,所述开孔掩模版,其开孔宽度为0.2-5.0um,孔与孔之间的距离为0.2-10um;所述干法刻蚀的刻蚀气体为C12/BCl3。
进一步地,所述步骤3)进一步包括以下步骤:对沟槽底P型GaN外延层表面注入硅离子 N型掺杂剂;去掉光刻涂层, 然后用退火步骤使硅离子注入的P型区转为N型区。
进一步地,所述硅离子 N型掺杂剂,其剂量为1e15-5e15/cm2 ,能量为20-500KeV。
进一步地,所述步骤4)进一步包括以下步骤:在外延层最表面上先沉积一层氮化硅,然后沉积硼磷玻璃,形成层间介质;在所述层间介质表面积淀光刻涂层,利用接触孔掩模暴露出部分层间介质;对暴露出的部分层间介质进行干蚀,直至暴露出氮化镓外延层的上表面,在所述层间介质中形成接触孔掩模开孔。
进一步地,所述氮化硅 ,其厚度为0.1-0.5um;所述硼磷玻璃,其厚度为0.1-0.8um。
进一步地,所述步骤5)进一步包括以下步骤:在接触孔底部、层间介质上表面沉积一层镍或钛或其它高功函数金属,然后沉积一层铝合金;通过金属掩模进行金属浸蚀,形成发射区金属垫层和终端区场板。
进一步地,所述镍,其厚度为5nm–200nm;所述铝合金厚度为0.2um- 10um。
进一步地,所述步骤6)进一步包括以下步骤:将硅衬底磨薄至厚度少于100 um;在所述硅衬底背表面积淀光刻涂层,利用开孔掩模版的开孔步骤暴露出部分硅衬底的背表面。
进一步地,所述开孔掩模版的开孔宽度为大于2.0um,孔与孔之间的距离大于5.0um。
进一步地,所述步骤7)进一步包括以下步骤:刻蚀硅衬底暴露出来的硅表面,形成沟槽;刻蚀掉AlN层;刻蚀掉AlGaN层,使N+_GaN层暴露在沟槽。
进一步地,所述步骤8)进一步包括以下步骤:用溅射金属或沉积金属方法填充沟槽;进行退火处理,透过沟槽里的金属,使N+_GaN层连接至硅单晶衬底表面;将硅单晶衬底背表面进行金属化,形成金属层作为器件的背面电极。
进一步地,所述退火处理,是采用大于450℃、60秒的热退火处理
更进一步地,所述金属层,其材料为Ti、Al、Ni、Ag或Ti、Ni、Ag或Ti、Al、Ni、Au。
某些器件如场控栅极晶体,在外延层最表面外延层某局部区域是需要N+,这N+可以在生长氮化镓外延层最表面生长一层N+,然后在制作工艺中某一步骤把不需要的N+刻蚀掉,另一方法是用注入N型离子,把需要N+的区域用注入的离子把原先的P型区转换为N+。
以上各外延层有其各自的作用:AlN是一层低温(约500度攝氏) 形成的缓冲层,AlGaN与硅单晶之间的晶格相差大于10%,AlGaN直接生长在硅单晶上的外延层的质量太差,不适宜做器件,有了AlN的缓冲层便可生长出高质量的AlGaN外延层;AlGaN外延层的厚度约1-4微米,这外延层中的铝的成份从接触AlN的成份约占25%, 一直减少至0%,这外延层的主要作用是提供一高质量的,而晶格大小与氮化镓相配合的外延表面,使氮化镓可以容易地在AlGaN之上生长成优质量的外延层;电子浓度大于1e17/cm3 的氮化镓层主要用作减少扩展电阻;较厚的电子浓度约5e15/cm3-5e16/cm3的N型外延层用作漂移区,用来承受反向偏置电压;最表面的P型外延层用作处理表面的有源区的反向偏置电压和终端区的反向偏置电压,这P型区中会有部分被离子注入使之变成N型区。
当器件完成了要处理的表面工艺步骤后, 便把硅衬底磨薄至厚度少于100微米,然后透过掩膜光刻和刻蚀步骤形成多于一个深沟槽,每一沟槽的宽度都大于3微米,少于50微米,深度直抵硅单晶表面上的AlN外延层,然后把AlN外延层刻蚀掉,接着刻蚀掉AlN 之上的 AlGaN 外延层,使在AlGaN之上的高电子浓度的N型氮化镓暴露在深沟槽里;接着用金属填充沟槽,透过沟槽里的金属,把氮化镓外延层中的高自由电子浓度N型氮化镓连接至硅单晶衬底表面外作为器件的电极如N型肖特基二极管的阴极。
某些器件如场控栅极晶体,在外延层最表面外延层某局部区域是需要N+,这N+可以在生长氮化镓外延层最表面生长一层N+,然后在制作工艺中某一步骤把不需要的N+刻蚀掉,另一方法是用注入N型离子,把需要N+的区域用注入的离子把原先的P型区转换为N+。
本发明的垂直型氮化鎵基半导体器件,在区域结构上分为有源区和终端区。有源区和终端区都是制作在氮化镓外延层上,该氮化镓外延层是生长在硅单晶之上;如果外延层表面P型层上有N+层, 则氮化鎵外延层表面的N型区是由刻蝕掉外延层表面部分N+区和表面部分P型区而形成沟槽, 然后注入N型离子到沟槽底部分区域之下的P型区,然后用退火步骤把有离子注入的P型区转为N型区域;如果外延层表面P型层上没有N+层, 则氮化鎵外延层表面的N型区是由刻蝕掉表面部分P型区而形成沟槽, 然后注入N型离子到沟槽底部分区域之下的P型区,然后用退火步骤把有离子注入的P型区转为N型区域;硅衬底厚度被磨薄至小于100微米,其中至少有一深沟槽,从硅背面被刻蝕直接穿通至硅上AlGaN之上的N+层,这深沟槽被金属填充,透过沟槽里的金属,把氮化鎵外延层中的高自由电子浓度N型氮化鎵连接至硅单晶衬底表面外作为器件的电极如N型肖特基二极管的阴极;导通时,电流从底面的金属电极往上流,经过有源区中至少一部分的沟槽底的N型区域,然后流至表面电极。
根据本发明的所述氮化镓外延层生长在硅衬底上和其相应的背面工艺,可以用来制作纵向型器件,包括纵向型氮化镓基肖特基二极管半导体器件和纵向型氮化镓基场控栅极晶体管半导体器件。 本发明有效地利用芯片面积去处理器件规格所要求的电流和电压,所以垂直器件芯片的每单位面积能提供更高和更有效的功率,使产品有更好的性价比。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起,用于解释本发明,并不构成对本发明的限制。在附图中:
图1为现有氮化镓(GaN)基功率晶体管芯片横截面结构示意图;
图2为根据本发明的氮化镓外延层生长在硅衬底上的纵向型器件制造方法流程图;
图3为根据本发明的纵向型氮化镓基肖特基二极管半导体器件的结构截面剖视图;
图4为根据本发明的纵向型氮化镓基场控栅极晶体管半导体器件的结构截面剖视图;
图5为根据本发明的各外延层的横截面结构示意图;
图6为根据本发明的沟槽底剩下部分P型区域的横截面结构示意图;
图7为根据本发明的对沟槽注入N型掺杂剂的横截面结构示意图;
图8为根据本发明的对沟槽底的P型区转为N型区域的横截面结构示意图;
图9为根据本发明的在表面形成层间介质横截面结构示意图;
图10为根据本发明的在栅介质层表面形成接触孔后的示意图;
图11为根据本发明的完成表面Ni/铝合金层电极示意图;
图12为根据本发明的将氮化镓/硅单晶的硅衬底磨薄后的横截面结构示意图;
图13为根据本发明的在硅衬底背表面形成刻蚀开孔横截面结构示意图;
图14为根据本发明的刻蚀深沟槽直抵AlGaN之上N+ GaN层横截面结构示意图;
图15为根据本发明的在硅单晶衬底背表面金属化形成背面电极横截面结构示意图。
具体实施方法
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
图2为根据本发明的纵向型氮化镓基肖特基二极管半导体器件制造方法流程图,下面将参考图2,对本发明的纵向型氮化镓基肖特基二极管半导体器件制造方法进行详细描述。
首先,在步骤201,在硅单晶衬底上依次生长AlN层、AlGaN层、高电子浓度N型GaN外延层(N+_GaN层)、低电子浓度N型GaN外延层(N type epitaxial layer )和P型GaN外延层(P type epitaxial layer)。图5为根据本发明的各外延层的横截面结构示意图,如图5所示,在硅单晶衬底上依次生长一层约100-1000纳米(nm)的AlN,一层约1-4微米(um)厚的AlGaN,一层厚度大于0.1微米的电子浓度大于1e17/cm3的N型GaN外延层,一层电子浓度约5e15/cm3-5e16/cm3,厚度约6微米至15微米厚的N型GaN外延层,最后在表面生长一层厚度约0.7-1.2微米,空穴浓度约1e16/cm3-2e17/cm3 的P型GaN外延层。
在步骤202,对P型GaN外延层进行刻蚀,在P型GaN外延层开孔,形成沟槽。图6为根据本发明的沟槽底剩下部分P型区域的横截面结构示意图,如图6所示,在P型GaN外延层表面积淀光刻涂层,利用孔掩模版暴露出部分 P型GaN外延层的表面,开孔掩模版的开孔大小宽度为0.2um至5.0um,孔与孔之间的距离为0.2um至10um,开孔形状可为各种几何图案如正方形、圆形和长方形等,然后对GaN采用感应耦合等离子体开刻蚀(ICP)技术的干法刻蚀,刻蚀气体为C12/BCl3,直至刻蚀掉约P型GaN外延层深度的一半,形成沟槽。
在步骤203,在P型GaN外延层表面注入硅离子N型掺杂剂。图7为根据本发明的对沟槽注入硅离子 N型掺杂剂的横截面结构示意图,如图7所示,对沟槽P型GaN外延层表面注入硅离子 N型掺杂剂,剂量为1e15/cm2 至 5e15/cm2,能量为20KeV至500KeV。
在步骤204,将P型区转为N型区域。图8为根据本发明的对沟槽底的P型区转为N型区域的横截面结构示意图,如图8所示,去掉光刻涂层,然后用退火步骤使之前有硅离子注入的P型区转为N型区域。
在步骤205,沉积硼磷玻璃,形成层间介质。图9为根据本发明的在表面形成层间介质横截面结构示意图,如图9所示,在外延层最表面上先沉积一层氮化硅 (厚度为0.1um至0.5um),然后沉积硼磷玻璃(厚度为0.1um至0.8um),形成层间介质(ILD)。
在步骤206,在层间介质中形成接触孔掩模开孔。图10为根据本发明的在栅介质层表面形成接触孔后的示意图,如图10所示,在层间介质表面积淀光刻涂层,利用接触孔掩模暴露出部分层间介质,然后对暴露出的部分层间介质进行干蚀,直至暴露出氮化镓外延层的上表面,在层间介质中形成接触孔掩模开孔。
在步骤207,形成发射区金属垫层和终端区场板。图11为根据本发明的完成表面Ni/铝合金层电极示意图,如图11所示,在接触孔底部以及层间介质上表面沉积一层鎳或钛或其它高功函数金属 (厚度为20nm至200nm),接着在该器件的上面沉积一层铝合金(厚度为0.2um至10um), 然后通过金属掩模进行金属浸蚀,形成发射区金属垫层和终端区场板。
在步骤208,磨薄硅单晶的硅衬底。图12为根据本发明的将氮化镓/硅单晶的硅衬底磨薄后的横截面结构示意图,如图12所示,把已完成前道工艺的氮化镓/硅单晶的硅衬底磨薄至厚度少于100微米。
在步骤209,对硅衬底的背表面进行开孔。图13为根据本发明的在硅衬底背表面形成刻蚀开孔横截面结构示意图,如图13所示,在硅衬底背表面积淀光刻涂层,利用开孔掩模版的开孔步骤暴露出部分硅衬底的背表面,开孔掩模版的开孔大小宽度为大于2.0um,孔与孔之间的距离大于5.0um,开孔形状可为各种几何图案如正方形、圆形和长方形等。
在步骤210,刻蚀硅衬底暴露出来的硅表面,形成深沟槽。图14为根据本发明的刻蚀深沟槽直抵AlGaN之上N+_GaN层横截面结构示意图,如图14所示,刻蚀硅衬底暴露出来的硅表面,形成深沟槽,刻蚀深度直抵硅单晶表面上的AlN外延层,然后把AlN外延层刻蚀掉,接着刻蚀掉AlN 之上的 AlGaN 外延层,使在AlGaN之上的高电子浓度的N型氮化镓(N+_GaN)暴露在深沟槽里。
在步骤211,用金属填充沟槽,把硅单晶衬底背表面金属化,作为器件的背面电极。图15为根据本发明的在硅单晶衬底背表面金属化形成背面电极横截面结构示意图,如图15所示,用溅射金属或沉积金属方法填充沟槽,接着经500℃、60秒的快速热退火处理,透过沟槽里的金属,把氮化镓外延层中的高自由电子浓度N型氮化镓连接至硅单晶衬底表面,把硅单晶衬底背表面金属化,形成金属层作为器件的背面电极(如N型肖特基二极管的阴极)。金属层材料可为Ti/Al//Ni/Ag或Ti/Ni/Ag或Ti/Al/Ni/Au 等。
在处理超薄衬底时,可以使用作支撑用的胶垫 (wafer carrier),这种胶垫可以容易地与半导体衬底的表面键合,键合后便可以像处理一般的半导体晶片来处理氮化镓/硅单晶的背后面工艺,完成所需工艺后便把胶垫无痕地揭开剥离。
图3为根据本发明的纵向型氮化镓基肖特基二极管半导体器件的结构截面剖视图,如图3所示,本发明的纵向型氮化镓基肖特基二极管半导体器件,是采用本发明的制造方法,在生长在硅单晶上的氮化镓外延层材料上制备的垂直结构的器件,其结构可分为两个主要部分,硅单晶表面上的外延层结构和器件的背面结构。
图4为根据本发明的纵向型氮化镓基场控栅极晶体管半导体器件的结构截面剖视图,如图4所示,本发明的纵向型氮化镓基场控栅极晶体管半导体器件,是采用本发明的制造方法,在生长在硅单晶上的氮化镓外延层材料上制备的垂直结构的器件,其结构可分为两个主要部分,硅单晶表面上的外延层结构和器件的背面结构。
最后应说明的是:以上仅为本发明的优选实施例而已,并不用于限制本发明,本发明可用于涉及制造各种生长在硅单晶上的氮化镓外延层的垂直结构的器件如垂直场效应晶体管,本发明可用于制备30V至 15000V的半导体功率分立器件。本发明的实施例是以N型沟道器件作出的说明,本发明亦可用于P型沟道器件,尽管参照实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换,但是凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (20)

1.一种氮化镓外延层生长在硅衬底上的纵向型器件制造方法,该方法包括以下步骤:
1)在硅单晶衬底上依次生长AlN层、AlGaN层、N+_GaN层、N型GaN外延层和P型GaN外延层;
2)对所述P型GaN外延层进行刻蚀,形成沟槽;
3)注入硅离子N型掺杂剂,使P型区转为N型区;
4)在外延层最表面形成层间介质,并在所述层间介质中形成接触孔掩模开孔;
5)形成发射区金属垫层和终端区场板;
6)磨薄硅单晶的硅衬底,并对硅衬底的背表面进行开孔;
7)刻蚀硅衬底暴露出来的硅表面,形成深沟槽;
8)用金属填充沟槽,把硅单晶衬底背表面金属化,作为器件的背面电极。
2.根据权利要求1所述的制造方法,其特征在于,所述步骤1) 中,所述AlN层厚度为100-1000 nm;所述AlGaN层厚度为1-4 um;所述N+_GaN层,其电子浓度大于1e17/cm3,厚度大于0.1 um;所述N型GaN外延层,其电子浓度为5e15/cm3-5e16/cm3,厚度为6-15 um;所述P型GaN外延层,其厚度为0.7-1.2 um,空穴浓度为1e16/cm3-2e17/cm3
3.根据权利要求1所述的制造方法,其特征在于,所述步骤2)进一步包括以下步骤:在P型GaN外延层表面积淀光刻涂层,利用开孔掩模版暴露出部分 P型GaN外延层的表面;采用干法刻蚀,形成沟槽。
4.根据权利要求3所述的制造方法,其特征在于,所述开孔掩模版,其开孔宽度为0.2-5.0um,孔与孔之间的距离为0.2-10um;所述干法刻蚀的刻蚀气体为C12/BCl3。
5.根据权利要求1所述的制造方法,其特征在于,所述步骤3)进一步包括以下步骤:对沟槽底P型GaN外延层表面注入硅离子 N型掺杂剂;去掉光刻涂层, 然后用退火步骤使硅离子注入的P型区转为N型区。
6.根据权利要求5所述的制造方法,其特征在于,所述硅离子 N型掺杂剂,其剂量为1e15-5e15/cm2 ,能量为20-500KeV。
7.根据权利要求1所述的制造方法,其特征在于,所述步骤4)进一步包括以下步骤:在外延层最表面上先沉积一层氮化硅,然后沉积硼磷玻璃,形成层间介质;在所述层间介质表面积淀光刻涂层,利用接触孔掩模暴露出部分层间介质;对暴露出的部分层间介质进行干蚀,直至暴露出氮化镓外延层的上表面,在所述层间介质中形成接触孔掩模开孔。
8.根据权利要求7所述的制造方法,其特征在于,所述氮化硅 ,其厚度为0.1-0.5um;所述硼磷玻璃,其厚度为0.1-0.8um。
9.根据权利要求1所述的制造方法,其特征在于,所述步骤5)进一步包括以下步骤:在接触孔底部、层间介质上表面沉积一层镍或钛或其它高功函数金属,然后沉积一层铝合金;通过金属掩模进行金属浸蚀,形成发射区金属垫层和终端区场板。
10.根据权利要求9所述的制造方法,其特征在于,所述镍或钛或其它高功函数金属,,其厚度为20nm-200nm;所述铝合金厚度为0.2um-10um。
11.根据权利要求1所述的制造方法,其特征在于,所述步骤6)进一步包括以下步骤:将硅衬底磨薄至厚度少于100微米;在所述硅衬底背表面积淀光刻涂层,利用开孔掩模版的开孔步骤暴露出部分硅衬底的背表面。
12.根据权利要求11所述的制造方法,其特征在于,所述开孔掩模版的开孔宽度为大于2.0um,孔与孔之间的距离大于5.0um。
13.根据权利要求1所述的制造方法,其特征在于,所述步骤7)进一步包括以下步骤:刻蚀硅衬底暴露出来的硅表面,形成沟槽;刻蚀掉AlN层;刻蚀掉AlGaN层,使N+_GaN层暴露在沟槽。
14.根据权利要求1所述的制造方法,其特征在于,所述步骤8)进一步包括以下步骤:用溅射金属或沉积金属方法填充沟槽;进行退火处理,透过沟槽里的金属,使N+_GaN层连接至硅单晶衬底表面;将硅单晶衬底背表面进行金属化,形成金属层作为器件的背面电极。
15.根据权利要求14所述的制造方法,其特征在于,所述退火处理,是采用大于
450℃、60秒的热退火处理。
16.根据权利要求14所述的制造方法,其特征在于,所述金属层,其材料为Ti、Al、Ni、Ag或Ti、Ni、Ag或Ti、Al、Ni、Au。
17.一种纵向型氮化镓基肖特基二极管半导体器件,其特征在于,采用权利要求1-15任一项所述方法制备而成。
18.一种纵向型氮化镓基场控栅极晶体管半导体器件,其特征在于,采用权利要求1-15任一项所述的方法制备而成。
19.一种纵向型氮化镓基肖特基二极管半导体器件,其特征在于,采用权利要求11-16任一项所述方法制备器件的背面。
20.一种纵向型氮化镓基场控栅极晶体管半导体器件,其特征在于,采用权利要求11-16任一项所述方法制备器件的背面。
CN201710071079.0A 2017-02-09 2017-02-09 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法 Active CN106971943B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710071079.0A CN106971943B (zh) 2017-02-09 2017-02-09 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710071079.0A CN106971943B (zh) 2017-02-09 2017-02-09 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法

Publications (2)

Publication Number Publication Date
CN106971943A true CN106971943A (zh) 2017-07-21
CN106971943B CN106971943B (zh) 2019-11-19

Family

ID=59334935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710071079.0A Active CN106971943B (zh) 2017-02-09 2017-02-09 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法

Country Status (1)

Country Link
CN (1) CN106971943B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120333A (zh) * 2019-05-20 2019-08-13 上海华虹宏力半导体制造有限公司 硅半导体产品和氮化镓产品的混合生产的方法
CN110189989A (zh) * 2019-05-20 2019-08-30 上海华虹宏力半导体制造有限公司 硅半导体产品和氮化镓产品的混合生产的方法
CN112397380A (zh) * 2019-08-16 2021-02-23 珠海格力电器股份有限公司 功率半导体器件及其制作工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226891A (zh) * 2008-02-01 2008-07-23 中国电子科技集团公司第五十五研究所 形成氮化镓器件和电路中接地通孔的方法
CN102386222A (zh) * 2010-08-31 2012-03-21 富士通株式会社 化合物半导体器件、其制造方法、电源器件和高频放大器
JP2016031961A (ja) * 2014-07-28 2016-03-07 国立大学法人 名古屋工業大学 大電流・高耐圧窒化物半導体縦型ショットキーバリアダイオード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226891A (zh) * 2008-02-01 2008-07-23 中国电子科技集团公司第五十五研究所 形成氮化镓器件和电路中接地通孔的方法
CN102386222A (zh) * 2010-08-31 2012-03-21 富士通株式会社 化合物半导体器件、其制造方法、电源器件和高频放大器
JP2016031961A (ja) * 2014-07-28 2016-03-07 国立大学法人 名古屋工業大学 大電流・高耐圧窒化物半導体縦型ショットキーバリアダイオード

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120333A (zh) * 2019-05-20 2019-08-13 上海华虹宏力半导体制造有限公司 硅半导体产品和氮化镓产品的混合生产的方法
CN110189989A (zh) * 2019-05-20 2019-08-30 上海华虹宏力半导体制造有限公司 硅半导体产品和氮化镓产品的混合生产的方法
CN110189989B (zh) * 2019-05-20 2022-11-04 上海华虹宏力半导体制造有限公司 硅半导体产品和氮化镓产品的混合生产的方法
CN110120333B (zh) * 2019-05-20 2022-11-04 上海华虹宏力半导体制造有限公司 硅半导体产品和氮化镓产品的混合生产的方法
CN112397380A (zh) * 2019-08-16 2021-02-23 珠海格力电器股份有限公司 功率半导体器件及其制作工艺

Also Published As

Publication number Publication date
CN106971943B (zh) 2019-11-19

Similar Documents

Publication Publication Date Title
CN106504988B (zh) 一种金刚石热沉衬底GaN HEMTs制备方法
CN100380675C (zh) 包括GaN的高压微电子器件
CN100511706C (zh) 基于组份渐变GaN MISFET的GaN器件及制备方法
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
TW202118064A (zh) 複合半導體裝置電場之改變
JP6004561B2 (ja) 炭化珪素半導体素子の製造方法
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN107393969A (zh) 一种氮化镓基肖特基二极管半导体器件及制造方法
CN106971943B (zh) 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法
CN208028062U (zh) 一种增强型和耗尽型GaN HEMT集成结构
CN106952957A (zh) 一种纵向型氮化镓基半导体器件及制造方法
JP2020512698A (ja) 垂直窒化ガリウムショットキーダイオード
CN112713190B (zh) 一种垂直结构氮化镓hemt器件的制备方法
CN106449773A (zh) GaN基肖特基二极管结构及其制作方法
CN109461656A (zh) 半导体器件制造方法
CN208422921U (zh) 一种高耐压高导通性能p型栅极常关型hemt器件
CN110767752A (zh) 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法
CN109817523A (zh) 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法
JP2009054659A (ja) 窒化ガリウム半導体装置の製造方法
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
RU2534442C1 (ru) Способ изготовления мощного свч-транзистора
CN111952175A (zh) 晶体管的凹槽制作方法及晶体管
CN112820644B (zh) 一种高阻断电压的氮化镓pn二极管及制备方法
CN107068751A (zh) 毫米波及太赫兹波直接调制器及其制备方法
CN113990918B (zh) 一种具有阶梯屏蔽环的垂直型ⅲ族氮化物功率半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant