CN110189989B - 硅半导体产品和氮化镓产品的混合生产的方法 - Google Patents

硅半导体产品和氮化镓产品的混合生产的方法 Download PDF

Info

Publication number
CN110189989B
CN110189989B CN201910419299.7A CN201910419299A CN110189989B CN 110189989 B CN110189989 B CN 110189989B CN 201910419299 A CN201910419299 A CN 201910419299A CN 110189989 B CN110189989 B CN 110189989B
Authority
CN
China
Prior art keywords
gallium nitride
product
silicon semiconductor
gallium
production
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910419299.7A
Other languages
English (en)
Other versions
CN110189989A (zh
Inventor
潘嘉
杨继业
黄璇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910419299.7A priority Critical patent/CN110189989B/zh
Publication of CN110189989A publication Critical patent/CN110189989A/zh
Application granted granted Critical
Publication of CN110189989B publication Critical patent/CN110189989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本发明公开了一种硅半导体产品和氮化镓产品的混合生产的方法，包括步骤：步骤一、提供硅半导体产品和氮化镓产品的混合生产线，混合生产线是在硅半导体产品的生产线的设备增加氮化镓产品的专用生产设备组成；步骤二、进行混合生产，在混合生产中，氮化镓产品的生产步骤包括：步骤21、提供晶圆；步骤22、采用氮化镓产品的专用生产设备在晶圆上形成具有镓含量的外延层；步骤23、在完成所有具有镓含量的外延层后，对晶圆进行背面处理以去除镓对晶圆背面产生的污染。本发明能降低氮化镓产品的生产成本，还能实现氮化镓产品和硅半导体产品的集成。

Description

硅半导体产品和氮化镓产品的混合生产的方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种硅半导体产品和氮化镓(GaN)产品的混合生产的方法。
背景技术
氮化镓产品作为第三代半导体中的代表材料具有宽带隙、高临界电场、高电子迁移率和电子饱和速度等特点，高耐压和高频是GaN器件的主要优点并在功率和射频等器件中优势相当明显。
近日，随着GaN外延(EPI)成长技术的进步，8寸硅基GaN器件正在飞速发展，由于其成本上的优势，在不久的将来将加速取代功率和射频领域的相关器件。
在现有8英寸生产线即硅半导体产品的生产线上实现GaN产品的共存可以进一步降低成本，并且GaN器件本身也有和CMOS器件实现集成的需要。
发明内容
本发明所要解决的技术问题是提供一种硅半导体产品和氮化镓产品的混合生产的方法，能降低氮化镓产品的生产成本，还能实现氮化镓产品和硅半导体产品的集成。
为解决上述技术问题，本发明提供的硅半导体产品和氮化镓产品的混合生产的方法包括如下步骤：
步骤一、提供硅半导体产品和氮化镓产品的混合生产线，所述混合生产线是在硅半导体产品的生产线的设备增加所述氮化镓产品的专用生产设备组成。
所述硅半导体产品和所述氮化镓产品采用由单晶硅组成的晶圆作为衬底结构。
步骤二、进行所述硅半导体产品和所述氮化镓产品的混合生产，在所述混合生产中，所述氮化镓产品的生产步骤包括：
步骤21、提供所述氮化镓产品所需的晶圆。
步骤22、采用所述氮化镓产品的专用生产设备在所述晶圆上形成具有镓含量的外延层。
步骤23、在完成所有所述具有镓含量的外延层后，对所述晶圆进行背面处理，所述背面处理去除所述具有镓含量的外延层的形成过程中镓对所述晶圆背面产生的污染。
进一步的改进是，所述氮化镓产品的生产步骤中，在完成步骤23之后，共用所述硅半导体产品的生产线的设备完成后续的所述氮化镓产品的生产。
进一步的改进是，步骤二中，所述硅半导体产品直接采用所述硅半导体产品的生产线的设备进行生产。
进一步的改进是，所述氮化镓产品的专用生产设备包括金属有机物化学气相沉积(MOCVD)设备。
进一步的改进是，步骤22中，所述具有镓含量的外延层包括氮化镓外延层，所述氮化镓外延层形成在所述晶圆的单晶硅表面。
进一步的改进是，所述氮化镓外延层包括多层结构。
进一步的改进是，所述氮化镓外延层的多层结构包括缓冲(Buffer)层和沟道(Channel)层。
进一步的改进是，步骤22中，所述具有镓含量的外延层包括氮化铝镓外延层，所述氮化铝镓外延层形成在所述沟道层表面。
进一步的改进是，在采用所述MOCVD设备进行所述氮化镓外延层的外延生产过程中，镓源包括三甲基镓，氮源包括氨气。
进一步的改进是，在采用所述MOCVD设备进行所述氮化镓外延层的外延生产过程中还采用由氢气和氮气的混合气体组成的载气。
进一步的改进是，步骤23中所述背面处理为采用氢氟酸和硝酸的混合液进行背面刻蚀。
进一步的改进是，步骤23中所述背面处理对所述晶圆的背面刻蚀要求将具有镓污染的厚度全部去除，所述晶圆背面的具有镓污染的厚度通过进行镓含量测量确定。
进一步的改进是，采用全反射X射线荧光分析测试方法进行镓含量测量。
进一步的改进是，所述晶圆背面的具有镓污染的厚度为1微米。
进一步的改进是，所述混合生产线为8英寸生产线。
本发明通过在硅半导体产品的生产线的设备增加氮化镓产品的专用生产设备组成混合生产线，氮化镓产品的衬底结构也采用由单晶硅组成的晶圆，通过氮化镓产品的专用生产设备在晶圆上形成具有镓含量的外延层，在完成具有镓含量的外延层之后，增加了对氮化镓产品对应的晶圆进行背面处理的步骤，通过背面处理去除具有镓含量的外延层的形成过程中镓对晶圆背面产生的污染，这样氮化镓产品的后续的工艺步骤能和硅半导体产品共用生产线并且不会对产品和设备造成污染，所以，本发明能形成硅基氮化镓产品且能和硅半导体产品共用生产线，故能降低氮化镓产品的生产成本，还能实现氮化镓产品和硅半导体产品的集成。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例硅半导体产品和氮化镓产品的混合生产的方法的流程图；
图2A-图2C是本发明实施例方法的氮化镓产品的生产步骤的各步骤中氮化镓产品的器件结构图。
具体实施方式
如图1所示，是本发明实施例硅半导体产品和氮化镓产品的混合生产的方法的流程图；本发明实施例硅半导体产品和氮化镓产品的混合生产的方法包括如下步骤：
步骤一、提供硅半导体产品和氮化镓产品的混合生产线，所述混合生产线是在硅半导体产品的生产线的设备增加所述氮化镓产品的专用生产设备组成。
本发明实施例方法中，所述混合生产线为8英寸生产线。在其他实施例方法中也能为：所述混合生产线为8英寸以上或以下的生产线。
所述硅半导体产品和所述氮化镓产品采用由单晶硅组成的晶圆101作为衬底结构，也即所述氮化镓产品为硅基氮化镓产品。
所述氮化镓产品的专用生产设备包括MOCVD设备。
步骤二、进行所述硅半导体产品和所述氮化镓产品的混合生产。
如图2A至图2C所示，是本发明实施例方法的氮化镓产品的生产步骤的各步骤中氮化镓产品的器件结构图，在所述混合生产中，所述氮化镓产品的生产步骤包括：
步骤21、如图2A所示，提供所述氮化镓产品所需的晶圆101。
步骤22、如图2A所示，采用所述氮化镓产品的专用生产设备在所述晶圆101上形成具有镓含量的外延层。
所述具有镓含量的外延层包括氮化镓外延层102，所述氮化镓外延层102形成在所述晶圆101的单晶硅表面。
所述氮化镓外延层102包括多层结构。所述氮化镓外延层102的多层结构包括缓冲层和沟道层。
在采用所述MOCVD设备进行所述氮化镓外延层102的外延生产过程中，镓源包括三甲基镓，氮源包括氨气。在采用所述MOCVD设备进行所述氮化镓外延层102的外延生产过程中还采用由氢气和氮气的混合气体组成的载气。
所述具有镓含量的外延层还包括氮化铝镓外延层103，所述氮化铝镓外延层103形成在所述沟道层表面，所述氮化铝镓外延层103作为势垒层(Barrier Layer)。
步骤23、在完成所有所述具有镓含量的外延层后，对所述晶圆101进行背面处理，所述背面处理去除所述具有镓含量的外延层的形成过程中镓对所述晶圆101背面产生的污染。
较佳选择为，所述背面处理为采用氢氟酸和硝酸的混合液进行背面刻蚀。
所述背面处理对所述晶圆101的背面刻蚀要求将具有镓污染的厚度全部去除，所述晶圆101背面的具有镓污染的厚度通过进行镓含量测量确定。如图2B所示，具有镓污染的厚度区域用标记104标出；图2C中显示了已经去除了标记104所对应的具有镓污染的厚度区域的示意图。
本发明实施例方法中，采用全反射X射线荧光分析测试方法进行镓含量测量，通常所述晶圆101背面的具有镓污染的厚度为1微米左右。
所述氮化镓产品的生产步骤中，在完成步骤23之后，共用所述硅半导体产品的生产线的设备完成后续的所述氮化镓产品的生产。
所述硅半导体产品直接采用所述硅半导体产品的生产线的设备进行生产。
本发明实施例通过在硅半导体产品的生产线的设备增加氮化镓产品的专用生产设备组成混合生产线，氮化镓产品的衬底结构也采用由单晶硅组成的晶圆101，通过氮化镓产品的专用生产设备在晶圆101上形成具有镓含量的外延层，在完成具有镓含量的外延层之后，增加了对氮化镓产品对应的晶圆101进行背面处理的步骤，通过背面处理去除具有镓含量的外延层的形成过程中镓对晶圆101背面产生的污染，这样氮化镓产品的后续的工艺步骤能和硅半导体产品共用生产线并且不会对产品和设备造成污染，所以，本发明实施例能形成硅基氮化镓产品且能和硅半导体产品共用生产线，故能降低氮化镓产品的生产成本，还能实现氮化镓产品和硅半导体产品的集成。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (14)

1.一种硅半导体产品和氮化镓产品的混合生产的方法，其特征在于，包括如下步骤：
步骤一、提供硅半导体产品和氮化镓产品的混合生产线，所述混合生产线是在硅半导体产品的生产线的设备增加所述氮化镓产品的专用生产设备组成；
所述硅半导体产品和所述氮化镓产品采用由单晶硅组成的晶圆作为衬底结构；
步骤二、进行所述硅半导体产品和所述氮化镓产品的混合生产，在所述混合生产中，所述氮化镓产品的生产步骤包括：
步骤21、提供所述氮化镓产品所需的晶圆；
步骤22、采用所述氮化镓产品的专用生产设备在所述晶圆上形成具有镓含量的外延层；
步骤23、在完成所有所述具有镓含量的外延层后，对所述晶圆进行背面处理，所述背面处理去除所述具有镓含量的外延层的形成过程中镓对所述晶圆背面产生的污染；
所述氮化镓产品的生产步骤中，在完成步骤23之后，共用所述硅半导体产品的生产线的设备完成后续的所述氮化镓产品的生产。
2.如权利要求1所述的硅半导体产品和氮化镓产品的混合生产的方法，其特征在于：步骤二中，所述硅半导体产品直接采用所述硅半导体产品的生产线的设备进行生产。
3.如权利要求1所述的硅半导体产品和氮化镓产品的混合生产的方法，其特征在于：所述氮化镓产品的专用生产设备包括MOCVD设备。
4.如权利要求3所述的硅半导体产品和氮化镓产品的混合生产的方法，其特征在于：步骤22中，所述具有镓含量的外延层包括氮化镓外延层，所述氮化镓外延层形成在所述晶圆的单晶硅表面。
5.如权利要求4所述的硅半导体产品和氮化镓产品的混合生产的方法，其特征在于：所述氮化镓外延层包括多层结构。
6.如权利要求5所述的硅半导体产品和氮化镓产品的混合生产的方法，其特征在于：所述氮化镓外延层的多层结构包括缓冲层和沟道层。
7.如权利要求6所述的硅半导体产品和氮化镓产品的混合生产的方法，其特征在于：步骤22中，所述具有镓含量的外延层包括氮化铝镓外延层，所述氮化铝镓外延层形成在所述沟道层表面。
8.如权利要求4所述的硅半导体产品和氮化镓产品的混合生产的方法，其特征在于：在采用所述MOCVD设备进行所述氮化镓外延层的外延生产过程中，镓源包括三甲基镓，氮源包括氨气。
9.如权利要求8所述的硅半导体产品和氮化镓产品的混合生产的方法，其特征在于：在采用所述MOCVD设备进行所述氮化镓外延层的外延生产过程中还采用由氢气和氮气的混合气体组成的载气。
10.如权利要求1所述的硅半导体产品和氮化镓产品的混合生产的方法，其特征在于：步骤23中所述背面处理为采用氢氟酸和硝酸的混合液进行背面刻蚀。
11.如权利要求10所述的硅半导体产品和氮化镓产品的混合生产的方法，其特征在于：步骤23中所述背面处理对所述晶圆的背面刻蚀要求将具有镓污染的厚度全部去除，所述晶圆背面的具有镓污染的厚度通过进行镓含量测量确定。
12.如权利要求11所述的硅半导体产品和氮化镓产品的混合生产的方法，其特征在于：采用全反射X射线荧光分析测试方法进行镓含量测量。
13.如权利要求12所述的硅半导体产品和氮化镓产品的混合生产的方法，其特征在于：所述晶圆背面的具有镓污染的厚度为1微米。
14.如权利要求11所述的硅半导体产品和氮化镓产品的混合生产的方法，其特征在于：所述混合生产线为8英寸生产线。
CN201910419299.7A 2019-05-20 2019-05-20 硅半导体产品和氮化镓产品的混合生产的方法 Active CN110189989B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910419299.7A CN110189989B (zh) 2019-05-20 2019-05-20 硅半导体产品和氮化镓产品的混合生产的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910419299.7A CN110189989B (zh) 2019-05-20 2019-05-20 硅半导体产品和氮化镓产品的混合生产的方法

Publications (2)

Publication Number Publication Date
CN110189989A CN110189989A (zh) 2019-08-30
CN110189989B true CN110189989B (zh) 2022-11-04

Family

ID=67716949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910419299.7A Active CN110189989B (zh) 2019-05-20 2019-05-20 硅半导体产品和氮化镓产品的混合生产的方法

Country Status (1)

Country Link
CN (1) CN110189989B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016925A (ko) * 1997-08-20 1999-03-15 윤종용 ＧａＮ 단결정 제조 방법
JP2005064204A (ja) * 2003-08-11 2005-03-10 Toyoda Gosei Co Ltd ＩＩＩ族窒化物系化合物半導体発光素子及びそれに用いる窒化ガリウム（ＧａＮ）基板の製造方法
CN1728349A (zh) * 2004-07-28 2006-02-01 中国科学院半导体研究所 铝镓氮/氮化镓高电子迁移率晶体管的制作方法
CN103545348A (zh) * 2012-07-16 2014-01-29 台湾积体电路制造股份有限公司 用于硅衬底上的iii族氮化物的扩散阻挡层
CN106910672A (zh) * 2017-02-10 2017-06-30 江苏能华微电子科技发展有限公司 一种半导体生长工艺
CN106971943A (zh) * 2017-02-09 2017-07-21 香港商莫斯飞特半导体有限公司 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
KR101878754B1 (ko) * 2012-09-13 2018-07-17 삼성전자주식회사 대면적 갈륨 나이트라이드 기판 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016925A (ko) * 1997-08-20 1999-03-15 윤종용 ＧａＮ 단결정 제조 방법
JP2005064204A (ja) * 2003-08-11 2005-03-10 Toyoda Gosei Co Ltd ＩＩＩ族窒化物系化合物半導体発光素子及びそれに用いる窒化ガリウム（ＧａＮ）基板の製造方法
CN1728349A (zh) * 2004-07-28 2006-02-01 中国科学院半导体研究所 铝镓氮/氮化镓高电子迁移率晶体管的制作方法
CN103545348A (zh) * 2012-07-16 2014-01-29 台湾积体电路制造股份有限公司 用于硅衬底上的iii族氮化物的扩散阻挡层
CN106971943A (zh) * 2017-02-09 2017-07-21 香港商莫斯飞特半导体有限公司 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法
CN106910672A (zh) * 2017-02-10 2017-06-30 江苏能华微电子科技发展有限公司 一种半导体生长工艺

Also Published As

Publication number Publication date
CN110189989A (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
Feng et al. Probing Charge Transport and Background Doping in Metal‐Organic Chemical Vapor Deposition‐Grown (010) β‐Ga2O3
CN102498547B (zh) 电流沿横向流动的电子器件用外延基板及其生产方法
JP5730393B2 (ja) 複合基板およびその製造方法
CN103199103B (zh) 半导体器件和制造半导体器件的方法
US11670686B2 (en) III-N nanostructures formed via cavity fill
US11658217B2 (en) Transistors with ion- or fixed charge-based field plate structures
JP6216524B2 (ja) 半導体装置の製造方法及び半導体装置
Hou et al. Degradation of 2DEG transport properties in GaN-capped AlGaN/GaN heterostructures at 600° C in oxidizing and inert environments
TWI721107B (zh) 化合物半導體基板、膠片膜及化合物半導體基板之製造方法
Wang Investigation on SiGe selective epitaxy for source and drain engineering in 22 nm CMOS technology node and beyond
CN104779280A (zh) 氮化物半导体外延晶圆和氮化物半导体器件
CN110189989B (zh) 硅半导体产品和氮化镓产品的混合生产的方法
US11502191B2 (en) Transistors with backside field plate structures
CN116053122B (zh) 碳化硅mosfet栅氧化层的制备方法
US11183385B2 (en) Method for passivating silicon carbide epitaxial layer
Vincent et al. Biaxial and uniaxial compressive stress implemented in Ge (Sn) pMOSFET channels by advanced reduced pressure chemical vapor deposition developments
CN110120333B (zh) 硅半导体产品和氮化镓产品的混合生产的方法
Li et al. Integration of Si0. 7Ge0. 3 fin onto a bulk-Si substrate and its P-type FinFET device fabrication
Liu et al. Effect of O 2 plasma surface treatment on gate leakage current in AlGaN/GaN HEMT
Zheng et al. Optimization for the growth condition of in situ SiN x cap layer on ultrathin barrier InAlGaN/GaN heterostructures by metal-organic chemical vapor deposition
CN1326208C (zh) 氮化镓高电子迁移率晶体管的结构及制作方法
US20090053864A1 (en) Method for fabricating a semiconductor structure having heterogeneous crystalline orientations
Lundskog Characterization of AlGaN HEMT structures
Hasan Heterogeneous Integration of Dissimilar Semiconductors: From Theory to the Experiment
CN102517632B (zh) 一种采用MOCVD制备外延Gd2-xLaxO3栅介质薄膜的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant