JP6216524B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP6216524B2 JP6216524B2 JP2013055666A JP2013055666A JP6216524B2 JP 6216524 B2 JP6216524 B2 JP 6216524B2 JP 2013055666 A JP2013055666 A JP 2013055666A JP 2013055666 A JP2013055666 A JP 2013055666A JP 6216524 B2 JP6216524 B2 JP 6216524B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- forming
- semiconductor device
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Junction Field-Effect Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
(窒化物半導体積層膜における検討)
最初に、本実施の形態における半導体装置に至るまでに、窒化物半導体積層膜において行った検討内容について説明する。前述したように、成膜した後にアニール等の高温の熱処理を行うと、Ga等の主要元素も同時に脱離し、最表面における表面モフォロジーを悪化させ、また、クラック等の発生も誘起されるため、トランジスタとしての信頼性が低下し、歩留りの低下を招く。
最初に、試料S1について説明する。試料S1は、基板11の上に、核形成層12、バッファ層13、電子走行層21、電子供給層22、p−GaN層23がMOVPE(Metal-Organic Vapor Phase Epitaxy)によるエピタキシャル成長により順次積層されて形成されている。
次に、試料S2について説明する。試料S2は、基板11の上に、核形成層12、バッファ層13、電子走行層21、電子供給層22、p−GaN層23がMOVPEによるエピタキシャル成長により順次積層されて形成されている。
次に、作製した試料S1及びS2について評価を行った結果について説明する。
次に、第1の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図8に示される構造のHEMTである。
次に、本実施の形態における半導体装置の製造方法について説明する。
次に、第2の実施の形態について説明する。本実施の形態は、電子供給層をInAlNにより形成した半導体装置である。具体的には、図11に示されるように、電子走行層121の上に、InAlNにより電子供給層222が形成されている。
次に、第3の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
(付記1)
基板の上に、第1の半導体層を形成する工程と、
前記第1の半導体層の上に、第2の半導体層を形成する工程と、
前記第2の半導体層の上に、p型となる不純物元素がドープされた第3の半導体層を形成する工程と、
前記第3の半導体層において、ゲート電極が形成される領域を除く領域の前記第3の半導体層を除去する工程と、
前記第3の半導体層の上に、前記ゲート電極を形成する工程と、
前記第2の半導体層に接し、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記第3の半導体層を形成する際の基板温度は、前記第1の半導体層及び前記第2の半導体層を形成する際の基板温度よりも、高いことを特徴とする半導体装置の製造方法。
(付記2)
基板の上に、第1の半導体層を形成する工程と、
前記第1の半導体層の上に、第2の半導体層を形成する工程と、
前記第2の半導体層の上に、p型となる不純物元素がドープされた第3の半導体層を形成する工程と、
前記第3の半導体層において、ゲート電極が形成される領域を除く領域の前記第3の半導体層を除去する工程と、
前記第3の半導体層の上に、前記ゲート電極を形成する工程と、
前記第2の半導体層に接し、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記第3の半導体層を形成する工程は、第1の成長工程と前記第1の成長工程の後に行われる第2の成長工程とを含むものであって、
前記第1の成長工程における基板温度は、前記第2の成長工程における基板温度、前記第1の半導体層及び前記第2の半導体層を形成する際の基板温度のいずれの温度よりも、高いことを特徴とする半導体装置の製造方法。
(付記3)
前記第2の成長工程における前記基板の温度は、前記第1の半導体層及び前記第2の半導体層を形成する際の前記基板の温度と略同じであることを特徴とする付記2に記載の半導体装置の製造方法。
(付記4)
前記第1の半導体層、前記第2の半導体層及び前記第3の半導体層は、MOVPEにより形成されるものであることを特徴とする付記1から3のいずれかに記載の半導体装置の製造方法。
(付記5)
前記p型となる不純物元素は、MgまたはBeであることを特徴とする付記1から4のいずれかに記載の半導体装置の製造方法。
(付記6)
前記第1の半導体層は、GaNを含む材料により形成されていることを特徴とする付記1から5のいずれかに記載の半導体装置の製造方法。
(付記7)
前記第3の半導体層は、GaNを含む材料にp型となる不純物元素がドープされていることを特徴とする付記1から6のいずれかに記載の半導体装置の製造方法。
(付記8)
前記第2の半導体層は、AlGaNを含む材料により形成されていることを特徴とする付記1から7のいずれかに記載の半導体装置の製造方法。
(付記9)
基板の上に形成された第1の半導体層と、
前記第1の半導体層の上に形成された第2の半導体層と、
前記第2の半導体層の上に形成された第3の半導体層と、
前記第3の半導体層の上に形成されたゲート電極と、
前記第2の半導体層に接して形成されたソース電極及びドレイン電極と、
を有し、
前記第3の半導体層は、p型となる不純物元素がドープされた半導体材料により、前記ゲート電極の直下となる領域に形成されており、
前記第2の半導体層には、前記p型となる不純物元素の濃度が、水素の濃度よりも高い領域が存在していることを特徴とする半導体装置。
(付記10)
前記第3の半導体層は、GaNを含む材料にp型となる不純物元素がドープされていることを特徴とする付記9に記載の半導体装置。
(付記11)
前記p型となる不純物元素は、MgまたはBeであることを特徴とする付記9または10に記載の半導体装置。
(付記12)
前記第1の半導体層は、GaNを含む材料により形成されていることを特徴とする付記9から11のいずれかに記載の半導体装置。
(付記13)
前記第2の半導体層は、AlGaNを含む材料により形成されていることを特徴とする付記9から12のいずれかに記載の半導体装置。
(付記14)
前記基板は、シリコン基板であることを特徴とする付記9から13のいずれかに記載の半導体装置。
(付記15)
前記基板と前記第1の半導体層との間には、AlGaNを含む材料によりバッファ層が形成されていることを特徴とする付記9から14のいずれかに記載の半導体装置。
(付記16)
付記9から15のいずれかに記載の半導体装置を有することを特徴とする電源装置。
(付記17)
付記9から15のいずれかに記載の半導体装置を有することを特徴とする増幅器。
12 核形成層
13 バッファ層
21 電子走行層(第1の半導体層)
22 電子供給層(第2の半導体層)
23 p−GaN層(第3の半導体層)
111 基板
112 核形成層
113 バッファ層
121 電子走行層(第1の半導体層)
121a 2DEG
122 電子供給層(第2の半導体層)
123 p−GaN層(第3の半導体層)
131 ゲート電極
132 ソース電極
133 ドレイン電極
Claims (4)
- 基板の上に、GaNを含む電子走行層を形成する工程と、
前記電子走行層の上に、AlGaNを含む電子供給層を形成する工程と、
前記電子供給層の上に、p型となる不純物元素としてMgまたはBeがドープされたp−GaN層を形成する工程と、
前記p−GaN層において、ゲート電極が形成される領域を除く領域の前記p−GaN層を除去する工程と、
前記p−GaN層の上に、前記ゲート電極を形成する工程と、
前記電子供給層に接し、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記p−GaN層を形成する際の基板温度は1030℃以上であり、前記電子走行層及び前記電子供給層を形成する際の基板温度は1000℃以下であることを特徴とする半導体装置の製造方法。 - 基板の上に、GaNを含む電子走行層を形成する工程と、
前記電子走行層の上に、AlGaNを含む電子供給層を形成する工程と、
前記電子供給層の上に、p型となる不純物元素としてMgまたはBeがドープされたp−GaN層を形成する工程と、
前記p−GaN層において、ゲート電極が形成される領域を除く領域の前記p−GaN層を除去する工程と、
前記p−GaN層の上に、前記ゲート電極を形成する工程と、
前記電子供給層に接し、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記p−GaN層を形成する工程は、第1の成長工程と前記第1の成長工程の後に行われる第2の成長工程とを含むものであって、
前記第1の成長工程における基板温度は1030℃以上であり、前記第2の成長工程における基板温度、前記電子走行層及び前記電子供給層を形成する際の基板温度は1000℃以下であることを特徴とする半導体装置の製造方法。 - 前記第2の成長工程における前記基板の温度は、前記電子走行層及び前記電子供給層を形成する際の前記基板の温度と略同じであることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記電子走行層、前記電子供給層及び前記p−GaN層は、MOVPEにより形成されるものであることを特徴とする請求項1から3のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013055666A JP6216524B2 (ja) | 2013-03-18 | 2013-03-18 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013055666A JP6216524B2 (ja) | 2013-03-18 | 2013-03-18 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014183124A JP2014183124A (ja) | 2014-09-29 |
JP6216524B2 true JP6216524B2 (ja) | 2017-10-18 |
Family
ID=51701572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013055666A Active JP6216524B2 (ja) | 2013-03-18 | 2013-03-18 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6216524B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6767741B2 (ja) * | 2015-10-08 | 2020-10-14 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
JP6917798B2 (ja) * | 2017-06-20 | 2021-08-11 | 株式会社サイオクス | 窒化物半導体エピタキシャル基板および半導体装置 |
EP3598504A1 (en) * | 2018-07-19 | 2020-01-22 | Sciocs Company Limited | Nitride semiconductor epitaxial substrate and semiconductor device |
JP7162580B2 (ja) * | 2018-12-12 | 2022-10-28 | クアーズテック株式会社 | 窒化物半導体基板および窒化物半導体装置 |
JP7204570B2 (ja) * | 2019-04-15 | 2023-01-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11261053A (ja) * | 1998-03-09 | 1999-09-24 | Furukawa Electric Co Ltd:The | 高移動度トランジスタ |
JP4103309B2 (ja) * | 2000-07-13 | 2008-06-18 | 松下電器産業株式会社 | p型窒化物半導体の製造方法 |
JP2009038175A (ja) * | 2007-08-01 | 2009-02-19 | Panasonic Corp | 窒化物半導体トランジスタとその製造方法 |
JP2012156253A (ja) * | 2011-01-25 | 2012-08-16 | Sumitomo Electric Ind Ltd | 窒化物半導体素子の製造方法 |
-
2013
- 2013-03-18 JP JP2013055666A patent/JP6216524B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014183124A (ja) | 2014-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6017248B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US9184241B2 (en) | Semiconductor apparatus | |
JP5784440B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US9269799B2 (en) | Semiconductor apparatus | |
JP5987288B2 (ja) | 半導体装置 | |
US20140264364A1 (en) | Semiconductor device | |
JP5784441B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20150179759A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2015060987A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101597399B1 (ko) | 반도체 결정 기판의 제조 방법, 반도체 장치의 제조 방법, 반도체 결정 기판 및 반도체 장치 | |
US20180047840A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP6216524B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6418032B2 (ja) | 半導体装置 | |
KR101473577B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP6244769B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2015002341A (ja) | 化合物半導体装置及びその製造方法 | |
JP2017085006A (ja) | 化合物半導体装置及びその製造方法 | |
JP2018056319A (ja) | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 | |
JP2017085056A (ja) | 化合物半導体エピタキシャル基板及び化合物半導体装置 | |
JP2017168862A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140702 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170803 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170814 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6216524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |