JP7204570B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP7204570B2 JP7204570B2 JP2019076921A JP2019076921A JP7204570B2 JP 7204570 B2 JP7204570 B2 JP 7204570B2 JP 2019076921 A JP2019076921 A JP 2019076921A JP 2019076921 A JP2019076921 A JP 2019076921A JP 7204570 B2 JP7204570 B2 JP 7204570B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- region
- semiconductor layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 586
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 239000011777 magnesium Substances 0.000 claims description 112
- 239000001257 hydrogen Substances 0.000 claims description 91
- 229910052739 hydrogen Inorganic materials 0.000 claims description 91
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 88
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 82
- 238000010438 heat treatment Methods 0.000 claims description 48
- 229910052757 nitrogen Inorganic materials 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 229910052749 magnesium Inorganic materials 0.000 claims description 40
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 238000004070 electrodeposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 503
- 239000000203 mixture Substances 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 30
- 238000000034 method Methods 0.000 description 29
- 229910052581 Si3N4 Inorganic materials 0.000 description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 150000004767 nitrides Chemical class 0.000 description 16
- 239000000758 substrate Substances 0.000 description 14
- 238000001514 detection method Methods 0.000 description 9
- 229910052681 coesite Inorganic materials 0.000 description 8
- 229910052906 cristobalite Inorganic materials 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 229910052682 stishovite Inorganic materials 0.000 description 8
- 229910052905 tridymite Inorganic materials 0.000 description 8
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)及び図1(b)は、第1実施形態に係る半導体装置を例示する模式図である。
図1(a)は、断面図である。図1(b)は、グラフ図である。
図2(a)に示すように、基板15の上に中間層14が形成され、中間層14の上に、第1半導体層11が形成され、第1半導体層11の上に第2半導体層12が形成される。これらの層は、例えば、エピタキシャル成長法を用いて形成される。第1半導体層11は、マグネシウム及び水素を含むAlx1Ga1-x1N(0≦x1<1)を含む。第2半導体層12は、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む。
これらの図は、上記の試料についてのSIMS(Secondary Ion Mass Spectrometry)結果を例示している。これらの図の横軸は、Z軸方向における位置pZ(μm)である。図3(a)の縦軸は、Mgの濃度C(Mg)(atoms/cm3)である。図3(b)及び図4の縦軸は、水素の濃度C(H)(atoms/cm3)である。この例では、Mgの検出下限(最低値)は、2×1014(1/cm3)である。この例では、水素の検出下限(最低値)は、2×1016(1/cm3)である。
図6に示すように、実施形態に係る半導体装置111は、中間領域65を含んでも良い。半導体装置111におけるこれ以外の構成は、例えば、半導体装置110と同様である。中間領域65は、第2半導体層12(第2半導体層12の上記の一部12p)と、第1絶縁層41(例えば第1絶縁領域41a)と、の間に設けられる。中間領域65の第2方向D2(Z軸方向)に沿う厚さt65は、例えば、1nm以上5nm以下である。
第2実施形態は、半導体装置の製造方法に係る。
図7は、第2実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図7に示すように、構造体10S(図2(b)参照)を準備する(ステップS110)。構造体10Sは、マグネシウム及び水素を含むAlx1Ga1-x1N(0≦x1<1)を含む第1半導体層11と、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層12と、第1層61と、を含む。第2半導体層12は、第1半導体層11と第1層61との間にある。
図8(a)に示すように、第1半導体層11と、第2半導体層12の第1部分12aと、を含む積層体が準備される。この例では、基板15の上に中間層14が設けられ、その上に、第1半導体層11及び第2半導体層12が設けられる。図8(b)に示すように、積層体の上に第1層61を形成する。第1層61は、例えば、SiN層である。これにより、構造体10Sが得られる(ステップS110)。図8(c)に示すように、構造体10Sを熱処理する(ステップS120)。
図9(a)に示すように、第1半導体層11と、第2半導体層12の第1部分12aと、を含む積層体が準備される。図9(b)に示すように、積層体の上にマスク71を形成する。マスク71は、例えば、SiN膜である。図9(c)に示すように、第2半導体層12の第1部分12aのうちのマスク71に覆われていない部分の上に、第2半導体層12の第2部分12bを形成する。図9(d)に示すように、マスク71を除去する。
図10(a)に示すように、第1半導体層11及び第2半導体層12を含む積層体が準備される。図10(b)に示すように、積層体の上に第1層61を形成する。第1層61は、例えば、SiN層である。これにより、構造体10Sが得られる(ステップS110)。図10(c)に示すように、構造体10Sを熱処理する(ステップS120)。
図11(a)に示すように、第1半導体層11及び第2半導体層12を含む積層体が準備される。図11(b)に示すように、積層体の上に第1層61を形成する。第1層61は、例えば、SiN層である。これにより、構造体10Sが得られる(ステップS110)。図11(c)に示すように、構造体10Sを熱処理する(ステップS120)。
図12(a)に示すように、第1半導体層11及び第2半導体層12を含む積層体が準備される。図12(b)に示すように、第2半導体層12の上に、開口部を有する第2絶縁層42を形成する。第2絶縁層42は、例えば、SiN層である。図12(c)に示すように、第2半導体層12のうちの第2絶縁層42に覆われていない部分の一部を、第2絶縁層42の開口部を介して除去する。開口部の底部において、第2半導体層12の一部が残る。この例では、開口部の底部が、第2半導体層12の一部12pとなる。
図13(a)に示すように、第1半導体層11と、第2半導体層12の一部となる半導体膜12fと、を含む積層体が準備される。半導体膜12fは、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む。図13(b)に示すように、積層体の上に第1層61を形成する。第1層61は、例えば、SiN層である。これにより、構造体10Sが得られる(ステップS110)。図13(c)に示すように、構造体10Sを熱処理する(ステップS120)。
図14(a)に示すように、第1半導体層11と、第2半導体層12の一部となる半導体膜12fと、を含む積層体が準備される。半導体膜12fは、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む。図14(b)に示すように、半導体膜12fの上に、開口部を有する第2絶縁層42を形成する。第2絶縁層42は、例えば、SiN層である。図14(c)に示すように、半導体膜12fのうちの第2絶縁層42に覆われていない部分の一部を、第2絶縁層42の開口部を介して除去する。開口部の底部において、第1半導体層11が露出する。
図15(a)に示すように、第1半導体層11と、第2半導体層12の一部となる半導体膜12fと、を含む積層体が準備される。図15(b)に示すように、積層体の上に第1層61を形成する。第1層61は、例えば、SiN層である。これにより、構造体10Sが得られる(ステップS110)。図15(c)に示すように、構造体10Sを熱処理する(ステップS120)。
図16は、第3実施形態に係る半導体装置を例示する模式的断面図である。
図16に示すように、第2実施形態に係る半導体装置120は、第1電極51、第2電極52、第3電極53、第1半導体層11、第2半導体層12及び第1絶縁層41を含む。
例えば、第2半導体領域12Bにおけるマグネシウムの濃度は、第1半導体層11におけるマグネシウムの濃度よりも低い。例えば、第2半導体領域12Bにおける水素の濃度は、第2半導体領域12Bにおけるマグネシウムの濃度よりも低い。例えば、第2半導体領域12Bにおける水素の濃度は、第1半導体層11における水素の濃度よりも低い。
第4実施形態は、第3実施形態に係る半導体装置120の製造方法に係る。以下、第4実施形態に係る半導体装置の製造方法の例について説明する。
図17(a)に示すように、第1半導体層11と、第2半導体層12の一部となる半導体膜12fと、を含む積層体が準備される。この例では、積層体は、第3半導体層13を含む。図17(b)に示すように、積層体の上に、開口部を有するマスク71を形成する。マスク71は、例えば、SiN膜である。図17(c)に示すように、半導体膜12f及び第1半導体層11のうちの、マスク71に覆われていない部分の一部を、マスク71の開口部を介して除去する。開口部の底部において、第3半導体層13が露出する。
(構成1)
第1電極と、
第2電極と、
第3電極であって、前記第3電極から前記第1電極への第1方向は、前記第2電極から前記第3電極への第2方向と交差する、前記第3電極と、
Alx1Ga1-x1N(0≦x1<1)を含む第1半導体層であって、前記第3電極から前記第1半導体層への方向は、前記第1方向に沿い、前記第1半導体層から前記第1電極への方向は、前記第2方向に沿う、前記第1半導体層と、
Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層であって、前記第2半導体層は、第1半導体領域を含み、前記第1半導体領域は、前記第1方向において、前記第3電極と前記第1半導体層との間にある、前記第2半導体層と、
第1絶縁領域を含む第1絶縁層であって、前記第1絶縁領域は、前記第1方向において、前記第3電極と前記第1半導体領域との間にある、前記第1絶縁層と、
を備え、
前記第1半導体層における水素の濃度は、前記第1半導体層におけるマグネシウムの濃度の1/10未満である、半導体装置。
前記第2半導体層は、第2半導体領域をさらに含み、
前記第1半導体層は、前記第2方向において、前記第2電極と前記第2半導体領域との間にあり、
前記第3電極から前記第2半導体領域への方向は、前記第1方向に沿い、
前記第1電極は、前記第1半導体層及び前記第2半導体領域の少なくともいずれかと電気的に接続された、構成1記載の半導体装置。
前記第2半導体領域は、前記第1半導体層と接した、構成2記載の半導体装置。
前記第2半導体領域は、Si、Ge、及びSnよりなる群から選択された少なくとも1つを含む、または、前記第2半導体領域におけるMgの濃度は、1×1018/cm3よりも低い、構成2または3に記載の半導体装置。
前記第1半導体領域は、Si、Ge、及びSnよりなる群から選択された少なくとも1つを含む、または、前記第1半導体領域におけるMgの濃度は、1×1018/cm3よりも低い、構成1~4のいずれか1つに記載の半導体装置。
Alx3Ga1-x3N(0≦x3<1、x3<x2)を含む第3半導体層をさらに含み、
前記第3半導体層は、Si、Ge、及びSnよりなる群から選択された少なくとも1つを含む、または、前記第3半導体層におけるMgの濃度は、1×1018/cm3よりも低く、
前記第3半導体層は、第1部分領域及び第2部分領域を含み、
前記第1部分領域は、前記第2方向において、前記第2電極と前記第3電極との間にあり、
前記第1半導体層の少なくとも一部は、前記第2方向において、前記第2部分領域と前記第1電極との間にある、構成1~5のいずれか1つに記載の半導体装置。
前記第2部分領域は、前記第2方向において、前記第2電極の一部と前記第1半導体層との間にある、構成6記載の半導体装置。
前記第2半導体層は、第3半導体領域をさらに含み、
前記第3半導体領域は、前記第2方向において、前記第1部分領域と前記第3電極との間にある、構成6または7に記載の半導体装置。
前記第1絶縁層は、第2絶縁領域をさらに含み、
前記第2絶縁領域は、前記第2方向において、前記第3半導体領域と前記第3電極との間にある、構成8記載の半導体装置。
前記第2電極は、前記第3半導体層と電気的に接続された、構成6~9のいずれか1つに記載の半導体装置。
前記第1半導体層におけるマグネシウムの前記濃度は、1×1018/cm3よりも低い、構成1~10のいずれか1つに記載の半導体装置。
前記第1半導体層における水素の前記濃度は、1×1017/cm3よりも低い、構成1~11のいずれか1つに記載の半導体装置。
前記第1半導体層における水素の前記濃度は、1×1014/cm3よりも高い、構成1~12のいずれか1つに記載の半導体装置。
前記第1半導体領域におけるマグネシウムの濃度は、前記第1半導体層におけるマグネシウムの前記濃度よりも低い、構成1~13のいずれか1つに記載の半導体装置。
前記第1半導体領域における水素の濃度は、前記第1半導体領域におけるマグネシウムの前記濃度よりも低い、構成1~14のいずれか1つに記載の半導体装置。
前記第1半導体領域における水素の濃度は、前記第1半導体層における水素の前記濃度よりも低い、構成1~15のいずれか1つに記載の半導体装置。
シリコン及び窒素を含む中間領域をさらに備え、
前記中間領域は、前記第1方向において、前記第3電極と前記第1半導体層との間にある、構成1~16のいずれか1つに記載の半導体装置。
第1電極と、
第2電極と、
第3電極であって、前記第1電極から前記第2電極への第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置と、の間にある、前記第3電極と、
第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含みAlx1Ga1-x1N(0≦x1<1)を含む第1半導体層であって、前記第1部分領域から前記第1電極への第2方向は、前記第1方向と交差し、前記第2部分領域から前記第2電極への方向は、前記第2方向に沿い、前記第3部分領域から前記第3電極への方向は、前記第2方向に沿い、前記第4部分領域は、前記第1方向において前記第1部分領域と前記第3部分領域との間にあり、前記第5部分領域は、前記第1方向において前記第3部分領域と前記第2部分領域との間にある、前記第1半導体層と、
Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層であって、前記第2半導体層は、第1半導体領域及び第2半導体領域を含み、前記第4部分領域から前記第1半導体領域への方向は、前記第2方向に沿い、前記第5部分領域から前記第2半導体領域への方向は、前記第2方向に沿う、前記第2半導体層と、
第1絶縁領域を含む第1絶縁層であって、前記第1絶縁領域は、前記第2方向において、前記第3部分領域と前記第3電極との間にある、前記第1絶縁層と、
を備え、
前記第4部分領域における水素の濃度は、前記第4部分領域におけるマグネシウムの濃度の1/10未満である、半導体装置。
前記第4部分領域におけるマグネシウムの前記濃度は、1×1018/cm3よりも低い、構成18記載の半導体装置。
前記第4部分領域における水素の前記濃度は、1×1017/cm3よりも低い、構成18または19に記載の半導体装置。
前記第4部分領域における水素の前記濃度は、1×1015/cm3よりも高い、構成18~20のいずれか1つに記載の半導体装置。
前記第1半導体領域におけるマグネシウムの濃度は、前記第4部分領域におけるマグネシウムの前記濃度よりも低い、構成18~21のいずれか1つに記載の半導体装置。
前記第1半導体領域における水素の濃度は、前記第1半導体領域におけるマグネシウムの前記濃度よりも低い、構成18~22のいずれか1つに記載の半導体装置。
前記第1半導体領域における水素の濃度は、前記第4部分領域における水素の前記濃度よりも低い、構成18~23のいずれか1つに記載の半導体装置。
前記第4部分領域と前記第1絶縁層との間に設けられた中間領域をさらに備え、
前記中間領域は、シリコン及び窒素を含む、構成18~24のいずれか1つに記載の半導体装置。
前記中間領域の前記第2方向に沿う厚さは、1nm以上5nm以下である、構成25記載の半導体装置。
Claims (18)
- 第1電極と、
第2電極と、
第3電極であって、前記第1電極から前記第2電極への第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置と、の間にある、前記第3電極と、
第1部分領域、第2部分領域及び第3部分領域を含みAlx1Ga1-x1N(0≦x1<1)を含む第1半導体層であって、前記第1部分領域から前記第1電極への第2方向は、前記第1方向と交差し、前記第2部分領域から前記第2電極への方向は、前記第2方向に沿い、前記第3部分領域から前記第3電極への方向は、前記第2方向に沿う、前記第1半導体層と、
Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層であって、前記第2半導体層の一部は、前記第2方向において前記第3部分領域と前記第3電極との間にある、前記第2半導体層と、
第1絶縁領域を含む第1絶縁層であって、前記第1絶縁領域は、前記第2方向において、前記第2半導体層の前記一部と、前記第3電極と、の間にある、前記第1絶縁層と、
を備え、
前記第3部分領域における水素の濃度は、前記第3部分領域におけるマグネシウムの濃度の1/10未満であり、
前記第2半導体層の前記一部における水素の濃度は、前記第3部分領域における水素の前記濃度よりも低い、半導体装置。 - 前記第3部分領域におけるマグネシウムの前記濃度は、1×1018/cm3よりも低い、請求項1記載の半導体装置。
- 前記第3部分領域における水素の前記濃度は、1×1017/cm3よりも低い、請求項1または2に記載の半導体装置。
- 前記第3部分領域における水素の前記濃度は、1×1014/cm3よりも高い、請求項1~3のいずれか1つに記載の半導体装置。
- 前記第2半導体層の前記一部におけるマグネシウムの濃度は、前記第3部分領域におけるマグネシウムの前記濃度よりも低い、請求項1~4のいずれか1つに記載の半導体装置。
- 前記第2半導体層の前記一部における水素の濃度は、前記第2半導体層の前記一部におけるマグネシウムの前記濃度よりも低い、請求項5記載の半導体装置。
- 前記第2半導体層の前記一部と、前記第1絶縁領域と、の間に設けられた中間領域をさらに備え、
前記中間領域は、シリコン及び窒素を含む、請求項1~6のいずれか1つに記載の半導体層装置。 - 前記中間領域の前記第2方向に沿う厚さは、1nm以上5nm以下である、請求項7記載の半導体装置。
- 前記第1半導体層は、第4部分領域及び第5部分領域をさらに備え、
前記第4部分領域は、前記第1方向において前記第1部分領域と前記第3部分領域との間にあり、
前記第5部分領域は、前記第1方向において前記第3部分領域と前記第2部分領域との間にあり、
前記第2半導体層は、第1半導体領域及び第2半導体領域をさらに備え、
前記第4部分領域から前記第1半導体領域への方向は、前記第2方向に沿い、
前記第5部分領域から前記第2半導体領域への方向は、前記第2方向に沿い、
前記第4部分領域における水素の濃度は、前記第4部分領域におけるマグネシウムの濃度の1/10未満である、請求項1~8のいずれか1つに記載の半導体装置。 - 前記第4部分領域におけるマグネシウムの前記濃度は、1×1018/cm3よりも低い、請求項9記載の半導体装置。
- 前記第4部分領域における水素の前記濃度は、1×1017/cm3よりも低い、請求項9または10に記載の半導体装置。
- 前記第4部分領域と前記第1絶縁層との間に設けられた中間領域をさらに備え、
前記中間領域は、シリコン及び窒素を含む、請求項9~11のいずれか1つに記載の半導体層装置。 - 第1電極と、
第2電極と、
第3電極であって、前記第3電極から前記第1電極への第1方向は、前記第2電極から前記第3電極への第2方向と交差する、前記第3電極と、
Alx1Ga1-x1N(0≦x1<1)を含む第1半導体層であって、前記第3電極から前記第1半導体層への方向は、前記第1方向に沿い、前記第1半導体層から前記第1電極への方向は、前記第2方向に沿う、前記第1半導体層と、
Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層であって、前記第2半導体層は、第1半導体領域を含み、前記第1半導体領域は、前記第1方向において、前記第3電極と前記第1半導体層との間にある、前記第2半導体層と、
第1絶縁領域を含む第1絶縁層であって、前記第1絶縁領域は、前記第1方向において、前記第3電極と前記第1半導体領域との間にある、前記第1絶縁層と、
を備え、
前記第1半導体層における水素の濃度は、前記第1半導体層におけるマグネシウムの濃度の1/10未満であり、
前記第1半導体領域における水素の濃度は、前記第1半導体層における水素の濃度よりも低い、半導体装置。 - マグネシウム及び水素を含むAlx1Ga1-x1N(0≦x1<1)を含む第1半導体層と、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層と、第1層と、を含む構造体であって、前記第2半導体層は、前記第1半導体層と前記第1層との間にある、前記構造体を準備する工程と、
前記構造体を熱処理する工程と、
を備え、
前記熱処理の後に、前記第1層の少なくとも一部を除去した後に別の半導体層を形成し、
前記別の半導体層における水素の濃度は、前記第1半導体層における水素の濃度よりも低い、半導体装置の製造方法。 - 前記第1層は、シリコン及び窒素を含む、請求項14記載の半導体装置の製造方法。
- 前記熱処理の温度は、600℃以上900℃以下である、請求項14または15に記載の半導体装置の製造方法。
- 前記別の半導体層を形成した後に、シリコン及び酸素を含む第1絶縁層を形成する工程をさらに備えた、請求項14~16のいずれか1つに記載の半導体装置の製造方法。
- 前記第1絶縁層を形成する前記工程の後に、別の熱処理を行う工程をさらに備えた、請求項17に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019076921A JP7204570B2 (ja) | 2019-04-15 | 2019-04-15 | 半導体装置及びその製造方法 |
US16/799,953 US11211463B2 (en) | 2019-04-15 | 2020-02-25 | Semiconductor device and method for manufacturing the same |
US17/453,389 US11545553B2 (en) | 2019-04-15 | 2021-11-03 | Semiconductor device and method for manufacturing the same |
JP2022131463A JP7421611B2 (ja) | 2019-04-15 | 2022-08-22 | 半導体装置及びその製造方法 |
US17/987,351 US11888040B2 (en) | 2019-04-15 | 2022-11-15 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019076921A JP7204570B2 (ja) | 2019-04-15 | 2019-04-15 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022131463A Division JP7421611B2 (ja) | 2019-04-15 | 2022-08-22 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020177940A JP2020177940A (ja) | 2020-10-29 |
JP2020177940A5 JP2020177940A5 (ja) | 2021-11-11 |
JP7204570B2 true JP7204570B2 (ja) | 2023-01-16 |
Family
ID=72747482
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019076921A Active JP7204570B2 (ja) | 2019-04-15 | 2019-04-15 | 半導体装置及びその製造方法 |
JP2022131463A Active JP7421611B2 (ja) | 2019-04-15 | 2022-08-22 | 半導体装置及びその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022131463A Active JP7421611B2 (ja) | 2019-04-15 | 2022-08-22 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (3) | US11211463B2 (ja) |
JP (2) | JP7204570B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11164950B2 (en) * | 2019-03-07 | 2021-11-02 | Toyoda Gosei Co., Ltd. | Semiconductor device and production method |
US11444189B2 (en) * | 2019-12-13 | 2022-09-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011118099A1 (ja) | 2010-03-26 | 2011-09-29 | 日本電気株式会社 | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 |
JP2012156269A (ja) | 2011-01-25 | 2012-08-16 | Advanced Power Device Research Association | 半導体装置の製造方法 |
JP2014107409A (ja) | 2012-11-28 | 2014-06-09 | Toyoda Gosei Co Ltd | 半導体装置およびその製造方法 |
JP2014183124A (ja) | 2013-03-18 | 2014-09-29 | Transphorm Japan Inc | 半導体装置の製造方法及び半導体装置 |
JP2016143842A (ja) | 2015-02-04 | 2016-08-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2017117996A (ja) | 2015-12-25 | 2017-06-29 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017183583A (ja) | 2016-03-31 | 2017-10-05 | 株式会社サイオクス | 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6537838B2 (en) | 2001-06-11 | 2003-03-25 | Limileds Lighting, U.S., Llc | Forming semiconductor structures including activated acceptors in buried p-type III-V layers |
TW200711171A (en) * | 2005-04-05 | 2007-03-16 | Toshiba Kk | Gallium nitride based semiconductor device and method of manufacturing same |
JP2009099691A (ja) | 2007-10-15 | 2009-05-07 | Sanken Electric Co Ltd | 電界効果半導体装置の製造方法 |
JP5653607B2 (ja) | 2008-11-26 | 2015-01-14 | 古河電気工業株式会社 | GaN系電界効果トランジスタおよびその製造方法 |
JP5436974B2 (ja) | 2009-08-19 | 2014-03-05 | 日本電信電話株式会社 | 半導体装置、半導体装置の製造方法 |
JP2011210785A (ja) | 2010-03-29 | 2011-10-20 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ、およびその製造方法 |
JP2012094688A (ja) * | 2010-10-27 | 2012-05-17 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP2015177107A (ja) * | 2014-03-17 | 2015-10-05 | スタンレー電気株式会社 | 半導体発光素子及びその製造方法 |
-
2019
- 2019-04-15 JP JP2019076921A patent/JP7204570B2/ja active Active
-
2020
- 2020-02-25 US US16/799,953 patent/US11211463B2/en active Active
-
2021
- 2021-11-03 US US17/453,389 patent/US11545553B2/en active Active
-
2022
- 2022-08-22 JP JP2022131463A patent/JP7421611B2/ja active Active
- 2022-11-15 US US17/987,351 patent/US11888040B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011118099A1 (ja) | 2010-03-26 | 2011-09-29 | 日本電気株式会社 | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 |
JP2012156269A (ja) | 2011-01-25 | 2012-08-16 | Advanced Power Device Research Association | 半導体装置の製造方法 |
JP2014107409A (ja) | 2012-11-28 | 2014-06-09 | Toyoda Gosei Co Ltd | 半導体装置およびその製造方法 |
JP2014183124A (ja) | 2013-03-18 | 2014-09-29 | Transphorm Japan Inc | 半導体装置の製造方法及び半導体装置 |
JP2016143842A (ja) | 2015-02-04 | 2016-08-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2017117996A (ja) | 2015-12-25 | 2017-06-29 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017183583A (ja) | 2016-03-31 | 2017-10-05 | 株式会社サイオクス | 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US11888040B2 (en) | 2024-01-30 |
US20230078716A1 (en) | 2023-03-16 |
US20200328279A1 (en) | 2020-10-15 |
US11211463B2 (en) | 2021-12-28 |
JP7421611B2 (ja) | 2024-01-24 |
US20220102512A1 (en) | 2022-03-31 |
JP2022159541A (ja) | 2022-10-17 |
US11545553B2 (en) | 2023-01-03 |
JP2020177940A (ja) | 2020-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8748274B2 (en) | Method for fabricating semiconductor device | |
JP2022159541A (ja) | 半導体装置及びその製造方法 | |
US9548204B2 (en) | Semiconductor device, manufacturing method of the same and method of suppressing decrease of flat band voltage | |
TW201431080A (zh) | 半導體結構及其形成方法、化合物半導體結構 | |
JP5166576B2 (ja) | GaN系半導体素子の製造方法 | |
US11233144B2 (en) | Nitride semiconductor device and nitride semiconductor package | |
US10964802B2 (en) | Semiconductor device and method for manufacturing the same | |
US11967641B2 (en) | Semiconductor device including different nitride regions improving characteristics of the semiconductor device | |
Pu et al. | Normally-off AlGaN/GaN heterojunction metal-insulator-semiconductor field-effect transistors with gate-first process | |
JP2007281453A (ja) | 半導体電界効果トランジスタ及びその製造方法 | |
US20230106300A1 (en) | GaN VERTICAL-CHANNEL JUNCTION FIELD-EFFECT TRANSISTORS WITH REGROWN p-GaN BY METAL ORGANIC CHEMICAL VAPOR DEPOSITION (MOCVD) | |
JP4908856B2 (ja) | 半導体装置とその製造法 | |
US10497572B2 (en) | Method for manufacturing semiconductor device | |
US11538909B2 (en) | Semiconductor device | |
US10395932B2 (en) | Semiconductor device and method for manufacturing the same | |
US9865724B1 (en) | Nitride semiconductor device | |
KR20090091868A (ko) | 질화물 반도체 소자의 누설전류 감소 방법 | |
US10121663B2 (en) | Semiconductor device and method for producing same | |
US10651307B2 (en) | Semiconductor device and method for manufacturing the same | |
US20210184007A1 (en) | Semiconductor device | |
JP2023127787A (ja) | 半導体装置 | |
JP2016225426A (ja) | 半導体装置およびその製造方法 | |
JP2017152513A (ja) | 半導体装置の製造方法およびエッチング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221228 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7204570 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |