KR101597399B1 - 반도체 결정 기판의 제조 방법, 반도체 장치의 제조 방법, 반도체 결정 기판 및 반도체 장치 - Google Patents

반도체 결정 기판의 제조 방법, 반도체 장치의 제조 방법, 반도체 결정 기판 및 반도체 장치 Download PDF

Info

Publication number
KR101597399B1
KR101597399B1 KR1020130090386A KR20130090386A KR101597399B1 KR 101597399 B1 KR101597399 B1 KR 101597399B1 KR 1020130090386 A KR1020130090386 A KR 1020130090386A KR 20130090386 A KR20130090386 A KR 20130090386A KR 101597399 B1 KR101597399 B1 KR 101597399B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
nitride
nitride layer
semiconductor
Prior art date
Application number
KR1020130090386A
Other languages
English (en)
Other versions
KR20140042649A (ko
Inventor
슈이찌 도마베찌
준지 고따니
노리까즈 나까무라
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20140042649A publication Critical patent/KR20140042649A/ko
Application granted granted Critical
Publication of KR101597399B1 publication Critical patent/KR101597399B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

질화물 반도체층에서의 결정성이 양호하며, 전기적인 특성이 양호한 반도체 장치를 제공한다. 실리콘을 포함하는 재료에 의해 형성된 기판과, 상기 기판 상에 실리콘과 질소를 포함하는 재료에 의해 형성된 질화물층과, 상기 질화물층 상에 형성된 AlN층과, 상기 AlN층 상에 형성된 전자 주행층과, 상기 전자 주행층 상에 형성된 전자 공급층을 갖는 것을 특징으로 하는 반도체 장치에 의해 상기 과제를 해결한다.

Description

반도체 결정 기판의 제조 방법, 반도체 장치의 제조 방법, 반도체 결정 기판 및 반도체 장치{METHOD OF MANUFACTURING SEMICONDUCTOR CRYSTAL SUBSTRATE, METHOD OF MANUFACTURING SEMICONDUCTOR APPARATUS, SEMICONDUCTOR CRYSTAL SUBSTRATE, AND SEMICONDUCTOR APPARATUS}
본 발명은 반도체 결정 기판의 제조 방법, 반도체 장치의 제조 방법, 반도체 결정 기판 및 반도체 장치에 관한 것이다.
질화물 반도체인 GaN, AlN, InN 등, 또는 이들의 혼정인 재료는 넓은 밴드 갭을 갖고 있으며, 고출력 전자 디바이스 또는 단파장 발광 디바이스 등으로서 사용할 수 있다. 이 중, 고출력 디바이스로서는 전계 효과형 트랜지스터(FET: Field-Effect Transistor), 특히 고전자 이동도 트랜지스터(HEMT: High Electron Mobility Transistor)에 관한 기술이 개발되어 있다(예를 들어, 특허문헌 1). 이러한 질화물 반도체를 사용한 HEMT는 고출력ㆍ고효율 증폭기, 대전력 스위칭 디바이스 등에 사용된다.
질화물 반도체를 사용한 HEMT는, 기판 상에 AlGaN/GaN(질화알루미늄갈륨/질화갈륨) 헤테로 구조가 형성되어 있으며, GaN층을 전자 주행층으로 하는 것이다. 또한, 기판은 사파이어, SiC(실리콘카바이드), GaN(질화갈륨), Si(실리콘) 등에 의해 형성된 것이 사용되고 있다.
질화물 반도체 중 GaN은 높은 포화 전자 속도나 넓은 밴드 갭을 갖고 있으며, 높은 내압 특성을 얻을 수 있어 우수한 전기적 특성을 갖고 있다. 또한, GaN은 c축에 평행한 [0001] 방향에 극성을 갖고 있다(우르츠광형). 따라서, AlGaN/GaN의 헤테로 구조를 형성한 경우에는, AlGaN과 GaN의 격자 상수의 차이에 의한 격자 왜곡에 의해 피에조 분극이 야기되어, GaN층에서의 계면 근방에는 고농도의 2DEG(Two-Dimensional Electron Gas: 2차원 전자 가스)가 발생한다.
이러한 GaN, AlGaN 등의 질화물 반도체층은, 기판 상에 MOCVD(Metal Organic Chemical Vapor Deposition) 등에 의한 에피택셜 성장에 의해 형성할 수는 있다. 그런데, 실리콘 기판 상에 MOCVD에 의해 질화물 반도체층을 형성할 때, 실리콘과 갈륨의 멜트백 반응이 발생하는 경우가 있다. 이로 인해, 이러한 멜트백 반응이 발생하는 것을 방지하기 위하여, 실리콘 기판 상에 AlN층이 형성된 AlN 템플레이트 기판이 사용되고 있다. 따라서, 질화물 반도체를 사용한 HEMT 등을 제작할 때에는, 반도체 결정 기판인 AlN 템플레이트 기판에서의 AlN층 상에 MOCVD에 의해 질화물 반도체층을 형성한다.
일본 특허 공개 제2002-359256호 공보
그러나, AlN 템플레이트 기판을 사용한 경우, AlN 템플레이트 기판에 따라서는 AlN층 상에 형성되는 GaN층 등의 결정성이 저하되어, 제작되는 HEMT의 전기적인 특성이 저하되는, 예를 들어 온 저항이 높아지는 경우가 있다.
따라서, 질화물 반도체층에서의 결정성이 양호하며, 전기적인 특성이 양호한 반도체 장치를 제작할 수 있는 반도체 결정 기판 및 반도체 결정 기판의 제조 방법이 요구되고 있다. 또한, 질화물 반도체층에서의 결정성이 양호하며, 전기적인 특성이 양호한 반도체 장치 및 반도체 장치의 제조 방법이 요구되고 있다.
본 실시 형태의 일 관점에 따르면, 실리콘을 포함하는 재료에 의해 형성된 기판에 질소 성분을 포함하는 가스를 공급하고, 상기 기판 표면을 질화함으로써 질화물층을 형성하는 공정과, 상기 질화물층 상에, 상기 질소 성분을 포함하는 가스와 Al을 포함하는 원료 가스를 공급하여 AlN층을 형성하는 공정을 갖는 것을 특징으로 한다.
또한, 본 실시 형태의 다른 일 관점에 따르면, 실리콘을 포함하는 재료에 의해 형성된 기판과, 상기 기판 상에 실리콘과 질소를 포함하는 재료에 의해 형성된 질화물층과, 상기 질화물층 상에 형성된 AlN층을 갖는 것을 특징으로 한다.
또한, 본 실시 형태의 다른 일 관점에 따르면, 실리콘을 포함하는 재료에 의해 형성된 기판과, 상기 기판 상에 실리콘과 질소를 포함하는 재료에 의해 형성된 질화물층과, 상기 질화물층 상에 형성된 AlN층과, 상기 AlN층 상에 형성된 전자 주행층과, 상기 전자 주행층 상에 형성된 전자 공급층을 갖는 것을 특징으로 한다.
개시된 반도체 결정 기판 및 반도체 결정 기판의 제조 방법에 따르면, 질화물 반도체층에서의 결정성이 양호하며, 전기적인 특성이 양호한 반도체 장치를 제작할 수 있다. 또한, 개시된 반도체 장치의 제조 방법 및 반도체 장치에 따르면, 질화물 반도체층에서의 결정성이 양호하며, 전기적인 특성이 양호한 반도체 장치를 얻을 수 있다.
도 1은 제1 실시 형태에서의 반도체 결정 기판의 구조도.
도 2는 제1 실시 형태에서의 반도체 결정 기판의 제조 방법의 공정도.
도 3은 제2 실시 형태에서의 반도체 장치의 구조도.
도 4는 제2 실시 형태에서의 다른 반도체 장치의 구조도.
도 5는 제2 실시 형태에서의 반도체 장치의 제조 방법의 공정도 (1).
도 6은 제2 실시 형태에서의 반도체 장치의 제조 방법의 공정도 (2).
도 7은 질화물층의 형성 시간과 전자 주행층에서의 회절 피크의 FWHM과의 상관도.
도 8은 질화물층의 표면에서의 AFM상.
도 9는 전자 주행층의 표면에서의 AFM상.
도 10은 제3 실시 형태에서의 디스크리트 패키지된 반도체 디바이스의 설명도.
도 11은 제3 실시 형태에서의 전원 장치의 회로도.
도 12는 제3 실시 형태에서의 고출력 증폭기의 구조도.
실시하기 위한 형태에 대하여, 이하에 설명한다. 또한, 동일한 부재 등에 대해서는 동일한 부호를 부여하여 설명을 생략한다.
[제1 실시 형태]
(반도체 결정 기판)
제1 실시 형태에서의 반도체 결정에 대하여 설명한다. 도 1에 도시된 바와 같이, 본 실시 형태에서의 반도체 결정 기판은 AlN 템플레이트 기판이라고 칭해지는 것이며, 실리콘 등의 기판(10) 상에 질화물층(11)이 형성되어 있고, 질화물층(11) 상에 AlN층(12)이 형성된 것이다. 기판(10)은, 실리콘(Si) 외에 Si를 포함하는 재료, 예를 들어 SiC에 의해 형성된 것이어도 된다. 또한, 질화물층(11)은 실리콘과 질소를 포함하는 재료에 의해 형성되어 있으며, 예를 들어 SiN(질화실리콘), SiON 등에 의해 형성되어 있다. 형성되는 질화물층(11)의 막 두께는 2nm 이상 5nm 이하, 보다 바람직하게는 2nm 이상 3nm 이하로 형성되어 있다. 너무 지나치게 얇으면, 후술하는 질화물층(11)을 형성한 효과를 얻을 수 없기 때문이다.
(반도체 결정 기판의 제조 방법)
이어서, 본 실시 형태에서의 반도체 결정 기판의 제조 방법에 대하여 설명한다. 본 실시 형태에서의 반도체 결정 기판은 MOCVD 장치를 사용하여 제작된다.
처음에, 도 2의 (a)에 도시된 바와 같이, 실리콘 등의 기판(10)을 준비하고, 이 기판(10)을 MOCVD 장치의 챔버 내에 설치한다. 본 실시 형태에 있어서 사용되는 실리콘 등의 기판(10)은 실리콘(111) 기판이다.
이어서, 도 2의 (b)에 도시된 바와 같이, 실리콘 등의 기판(10)의 표면에 질화물층(11)을 형성한다. 구체적으로는, 기판(10)을 MOCVD 장치의 챔버 내에 설치하고, 챔버 내를 배기한 후, 챔버 내를 수소 또는 질소 분위기로 하여 기판 온도가 1000℃가 될 때까지 가열한다. 이 후, 챔버 내에 암모니아(NH3)를 공급한다. 챔버 내에 도입된 암모니아에서의 질소 성분이 기판(10) 표면의 실리콘과 반응하여, 기판(10)의 표면에 질화물층(11)인 SiN층이 형성된다. 이와 같이 암모니아를 사용하여 질화물층(11)인 SiN층을 형성하기 위해서는, 기판 온도는 800℃ 이상 1100℃ 이하가 바람직하다. 이에 의해, 기판(10)의 표면에는 2nm 이상 5nm 이하, 보다 바람직하게는 2nm 이상 3nm 이하의 질화물층(11)이 형성된다. 이렇게 형성되는 질화물층(11)은 잔류하는 산소 성분을 포함하는 SiON 등이어도 된다. 또한, 상기에 있어서는 챔버 내에 암모니아를 공급한 경우에 대하여 설명하였지만, 챔버 내에 질소(N2) 가스를 도입하여 플라즈마를 발생시킴으로써, 기판(10) 표면의 실리콘을 질화시켜 질화물층(11)인 SiN층을 형성하여도 된다.
이어서, 도 2의 (c)에 도시된 바와 같이, AlN층(12)을 형성한다. 구체적으로는, 챔버 내에 암모니아가 공급되어 있는 상태에서 TMA(트리메틸알루미늄)을 공급함으로써, 암모니아와 TMA를 원료 가스로 하는 MOCVD에 의한 에피택셜 성장에 의해 질화물층(11) 상에 AlN층(12)을 형성한다. 이와 같이 하여 형성되는 AlN층(12)의 막 두께는 약 200nm이다. 또한, 질화물층(11)과 AlN층(12)의 형성은, 상술한 바와 같이 연속적으로 행하여도 된다. 구체적으로는, 암모니아를 공급한 후, 소정의 시간 경과 후에 TMA를 공급함으로써, 기판(10) 상에 질화물막(11), AlN층(12)을 적층하여 형성할 수 있다. 또한, 기판(10)으로서 B(붕소)가 도프되어 있는 기판을 사용한 경우에는, 열확산에 의해 질화물층(11)에 B가 혼입되는 경우가 있다.
이상에 의해, 본 실시 형태에서의 반도체 결정 기판인 AlN 템플레이트 기판을 제작할 수 있다.
[제2 실시 형태]
(반도체 장치)
이어서, 제2 실시 형태에 대하여 설명한다. 본 실시 형태는, 제1 실시 형태에서의 반도체 결정 기판을 사용한 반도체 장치이다. 도 3에 기초하여 본 실시 형태에서의 반도체 장치에 대하여 설명한다. 본 실시 형태에서의 반도체 장치는, 실리콘 등의 기판(10) 상에 질화물층(11), AlN층(12), 버퍼층(21), 전자 주행층(22), 전자 공급층(23) 등이 적층 형성되어 있다. 이에 의해, 전자 주행층(22)에 있어서, 전자 주행층(22)과 전자 공급층(23)의 계면 근방에는 2DEG(22a)가 형성된다. 또한, 본 실시 형태에서의 반도체 장치에 있어서는, 전자 공급층(23) 상에는 게이트 전극(31), 소스 전극(32) 및 드레인 전극(33)이 형성되어 있다. 또한, 본 실시 형태에 있어서는, 실리콘 등의 기판(10) 상에 질화물층(11) 및 AlN층(12)이 형성되어 있는 제1 실시 형태에서의 반도체 결정 기판이 사용되고 있다. 또한, 본 실시 형태에 있어서는, 버퍼층(21)은 두께가 약 800nm인 AlGaN에 의해 형성되어 있고, 전자 주행층(22)은 두께가 약 1200nm인 GaN에 의해 형성되어 있고, 전자 공급층(23)은 두께가 약 20nm인 AlGaN에 의해 형성되어 있다.
또한, 본 실시 형태는, 도 4의 (a)에 도시된 바와 같이, 게이트 전극(31) 직하에서의 전자 공급층(23)의 일부를 제거함으로써 리세스(51)를 형성하고, 형성된 리세스(51) 내에 게이트 전극(31)을 형성한 것이어도 된다. 이에 의해, 게이트 전극(31) 직하에서의 2DEG(22a)를 소실시킬 수 있어 노멀리 오프로 할 수 있다. 또한, 도 4의 (b)에 도시된 바와 같이, 전자 공급층(23)과 게이트 전극(31)의 사이에 p-GaN층(52)을 형성함으로써, 게이트 전극(31) 직하에서의 2DEG(22a)를 소실시켜 노멀리 오프로 한 것이어도 된다.
(반도체 장치의 제조 방법)
이어서, 본 실시 형태에서의 반도체 장치의 제조 방법에 대하여 설명한다. 본 실시 형태에서의 반도체 장치는, 제1 실시 형태에서의 반도체 결정 기판을 사용하여 제작할 수 있는데, 본 실시 형태에 있어서는, 제1 실시 형태에서의 반도체 결정 기판을 형성하는 공정을 포함하는 반도체 장치의 제조 방법에 대하여 설명한다.
처음에, 도 5의 (a)에 도시된 바와 같이, 실리콘 등의 기판(10)을 준비하고, 이 기판(10)을 MOCVD 장치의 챔버 내에 설치한다. 본 실시 형태에 있어서 사용되는 실리콘 등의 기판(10)은 실리콘(111) 기판이다.
이어서, 도 5의 (b)에 도시된 바와 같이, 실리콘 등의 기판(10)의 표면에 질화물층(11)을 형성한다. 구체적으로는, 기판(10)을 MOCVD 장치의 챔버 내에 설치하고, 챔버 내를 배기한 후, 챔버 내를 수소 또는 질소 분위기로 하여 기판 온도가 1000℃가 될 때까지 가열한다. 이 후, 챔버 내에 암모니아(NH3)를 공급한다. 챔버 내에 도입된 암모니아의 질소 성분이 기판(10) 표면의 실리콘과 반응하여 기판(10)의 표면에 질화물층(11)인 SiN층이 형성된다. 이와 같이 암모니아를 사용하여 질화물층(11)인 SiN층을 형성하기 위해서는, 기판 온도는 800℃ 이상 1100℃ 이하가 바람직하다. 이에 의해, 기판(10)의 표면에는 2nm 이상 5nm 이하, 보다 바람직하게는 2nm 이상 3nm 이하의 질화물층(11)이 형성된다. 이렇게 형성되는 질화물층(11)은 잔류하는 산소 성분을 포함하는 SiON 등이어도 된다. 또한, 상기에 있어서는 챔버 내에 암모니아를 공급한 경우에 대하여 설명하였지만, 챔버 내에 질소(N2) 가스를 도입하여 플라즈마를 발생시킴으로써, 기판(10) 표면의 실리콘을 질화시켜 질화물층(11)인 SiN층을 형성하여도 된다.
이어서, 도 5의 (c)에 도시된 바와 같이, AlN층(12)을 형성한다. 구체적으로는, 챔버 내에 암모니아가 공급되어 있는 상태에서 TMA를 공급함으로써, 암모니아와 TMA를 원료 가스로 하는 MOCVD에 의한 에피택셜 성장에 의해 질화물층(11) 상에 AlN층(12)을 형성한다. 이와 같이 하여 형성되는 AlN층(12)의 막 두께는 약 200nm이다.
이어서, 도 6의 (a)에 도시된 바와 같이, AlN층(12) 상에 버퍼층(21), 전자 주행층(22), 전자 공급층(23)을 MOCVD에 의한 에피택셜 성장에 의해 순차적으로 형성한다. 구체적으로는, 버퍼층(21)으로서 두께가 약 800nm인 AlGaN층을 형성하고, 전자 주행층(22)으로서 두께가 약 1200nm인 GaN층을 형성하고, 전자 공급층(23)으로서 두께가 약 20nm인 AlGaN층을 형성한다. 이에 의해, 전자 주행층(22)에 있어서, 전자 주행층(22)과 전자 공급층(23)의 계면 근방에는 2DEG(22a)가 형성된다. 또한, 버퍼층(21), 전자 공급층(23)을 형성할 때에는, 원료 가스로서 TMA, TMG(트리메틸갈륨), NH3(암모니아)이 사용된다. 또한, 전자 주행층(22)을 형성할 때에는, 원료 가스로서 TMG, 암모니아가 사용된다.
이어서, 도 6의 (b)에 도시된 바와 같이, 전자 공급층(23) 상에 게이트 전극(31), 소스 전극(32) 및 드레인 전극(33)을 형성한다.
이상에 의해, 본 실시 형태에서의 반도체 장치를 제조할 수 있다.
(질화물층(11))
이어서, 질화물층(11)과 전자 주행층(22) 등에서의 결정성과의 관계에 대하여 설명한다. 도 7은 질화물층(11)의 형성 시간과, 질화물층(11) 상에 형성되는 전자 주행층(22)이 되는 GaN층의 (102)면에서의 X선 회절에 의한 회절 피크의 반값 전체 폭(FWHM; full width at half maximum)과의 관계를 나타낸다. 도 7에 도시된 바와 같이, 질화물층(11)의 형성 시간, 즉 챔버 내에 공급되는 암모니아의 공급 시간을 길게 함으로써 FWHM의 값을 작게 할 수 있어 전자 주행층(22)에서의 결정성을 향상시킬 수 있다. 구체적으로는, 질화물층(11)의 형성 시간이 30초 이상인 경우에서는, 질화물층(11)의 형성 시간이 10초 이하인 경우와 비교하여 전자 주행층(22)에서의 결정성을 향상시킬 수 있다. 예를 들어, 질화물층(11)의 형성 시간이 10초인 경우에서는, 전자 주행층(22)에서의 회절 피크의 FWHM은 1256arcsec이지만, 질화물층(11)의 형성 시간이 60초인 경우에서는, 전자 주행층(22)에서의 회절 피크의 FWHM은 796arcsec이다. 이와 같이 질화물층(11)의 형성 시간을 30초 이상으로 함으로써, 질화물층(11) 상에 형성되는 전자 주행층(22)의 결정성을 향상시킬 수 있고, 전자 주행층(22)에서의 결정성을 향상시킬 수 있다. 이에 의해, 제작되는 반도체 장치인 HEMT의 온 저항을 낮출 수 있어 반도체 장치의 특성을 향상시킬 수 있다. 또한, 이와 같이 하여 형성되는 질화물층(11)의 막 두께는 2nm 이상 5nm 이하, 보다 바람직하게는 2nm 이상 3nm 이하이다.
이어서, 질화물층(11)의 형성 시간과 질화물층(11)의 표면 상태와의 관계에 대하여 설명한다. 도 8은 질화물층(11)의 표면에서의 AFM(Atomic Force Microscope)상이다. 도 8의 (a)는 형성 시간이 10초인 경우에서의 질화물층(11)의 AFM상이고, 도 8의 (b)는 형성 시간이 30초인 경우에서의 질화물층(11)의 AFM상이고, 도 8의 (c)는 형성 시간이 60초인 경우에서의 질화물층(11)의 AFM상이다. 도 8에 도시된 바와 같이, 질화물층(11)의 형성 시간이 길어지면, 질화물층(11)의 표면에는 검게 되어 있는 오목부의 수가 많아진다. 이렇게 질화물층(11)의 표면에 있어서 오목부의 수가 증가하면, 질화물층(11) 상에 형성되는 버퍼층(21)에 있어서 전위가 상쇄되기 쉬워지기 때문에, 버퍼층(21) 상에 형성되는 전자 주행층(22)에서의 전위의 수도 적어진다. 따라서, 도 7에 도시된 바와 같이, 전자 주행층(22)의 FWHM의 값이 낮아져 전자 주행층(22)의 결정성이 향상되는 것이라고 생각된다.
도 9는 전자 주행층(22)의 표면에서의 AFM상이다. 도 9의 (a)는 형성 시간이 10초인 질화물층(11)(도 8의 (a)에 도시되는 것) 상에 버퍼층(21) 및 전자 주행층(22)을 형성한 것이다. 도 9의 (b)는 형성 시간이 60초인 질화물층(11)(도 8의 (c)에 도시되는 것) 상에 버퍼층(21) 및 전자 주행층(22)을 형성한 것이다. 도 9의 (b)에 도시되는 것 쪽이 도 9의 (a)에 도시되는 것보다 표면에서의 결함이 적게 되어 있다. 이와 같이 질화물층(11)의 형성 시간을 길게 함으로써, 전자 주행층(22)에서의 결함을 적게 할 수 있어 결정성을 향상시킬 수 있다. 이에 의해, 형성되는 반도체 장치인 HEMT의 온 저항을 낮게 할 수 있다.
[제3 실시 형태]
이어서, 제3 실시 형태에 대하여 설명한다. 본 실시 형태는 반도체 디바이스, 전원 장치 및 고주파 증폭기이다.
본 실시 형태에서의 반도체 디바이스는, 제2 실시 형태에서의 반도체 장치를 디스크리트 패키지한 것이며, 이렇게 디스크리트 패키지된 반도체 디바이스에 대하여 도 10에 기초하여 설명한다. 또한, 도 10은 디스크리트 패키지된 반도체 장치의 내부를 모식적으로 도시하는 것이며, 전극의 배치 등에 대해서는 제2 실시 형태에 나타내어져 있는 것과는 상이하다.
처음에, 제2 실시 형태에 있어서 제조된 반도체 장치를 다이싱 등에 의해 절단함으로써, GaN계 반도체 재료의 HEMT의 반도체 칩(410)을 형성한다. 이 반도체 칩(410)을 리드 프레임(420) 상에 땜납 등의 다이 어태치제(430)에 의해 고정한다. 또한, 이 반도체 칩(410)은 제2 실시 형태에서의 반도체 장치에 상당하는 것이다.
이어서, 게이트 전극(411)을 게이트 리드(421)에 본딩 와이어(431)에 의해 접속하고, 소스 전극(412)을 소스 리드(422)에 본딩 와이어(432)에 의해 접속하고, 드레인 전극(413)을 드레인 리드(423)에 본딩 와이어(433)에 의해 접속한다. 또한, 본딩 와이어(431, 432, 433)는 Al 등의 금속 재료에 의해 형성되어 있다. 또한, 본 실시 형태에 있어서는 게이트 전극(411)은 게이트 전극 패드이며, 제2 실시 형태에서의 반도체 장치의 게이트 전극(31)과 접속되어 있다. 또한, 소스 전극(412)은 소스 전극 패드이며, 제2 실시 형태에서의 반도체 장치의 소스 전극(32)과 접속되어 있다. 또한, 드레인 전극(413)은 드레인 전극 패드이며, 제2 실시 형태에서의 반도체 장치의 드레인 전극(33)과 접속되어 있다.
이어서, 트랜스퍼 몰드법에 의해 몰드 수지(440)에 의한 수지 밀봉을 행한다. 이와 같이 하여 GaN계 반도체 재료를 사용한 HEMT의 디스크리트 패키지되어 있는 반도체 디바이스를 제작할 수 있다.
이어서, 본 실시 형태에서의 전원 장치 및 고주파 증폭기에 대하여 설명한다. 본 실시 형태에서의 전원 장치 및 고주파 증폭기는, 제2 실시 형태에서의 반도체 장치를 사용한 전원 장치 및 고주파 증폭기이다.
처음에, 도 11에 기초하여, 본 실시 형태에서의 전원 장치에 대하여 설명한다. 본 실시 형태에서의 전원 장치(460)는 고압의 1차측 회로(461), 저압의 2차측 회로(462) 및 1차측 회로(461)와 2차측 회로(462)의 사이에 배치되는 트랜스(463)를 구비하고 있다. 1차측 회로(461)는 교류 전원(464), 소위 브리지 정류 회로(465), 복수의 스위칭 소자(도 11에 도시하는 예에서는 4개)(466) 및 1개의 스위칭 소자(467) 등을 구비하고 있다. 2차측 회로(462)는 복수의 스위칭 소자(도 11에 도시하는 예에서는 3개)(468)를 구비하고 있다. 도 11에 도시하는 예에서는, 제2 실시 형태에서의 반도체 장치를 1차측 회로(461)의 스위칭 소자(466 및 467)로서 사용하고 있다. 또한, 1차측 회로(461)의 스위칭 소자(466 및 467)는 노멀리 오프의 반도체 장치인 것이 바람직하다. 또한, 2차측 회로(462)에 있어서 사용되고 있는 스위칭 소자(468)는 실리콘에 의해 형성되는 통상의 MISFET(metal insulator semiconductor field effect transistor)를 사용하고 있다.
이어서, 도 12에 기초하여, 본 실시 형태에서의 고주파 증폭기에 대하여 설명한다. 본 실시 형태에서의 고주파 증폭기(470)는, 예를 들어 휴대 전화의 기지국용 파워 증폭기에 적용하여도 된다. 이 고주파 증폭기(470)는 디지털ㆍ프리디스토션 회로(471), 믹서(472), 파워 증폭기(473) 및 방향성 결합기(474)를 구비하고 있다. 디지털ㆍ프리디스토션 회로(471)는 입력 신호의 비선형 왜곡을 보상한다. 믹서(472)는 비선형 왜곡이 보상된 입력 신호와 교류 신호를 믹싱한다. 파워 증폭기(473)는 교류 신호와 믹싱된 입력 신호를 증폭한다. 도 12에 도시하는 예에서는, 파워 증폭기(473)는 제2 실시 형태에서의 반도체 장치를 갖고 있다. 방향성 결합기(474)는 입력 신호나 출력 신호의 모니터링 등을 행한다. 도 12에 도시하는 회로에서는, 예를 들어 스위치의 전환에 의해, 믹서(472)에 의해 출력 신호를 교류 신호와 믹싱하여 디지털ㆍ프리디스토션 회로(471)에 송출하는 것이 가능하다.
이상, 실시 형태에 대하여 상세하게 설명하였지만, 특정한 실시 형태에 한정되는 것이 아니며, 특허청구범위에 기재된 범위 내에 있어서 다양한 변형 및 변경이 가능하다.
상기의 설명에 관하여, 또한 이하의 부기를 개시한다.
(부기 1)
실리콘을 포함하는 재료에 의해 형성된 기판에 질소 성분을 포함하는 가스를 공급하고, 상기 기판 표면을 질화함으로써 질화물층을 형성하는 공정과,
상기 질화물층 상에, 상기 질소 성분을 포함하는 가스와 Al을 포함하는 원료 가스를 공급하여 AlN층을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 결정 기판의 제조 방법.
(부기 2)
상기 질소 성분을 포함하는 가스는 암모니아인 것을 특징으로 하는 부기 1에 기재된 반도체 결정 기판의 제조 방법.
(부기 3)
상기 질화물층을 형성할 때의 상기 기판의 온도는 800℃ 이상 1100℃ 이하인 것을 특징으로 하는 부기 1 또는 2에 기재된 반도체 결정 기판의 제조 방법.
(부기 4)
상기 질화물층은 두께가 2nm 이상 5nm 이하인 것을 특징으로 하는 부기 1 내지 3 중 어느 하나에 기재된 반도체 결정 기판의 제조 방법.
(부기 5)
상기 질화물층은 질화실리콘을 포함하는 재료에 의해 형성되어 있는 것을 특징으로 하는 부기 1 내지 4 중 어느 하나에 기재된 반도체 결정 기판의 제조 방법.
(부기 6)
상기 AlN층은 MOCVD에 의해 형성되는 것임을 특징으로 하는 부기 1 내지 5 중 어느 하나에 기재된 반도체 결정 기판의 제조 방법.
(부기 7)
부기 1 내지 6 중 어느 하나에 기재된 반도체 결정 기판의 제조 방법에 의해 제조된 반도체 결정 기판의 AlN층 상에 버퍼층을 형성하는 공정과,
상기 버퍼층 상에 전자 주행층을 형성하는 공정과,
상기 전자 주행층 상에 전자 공급층을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 8)
상기 전자 공급층 상에 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 공정을 갖는 것을 특징으로 하는 부기 7에 기재된 반도체 장치의 제조 방법.
(부기 9)
상기 버퍼층, 상기 전자 주행층, 상기 전자 공급층은 MOCVD에 의해 형성되는 것이며,
상기 버퍼층은 AlGaN을 포함하는 재료에 의해 형성되어 있고,
상기 전자 주행층은 GaN을 포함하는 재료에 의해 형성되어 있고,
상기 전자 공급층은 AlGaN을 포함하는 재료에 의해 형성되어 있는 것을 특징으로 하는 부기 7 또는 8에 기재된 반도체 장치의 제조 방법.
(부기 10)
실리콘을 포함하는 재료에 의해 형성된 기판과,
상기 기판 상에 실리콘과 질소를 포함하는 재료에 의해 형성된 질화물층과,
상기 질화물층 상에 형성된 AlN층을 갖는 것을 특징으로 하는 반도체 결정 기판.
(부기 11)
상기 질화물층은 두께가 2nm 이상 5nm 이하인 것을 특징으로 하는 부기 10에 기재된 반도체 결정 기판.
(부기 12)
상기 질화물층은 질화실리콘을 포함하는 재료에 의해 형성되어 있는 것을 특징으로 하는 부기 10 또는 11에 기재된 반도체 결정 기판.
(부기 13)
상기 기판은 실리콘 기판인 것을 특징으로 하는 부기 10 내지 12 중 어느 하나에 기재된 반도체 결정 기판.
(부기 14)
실리콘을 포함하는 재료에 의해 형성된 기판과,
상기 기판 상에 실리콘과 질소를 포함하는 재료에 의해 형성된 질화물층과,
상기 질화물층 상에 형성된 AlN층과,
상기 AlN층 상에 형성된 전자 주행층과,
상기 전자 주행층 상에 형성된 전자 공급층을 갖는 것을 특징으로 하는 반도체 장치.
(부기 15)
상기 기판은 실리콘 기판인 것을 특징으로 하는 부기 14에 기재된 반도체 장치.
(부기 16)
상기 AlN층과 상기 전자 주행층의 사이에는 버퍼층이 형성되어 있고,
상기 버퍼층은 AlGaN을 포함하는 재료에 의해 형성되어 있는 것을 특징으로 하는 부기 14 또는 15에 기재된 반도체 장치.
(부기 17)
상기 전자 주행층은 GaN을 포함하는 재료에 의해 형성되어 있고,
상기 전자 공급층은 AlGaN을 포함하는 재료에 의해 형성되어 있는 것을 특징으로 하는 부기 14 내지 16 중 어느 하나에 기재된 반도체 장치.
(부기 18)
상기 전자 공급층 상에는 게이트 전극, 소스 전극 및 드레인 전극이 형성되어 있는 것을 특징으로 하는 부기 14 내지 17 중 어느 하나에 기재된 반도체 장치.
(부기 19)
부기 14 내지 18 중 어느 하나에 기재된 반도체 장치를 갖는 것을 특징으로 하는 전원 장치.
(부기 20)
부기 14 내지 18 중 어느 하나에 기재된 반도체 장치를 갖는 것을 특징으로 하는 증폭기.
10: 기판
11: 질화물층
12: AlN층
21: 버퍼층
22: 전자 주행층
22a: 2DEG
23: 전자 공급층
31: 게이트 전극
32: 소스 전극
33: 드레인 전극
51: 리세스
52: p-GaN층

Claims (13)

  1. 실리콘을 포함하는 재료에 의해 형성된 기판에 질소 성분을 포함하는 가스를 공급하고, 상기 기판 표면을 질화함으로써 질화물층을 형성하는 공정과,
    상기 질화물층 상에, 상기 질소 성분을 포함하는 가스와 Al을 포함하는 원료 가스를 공급하여 AlN층을 형성하는 공정과,
    상기 AlN층 상에 버퍼층을 형성하는 공정과,
    상기 버퍼층 상에 전자 주행층을 형성하는 공정을 갖고,
    상기 질화물층의 형성 시간을 30초 이상으로 길게 하는 것에 의해, 상기 전자 주행층에서의 회절 피크의 FWHM이 감소하는 것을 특징으로 하는 반도체 결정 기판의 제조 방법.
  2. 제1항에 있어서, 상기 질소 성분을 포함하는 가스는 암모니아인 것을 특징으로 하는 반도체 결정 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 질화물층을 형성할 때의 상기 기판의 온도는 800℃ 이상 1100℃ 이하인 것을 특징으로 하는 반도체 결정 기판의 제조 방법.
  4. 제1항 또는 제2항에 기재된 반도체 결정 기판의 제조 방법에 의해 제조된 반도체 결정 기판의 상기 전자 주행층 상에 전자 공급층을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 실리콘을 포함하는 재료에 의해 형성된 기판과,
    상기 기판 상에 실리콘과 질소를 포함하는 재료에 의해 형성된 질화물층과,
    상기 질화물층 상에 형성된 AlN층과,
    상기 AlN층 상에 형성된 전자 주행층과,
    상기 AlN층과 상기 전자 주행층과의 사이에 형성된 버퍼층을 갖고,
    상기 질화물층의 형성 시간을 30초 이상으로 길게 하는 것에 의해, 상기 전자 주행층에서의 회절 피크의 FWHM이 감소하는 것을 특징으로 하는 반도체 결정 기판.
  6. 제5항에 있어서, 상기 질화물층은 두께가 2nm 이상 5nm 이하인 것을 특징으로 하는 반도체 결정 기판.
  7. 제5항 또는 제6항에 있어서, 상기 기판은 실리콘 기판인 것을 특징으로 하는 반도체 결정 기판.
  8. 실리콘을 포함하는 재료에 의해 형성된 기판과,
    상기 기판 상에 실리콘과 질소를 포함하는 재료에 의해 형성된 질화물층과,
    상기 질화물층 상에 형성된 AlN층과,
    상기 AlN층 상에 형성된 전자 주행층과,
    상기 전자 주행층 상에 형성된 전자 공급층을 갖고,
    상기 질화물층의 형성 시간을 30초 이상으로 길게 하는 것에 의해, 상기 전자 주행층에서의 회절 피크의 FWHM이 감소하는 것을 특징으로 하는 반도체 장치.
  9. 제8항에 있어서, 상기 AlN층과 상기 전자 주행층의 사이에는 버퍼층이 형성되어 있고,
    상기 버퍼층은 AlGaN을 포함하는 재료에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제8항 또는 제9항에 있어서, 상기 전자 주행층은 GaN을 포함하는 재료에 의해 형성되어 있고,
    상기 전자 공급층은 AlGaN을 포함하는 재료에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치.
  11. 제1항 또는 제2항에 있어서, 상기 질화물층의 형성 시간을 30초 이상으로 길게 하는 것에 의해, 상기 질화물층의 표면에 검게 되어 있는 오목부의 수가 많아지고, 상기 전자 주행층에서의 회절 피크의 FWHM이 감소하는 것을 특징으로 하는 반도체 결정 기판의 제조 방법.
  12. 제5항 또는 제6항에 있어서, 상기 질화물층의 형성 시간을 30초 이상으로 길게 하는 것에 의해, 상기 질화물층의 표면에 검게 되어 있는 오목부의 수가 많아지고, 상기 전자 주행층에서의 회절 피크의 FWHM이 감소하는 것을 특징으로 하는 반도체 결정 기판.
  13. 제8항 또는 제9항에 있어서, 상기 질화물층의 형성 시간을 30초 이상으로 길게 하는 것에 의해, 상기 질화물층의 표면에 검게 되어 있는 오목부의 수가 많아지고, 상기 전자 주행층에서의 회절 피크의 FWHM이 감소하는 것을 특징으로 하는 반도체 장치.
KR1020130090386A 2012-09-28 2013-07-30 반도체 결정 기판의 제조 방법, 반도체 장치의 제조 방법, 반도체 결정 기판 및 반도체 장치 KR101597399B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-218248 2012-09-28
JP2012218248A JP2014072428A (ja) 2012-09-28 2012-09-28 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置

Publications (2)

Publication Number Publication Date
KR20140042649A KR20140042649A (ko) 2014-04-07
KR101597399B1 true KR101597399B1 (ko) 2016-02-24

Family

ID=50384332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130090386A KR101597399B1 (ko) 2012-09-28 2013-07-30 반도체 결정 기판의 제조 방법, 반도체 장치의 제조 방법, 반도체 결정 기판 및 반도체 장치

Country Status (5)

Country Link
US (1) US20140091317A1 (ko)
JP (1) JP2014072428A (ko)
KR (1) KR101597399B1 (ko)
CN (1) CN103715081A (ko)
TW (1) TWI545220B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6492717B2 (ja) * 2015-02-06 2019-04-03 富士通株式会社 排気浄化装置
US10170299B2 (en) * 2015-07-01 2019-01-01 Applied Materials, Inc. Method to reduce trap-induced capacitance in interconnect dielectric barrier stack
US11289593B2 (en) * 2015-07-31 2022-03-29 Infineon Technologies Austria Ag Breakdown resistant HEMT substrate and device
JP6268229B2 (ja) * 2016-06-27 2018-01-24 株式会社サイオクス 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法
JP6566069B2 (ja) * 2018-03-22 2019-08-28 富士通株式会社 化合物半導体装置及びその製造方法
DE102018110240A1 (de) * 2018-04-27 2019-10-31 Infineon Technologies Ag Halbleitervorrichtung und Herstellung
JP7202604B2 (ja) * 2018-10-23 2023-01-12 国立大学法人東海国立大学機構 Ｉｉｉ族窒化物半導体素子とその製造方法および半導体ウエハの製造方法およびテンプレート基板の製造方法
TW202134488A (zh) * 2019-10-24 2021-09-16 日商信越半導體股份有限公司 半導體基板的製造方法及半導體基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080113496A1 (en) * 2006-11-15 2008-05-15 The Regents Of The University Of California METHOD FOR HETEROEPITAXIAL GROWTH OF HIGH-QUALITY N-FACE GaN, InN, AND AlN AND THEIR ALLOYS BY METAL ORGANIC CHEMICAL VAPOR DEPOSITION
JP2009099691A (ja) * 2007-10-15 2009-05-07 Sanken Electric Co Ltd 電界効果半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4981079B2 (ja) * 1998-01-16 2012-07-18 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP4784012B2 (ja) * 2001-07-27 2011-09-28 日亜化学工業株式会社 窒化物半導体基板、及びその製造方法
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
JP5099008B2 (ja) * 2006-07-26 2012-12-12 富士通株式会社 ＳｉＣ基板を用いた化合物半導体装置とその製造方法
JP4367531B2 (ja) * 2007-06-06 2009-11-18 ソニー株式会社 発光素子における電極構造の形成方法、及び、積層構造体の形成方法
US8318612B2 (en) * 2008-05-14 2012-11-27 Soitec Methods for improving the quality of group III-nitride materials and structures produced by the methods
KR101620987B1 (ko) * 2009-04-08 2016-05-13 이피션트 파워 컨버젼 코퍼레이션 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080113496A1 (en) * 2006-11-15 2008-05-15 The Regents Of The University Of California METHOD FOR HETEROEPITAXIAL GROWTH OF HIGH-QUALITY N-FACE GaN, InN, AND AlN AND THEIR ALLOYS BY METAL ORGANIC CHEMICAL VAPOR DEPOSITION
JP2009099691A (ja) * 2007-10-15 2009-05-07 Sanken Electric Co Ltd 電界効果半導体装置の製造方法

Also Published As

Publication number Publication date
KR20140042649A (ko) 2014-04-07
CN103715081A (zh) 2014-04-09
TWI545220B (zh) 2016-08-11
JP2014072428A (ja) 2014-04-21
US20140091317A1 (en) 2014-04-03
TW201413037A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
KR101597399B1 (ko) 반도체 결정 기판의 제조 방법, 반도체 장치의 제조 방법, 반도체 결정 기판 및 반도체 장치
KR101394206B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP5987288B2 (ja) 半導体装置
US9269799B2 (en) Semiconductor apparatus
US9184241B2 (en) Semiconductor apparatus
US9029868B2 (en) Semiconductor apparatus having nitride semiconductor buffer layer doped with at least one of Fe, Si, and C
TWI500148B (zh) 半導體裝置
KR101272365B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR101437768B1 (ko) 반도체 장치, 질화물 반도체 결정, 반도체 장치의 제조 방법 및 질화물 반도체 결정의 제조 방법
TWI565060B (zh) 帶有以氮化半導體製成之緩衝層的半導體裝置
KR101473577B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6216524B2 (ja) 半導体装置の製造方法及び半導体装置
KR101473525B1 (ko) 반도체 결정 기판, 반도체 결정 기판의 제조 방법, 반도체 장치의 제조 방법, 전원 장치 및 증폭기
JP2017168862A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee