CN103715081A - 半导体晶体衬底、半导体装置及其制造方法 - Google Patents

半导体晶体衬底、半导体装置及其制造方法 Download PDF

Info

Publication number
CN103715081A
CN103715081A CN201310329130.5A CN201310329130A CN103715081A CN 103715081 A CN103715081 A CN 103715081A CN 201310329130 A CN201310329130 A CN 201310329130A CN 103715081 A CN103715081 A CN 103715081A
Authority
CN
China
Prior art keywords
layer
substrate
nitride layer
electronics
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310329130.5A
Other languages
English (en)
Inventor
苫米地秀一
小谷淳二
中村哲一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103715081A publication Critical patent/CN103715081A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

本发明提供半导体晶体衬底和半导体装置及其制造方法。制造半导体晶体衬底的方法包括通过将包含氮组分的气体供给到由包含硅材料形成的衬底并使衬底的表面氮化来形成氮化物层；以及通过供给包含氮组分的气体和包含Al的源气体而在氮化物层上形成AlN层。

Description

半导体晶体衬底、半导体装置及其制造方法
相关申请的交叉引用
本申请基于2012年9月28日提交的在先日本专利申请2012-218248并要求其优先权益，该专利申请的全部内容通过引用并入本文。
技术领域
本文所讨论的实施方案涉及半导体晶体衬底和半导体装置及其制造方法。
背景技术
氮化物半导体例如GaN、AlN、InN等及其混合晶体材料具有宽带隙，从而被用作高功率电子器件或短波发光装置。其中，已经研究和开发了应用于场效应晶体管(FET)技术，特别是作为高功率器件的高电子迁移率晶体管(HEMT)(参见例如日本公开专利申请2002-359256)。
利用这样氮化物半导体的HEMT用于高功率和高效放大器、高功率开关器件等。
在使用这样氮化物半导体的HEMT中，在衬底上形成氮化铝镓/氮化镓(Al GaN/GaN)异质结构，使得其GaN层可作为电子渡越层。另外，衬底可以由蓝宝石、碳化硅(SiC)、氮化镓(GaN)、硅(Si)等形成。
在氮化物半导体中，例如GaN由于其较高的饱和电子速度和较宽的带隙所带来的较高耐压特性而具有优良的电子特性。另外，GaN具有纤锌矿型晶体结构，以在与c轴平行的在[0001]方向具有极性。
另外，当AlGaN/GaN异质结构形成时，由于AlGaN和GaN之间晶格常数不同引起的晶格畸变，可激发压电极化。因此，可在靠近GaN层边界表面的区域中产生高浓度的二维电子气(2DEG)。
这样的由GaN、AlGaN等形成的氮化物半导体层可以使用金属有机化学气相沉积(MOCVD)经外延生长形成。然而，当氮化物半导体层在硅衬底上通过MOCVD法形成时，在硅和镓之间可发生回熔(melt-back)反应。因此，为了避免回熔反应的发生，使用AlN模板(AlN template)，其中AlN层形成在硅衬底上。
因此，例如，当制造利用氮化物半导体的HEMT时，氮化物半导体层形成在作为半导体晶体衬底的AlN模板的AlN层上。
发明内容
根据一个方面，一种制造半导体晶体衬底的方法包括：通过将包含氮组分的气体供给到由包含硅的材料形成的衬底并使衬底的表面氮化来形成氮化物层；以及通过供给包含氮组分的气体和包含Al的源气体而在氮化物层上形成AlN层。
本文所公开的实施例的目的和优点将通过在权利要求中具体指出的要素和组合来实现和获得。
应当理解，前面的一般描述和后面的详细描述都是示例性和说明性的，而不是对所要求保护的本发明进行限制。
附图说明
图1示出根据本发明第一实施方案的半导体晶体衬底的一种示例性构造；
图2A、2B和2C示出根据第一实施方案制造半导体晶体衬底的一种示例性方法；
图3示出根据第二实施方案的半导体装置的一种示例性构造；
图4A和图4B是根据第二实施方案的其它半导体装置的一种示例性构造；
图5A、5B和5C示出根据第二实施方案制造半导体装置的一种示例性方法；
图6A和6B示出根据第二实施方案制造半导体装置的一种示例性方法；
图7是一个相关图，其示出形成氮化物层的时间段和电子渡越层中的衍射峰FWHM之间的关系；
图8A、8B和8C示出氮化物层的表面上的AFM图像；
图9A和9B示出电子渡越层的表面上的AFM图像；
图10示出根据第三实施方案的一种示例性分立封装半导体器件；
图11是根据第三实施方案的电源装置的一种示例性电路图；和
图12示出根据第三实施方案的高功率放大器的一种示例性构造。
具体实施方式
在使用AlN模板的情况下，取决于AlN模板，在AlN模板上形成的GaN层等晶体品质可能被损坏。结果，所制造的HEMT的电子特性可能劣化。例如，导通电阻值可能增加。
因此，期望提供一种半导体晶体衬底和一种制造半导体晶体衬底的方法，用于制造具有优良电子特性且包含优良晶体品质的氮化物半导体层的半导体装置。
此外，还期望提供一种半导体装置和制造具有优良电子特性且包含优良晶体品质的氮化物半导体层的半导体装置的方法。
在下文中，描述本发明的实施方案。此外，相同的附图标记用于描述相同的元件，其重复描述可被省略。
第一实施方案
半导体晶体衬底
描述根据本发明第一实施方案的一个半导体晶体衬底。如图1所示，本实施方案中的半导体晶体衬底被称为“AlN模板”，其中氮化物层11形成在由硅(Si)等形成的衬底10上，AlN层12形成在氮化物层11上。
衬底10可以由包含Si的材料(如SiC)以及Si形成。另外，氮化物层11由包含硅和氮的材料例如SiN(氮化硅)、SiON等形成。所形成的氮化物层11的厚度在2nm至5nm的范围内(即大于或等于2nm且小于或等于5nm)，优选在2nm至3nm的范围内。当氮化物层11过薄时，则可能变得难以取得如下所述的期望效果。
制造半导体晶体衬底的方法
接着，描述根据本实施方案制造半导体晶体衬底的方法。本文所描述的半导体晶体衬底使用MOCVD装置来形成。
首先，如图2A所示，制备由硅等形成的衬底10，并将其置于MOCVD装置的室中。由硅等形成的衬底10是硅(111)衬底。
接下来，如图2B所示，在由硅等形成在衬底10的表面上形成氮化物层11。具体而言，将衬底10置于MOCVD装置的室中。然后，将空气从室抽空，并且在室中产生氢或氮气氛。然后，将衬底10加热，直到衬底10的温度为1000℃(摄氏度)。
之后，将氨(NH3)供给到室中，使得被引入室中的氨的氮组分与衬底10表面上的硅反应以在衬底10的表面上形成SiN层，即氮化物层11。
为了使用氨等来形成SiN层(即氮化物层11)，优选衬底温度在800℃(摄氏度)和1100℃(摄氏度)之间。通过这样做，在衬底10的表面上形成的氮化物层11具有2nm至5nm范围内、优选2nm至3nm范围内的厚度。
如上所述形成的氮化物层11可以由例如包含残留氧的SiON形成。另外，在以上描述中，描述了其中将氨(NH3)供给到室中的情况。然而，例如，可以将氮气(N2)气体引入室中以产生等离子体，以使衬底10表面上的硅氮化以形成SiN层(即，氮化物层11)。
接下来，如图2C所示，形成AlN层12。具体地，在室内供给氨的状态下，还将三甲基铝(TMA)供给到室中。
通过这样做，由于利用其中氨和TMA用作源气体的MOCVD的外延生长，所以在氮化物层11上形成AlN层12。如上所述形成的AlN层12的厚度为约200nm。另外，如上所述，氮化物层11和AlN层12可顺序形成。
具体而言，从供给氨起经过预定的时间段后，供给TMA。通过这样做，可以在衬底10上层叠(依次形成)氮化物层11和AlN层12。此外，当使用其中注入(掺杂)硼(B)的衬底作为衬底10时，硼(B)可以被混入氮化物层11中。
如上所述，可以形成(制造)AlN模板(即，根据本实施方案的半导体晶体衬底)。
第二实施方案
半导体装置
接着，描述本发明的第二实施方案。在本实施方案中，提供了使用根据第一实施方案的半导体晶体衬底的半导体装置。参考图3，描述了本实施方案中的半导体装置。
在本实施方案的半导体装中，在由硅等形成的衬底10上层叠并形成氮化物层11、AlN层12、缓冲层21、电子渡越层22、电子供给层23等。
通过这样做，在电子渡越层22中，在电子渡越层22和电子供给层23之间边界表面附近的区域处形成2DEG22a。另外，在本实施方案的半导体装置中，在电子供给层23上形成栅电极31、源电极32和漏电极33。
另外，在本实施方案中，使用根据第一实施方案的半导体晶体衬底，其中在衬底10上形成氮化物层11和AlN层12。
另外，在本实施方案中，缓冲层21由厚度为约800nm的AlGaN层形成，电子渡越层22由厚度为约1200nm的GaN层形成，电子供给层23由厚度为约20nm的AlGaN层形成。
另外，在本实施方案中，如图4A所示，可以通过移除电子供给层23在栅电极31正下方的一部分而在栅电极31的正下方形成凹部51，使得在凹部51中形成栅电极31。通过这样做，可以移除(消除)栅电极31正下方的DEG22a并实现常断操作。
此外，如图4B所示，可以在电子供给层23和栅电极31之间形成p-GaN层52。通过这样做，可以移除(消除)栅电极31正下方的DEG22a并实现常断操作。
制造半导体装置的方法
接着，描述根据本实施方案的半导体装置的制造方法。通过使用根据第一实施方案的半导体晶体衬底可以形成根据本实施方案的半导体装置。
然而，在本实施方案中，描述了包括根据第一实施方案的形成半导体晶体衬底的步骤的制造半导体的方法。
首先，如图5A所示，准备由硅等形成的衬底10，并将其置于MOCVD装置的室中。由硅等形成的衬底10是硅(111)衬底。
接下来，如图5B所示，在硅等形成的衬底10的表面上形成氮化物层11。具体而言，将衬底10置于MOCVD装置的室内。
然后，将空气从室中抽空，并且在室中形成氢或氮气氛。然后，将衬底10加热，直到衬底10的温度为1000℃(摄氏度)。
之后，将氨(NH3)供给到室中，从而使引入室中的氨的氮组分与衬底10表面上的硅反应以在衬底10表面上形成SiN层，即氮化物层11。
为了使用氨等来形成SiN层(即，氮化物层11)，优选衬底温度在800℃(摄氏度)到1100℃(摄氏度)之间。
通过这样做，在衬底10表面上形成的氮化物层11具有2nm至5nm范围内、优选在2nm至3nm范围内的厚度。如上所述形成的氮化物层11可以由例如包含残余氧的SiON形成。另外，在上面的描述中，描述了其中氨(NH3)被供给到室中的情况。
然而，例如，可以将氮气(N2)气体引入室中以产生等离子体，以使衬底10表面上的硅氮化以形成SiN层(即，氮化物层11)。
接下来，如图5C所示，形成AlN层12。具体地，在室内供给氨的状态下，还将三甲基铝(TMA)供给到室中。通过这样做，由于利用其中氨和TMA用作源气体的MOCVD的外延生长，所以在氮化物层11上形成AlN层12。如上所述形成的AlN层12厚度为约200nm。
接下来，如图6A所示，通过MOCVD外延生长在AlN层12上层叠(依次形成)缓冲层21、电子渡越层22和电子供给层23。
具体而言，缓冲层21由厚度为约800nm的AlGaN层形成，电子渡越层22由厚度为约1200Bm的GaN层形成，电子供给层23由厚度为约20nm的AlGaN层形成。通过这样做，在电子渡越层22和电子供给层23之间的边界表面附近的区域中形成2DEG22a。
另外，当形成缓冲层21和电子供给层23时，使用TMA、三甲基镓(TMG)和NH3作为源气体。另外，当形成电子渡越层22时，使用TMA和NH3作为源气体。
接下来，如图6B所示，在电子供给层23上形成栅电极31、源电极32和漏电极33。
通过这样做，可以(形成)制造根据本实施方案的半导体装置。
氮化物层11
接着，描述氮化物层11和电子渡越层22等的晶体品质之间的关系。图7示意性地示出形成氮化物层11的时间段和在氮化物层11上形成电子渡越层22的GaN层表面的X-射线衍射的衍射峰半峰全宽(FWHM)之间的关系。
如图7所示，通过延长形成氮化物层11的时间段(即，通过增加氨供给到室中的时间段)，半峰全宽值(FWHM)可减小。即，电子渡越层22的晶体品质可得到改善。
具体地，当用于形成氮化物层11的时间段是30秒或更少时，与形成氮化物层11的时间段是10秒或更少的情况相比，电子渡越层22的晶体品质可以改善。
例如，当形成氮化物层11的时间段是10秒时，电子渡越层22衍射峰的半峰全宽(FWHM)值是1256弧秒。另一方面，当形成氮化物层11的时间段是60秒时，电子渡越层22衍射峰的半峰全宽(FWHM)值是796弧秒。如上所述，通过将形成氮化物层11的时间段增加到30秒或更长的时间，在氮化物层11上形成的电子渡越层22的晶体品质可以得到改善。
通过这样做，制造的半导体装置中HEMT的导通电阻值可降低。另外，如上所述形成的氮化物层11的膜厚度在2nm至5nm的范围内，优选在2nm至3nm的范围内。
接下来，描述形成氮化物层11的时间段(“形成时间段”)和氮化物层11的表面状态之间的关系。图8A至图8C示出氮化物层11表面上的原子力显微镜(AFM)照片。具体而言，图8A示出氮化物层11的形成时间段是10秒时的AFM图像。
图8B示出氮化物层11的形成时间段是30秒时的AFM图像。图8C示出氮化物层11的形成时间段是60秒时的AFM图像。如图8A至图8C所示，由于氮化物层11形成时间段的延长，黑色凹部的数目相应增加。
当在氮化物层11表面上的黑色凹陷部分的数目增加时，更有可能防止在氮化物层11上形成缓冲层21的位错。
因此，在缓冲层21上形成的电子渡越层22中的位错数目也可能减少。结果，据认为，如图7所示，在电子渡越层22的半峰全宽(FWHM)值可减小，因此，电子渡越层22的晶体品质可得到改善(增强)。
图9A和9B示出电子渡越层22表面的AFM图像。具体而言，图9A示出的电子渡越层22为其中在形成时间段为10秒(即，图8A的情况下)的氮化物层11上形成缓冲层21和电子渡越层22的AFM图像。
图9B示出的电子渡越层22为其中在形成时间段为60秒(即，图8C的情况下)的氮化物层11上形成缓冲层21和电子渡越层22的AFM图像。在图9B中的表面上发现的缺陷数目小于图9A表面上的缺陷数目。
因此，通过延长形成时间段，可以减少电子渡越层22的缺陷数目，从而提高了晶体品质。另外，通过这样做，所形成的半导体装置中HEMT的导通电阻值可减少。
第三实施方案
接着，将描述第三实施方案。在本实施方案中，提供半导体装置、电源装置和高频放大器。
在本实施方案中本发明的半导体装置是指根据第二实施方案的分立封装半导体装置。图10示意性的示出分立封装半导体装置的内部。然而，电极布置与第二实施方案的图中所示的不同。
首先，使用利用划片等切割根据第二实施方案制造的半导体装置形成的GaN基半导体材料来形成HEMT半导体芯片410。然后，通过管芯粘合剂如钎料将半导体芯片410固定在引线框420上。在这里，半导体芯片410与第二实施方案中的半导体装置对应。
接着，使用接合线431将栅电极411连接到栅极引线421，使用接合线432将源电极412连接到源极引线422，使用接合线43将漏电极4133连接到漏极引线423。
在这里，接合线431、432和433由金属材料形成。另外，在本实施方案中，栅电极411是指栅电极焊垫，其在根据第二实施方案的半导体装置中与栅电极51相连。类似地，源电极412是指源极焊垫，其在根据第二实施方案所述的半导体装置中与源电极52相连。漏电极413是指漏电极焊垫，其在根据第二实施方案的半导体装置中与漏电极53相连。
接着，使用模制树脂440、通过传递模制法进行树脂密封。通过这样做，可以制造使用GaN基半导体材料的HEMT分立封装半导体器件。
接着，描述根据本实施方案的电源装置和高频放大器。根据本实施方案的电源供给装置和高频放大器是指使用根据第二实施方案的半导体装置的电源装置和高频放大器。
首先，参照图11所示，描述根据本实施方案的电源装置。该电源装置460包括高压一次电路461、低压二次电路462以及位于一次电路461和二次电路462之间的变压器463。
一次电路461包括交流(AC)电源464、所谓的桥式整流电路465、多个开关装置(在图11的例子中有四个开关器件)466、单开关装置467等。
二次电路462包括多个开关装置(在图11的例子中有三个开关装置)468等。在图11的实例中，使用根据第一实施方案的半导体装置作为开关装置466和467。
在这里，期望的是在一次电路461中的开关装置466和467为常断型半导体。作为在二次电路462中使用的开关装置468，使用由硅形成的典型金属绝缘体半导体场效应晶体管(MISFET)。
接着，参照图12，描述根据本实施方案的高频放大器。根据本实施方案的高频放大器470可被用作例如用于便携式电话的基站的高功率放大器。
高频放大器470包括的数字预失真电路471、混频器472、功率放大器473和定向耦合器474。该数字预失真电路471对输入信号的非线性失真进行补偿。
该混频器472将非线性失真已补偿的输入信号与AC信号混合。功率放大器473将已与交流信号混合的输入信号放大。在图12的实例中，功率放大器473包括根据第一实施方案的半导体装置。
定向耦合器474执行对输入信号和输出信号等的监测。在图12的电路，通过切换操作，通过混频器472可以将输出信号可与交流信号混合并传送到数字预失真电路471。
本文的所有示例性和条件性表述旨在教导目的，以帮助读者理解本发明和由发明人贡献的概念以拓展本领域，并且可被解释为(但不限于)这些具体记载的实施例和条件，说明书中这些实施例的组织也不涉及本发明的优势或劣势的显示。虽然已详详细描述了本发明的实施方案，但是应当理解，在不脱离本发明的精神和范围的情况下可以进行多种变化、替代和变更。

Claims (20)

1.一种制造半导体晶体衬底的方法，所述方法包括：
通过将包含氮组分的气体供给到由包含硅的材料形成的衬底并由此使所述衬底的表面氮化来形成氮化物层；以及
通过供给所述包含氮组分的气体和包含Al的源气体而在所述氮化物层上形成AlN层。
2.根据权利要求1所述的方法，其中所述包含氮组分的气体是氨。
3.根据权利要求1或2所述的方法，其中在形成所述氮化物层时所述衬底的温度在800摄氏度至1100摄氏度的范围内。
4.根据权利要求1或2所述的方法，其中所述氮化物层的厚度在2nm至5nm的范围内。
5.根据权利要求1或2所述的方法，其中所述氮化物层由包含氮化硅(SiN)的材料形成。
6.根据权利要求1或2所述的方法，其中所述AlN层是通过MOCVD形成的。
7.一种制造半导体装置的方法，所述方法包括：
在基于根据权利要求1或2所述的方法制造的半导体晶体衬底的AlN层上形成缓冲层；
在所述缓冲层上形成电子渡越层；以及
在所述电子渡越层上形成电子供给层。
8.根据权利要求7所述的方法，还包括：
在所述电子供给层上形成栅电极、源电极和漏电极。
9.根据权利要求7所述的方法，其中通过MOCVD形成所述缓冲层、所述电子渡越层和所述电子供给层，
其中所述缓冲层由包含AlGaN的材料形成；
其中所述电子渡越层由包含GaN的材料形成，以及
其中所述电子供给层由包含AlGaN的材料形成。
10.一种半导体晶体衬底，包括：
由包含硅的材料形成的衬底；
形成在所述衬底上且由包含硅和氮的材料形成的氮化物层；和
在所述氮化物层上形成的AlN层。
11.根据权利要求10所述的半导体晶体衬底，其中所述氮化物层的厚度在2nm至5nm的范围内。
12.根据权利要求10或11所述的半导体晶体衬底，其中所述氮化物层由包含氮化硅(SiN)的材料形成。
13.根据权利要求10或11所述的半导体晶体衬底，其中所述衬底是硅衬底。
14.一种半导体装置，包括：
由包含硅的材料形成的衬底；
形成在所述衬底上且由包含硅和氮的材料形成的氮化物层；
在所述氮化物层上形成的AlN层；
在所述AlN层上形成的电子渡越层；和
在所述电子渡越层上形成的电子供给层。
15.根据权利要求14所述的半导体装置，其中所述衬底是硅衬底。
16.根据权利要求14或15所述的半导体装置，还包括：
在所述AlN层和所述电子渡越层之间形成的缓冲层，
其中所述缓冲层由包含AlGaN的材料形成。
17.根据权利要求14或15所述的半导体装置，
其中所述电子渡越层由包含GaN的材料形成，以及
其中所述电子供给层由包含AlGaN的材料形成。
18.根据权利要求14或15所述的半导体装置，其中在所述电子供给层上形成有栅电极、源电极和漏电极。
19.一种电源装置，包括根据权利要求14或15所述的半导体装置。
20.一种放大器，包括根据权利要求14或15所述的半导体装置。
CN201310329130.5A 2012-09-28 2013-07-31 半导体晶体衬底、半导体装置及其制造方法 Pending CN103715081A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-218248 2012-09-28
JP2012218248A JP2014072428A (ja) 2012-09-28 2012-09-28 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置

Publications (1)

Publication Number Publication Date
CN103715081A true CN103715081A (zh) 2014-04-09

Family

ID=50384332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310329130.5A Pending CN103715081A (zh) 2012-09-28 2013-07-31 半导体晶体衬底、半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20140091317A1 (zh)
JP (1) JP2014072428A (zh)
KR (1) KR101597399B1 (zh)
CN (1) CN103715081A (zh)
TW (1) TWI545220B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409900A (zh) * 2015-07-31 2017-02-15 英飞凌科技奥地利有限公司 抗击穿的hemt衬底和器件
CN109417035A (zh) * 2016-06-27 2019-03-01 赛奥科思有限公司 氮化物半导体层叠物、氮化物半导体层叠物的制造方法、半导体层叠物的制造方法和半导体层叠物的检查方法
CN110416070A (zh) * 2018-04-27 2019-11-05 英飞凌科技股份有限公司 半导体器件和制造

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6492717B2 (ja) * 2015-02-06 2019-04-03 富士通株式会社 排気浄化装置
US10170299B2 (en) * 2015-07-01 2019-01-01 Applied Materials, Inc. Method to reduce trap-induced capacitance in interconnect dielectric barrier stack
JP6566069B2 (ja) * 2018-03-22 2019-08-28 富士通株式会社 化合物半導体装置及びその製造方法
JP7202604B2 (ja) * 2018-10-23 2023-01-12 国立大学法人東海国立大学機構 Ｉｉｉ族窒化物半導体素子とその製造方法および半導体ウエハの製造方法およびテンプレート基板の製造方法
JP7224325B2 (ja) * 2019-10-24 2023-02-17 信越半導体株式会社 半導体基板の製造方法及び半導体基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285142A1 (en) * 2004-06-28 2005-12-29 Nitronex Corporation Gallium nitride materials and methods associated with the same
JP2009099691A (ja) * 2007-10-15 2009-05-07 Sanken Electric Co Ltd 電界効果半導体装置の製造方法
US20090173951A1 (en) * 2006-07-26 2009-07-09 Fujitsu Limited COMPOUND SEMICONDUCTOR DEVICE USING SiC SUBSTRATE AND ITS MANUFACTURE
CN102365763A (zh) * 2009-04-08 2012-02-29 宜普电源转换公司 GaN缓冲层中的掺杂剂扩散调制

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4981079B2 (ja) * 1998-01-16 2012-07-18 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP4784012B2 (ja) * 2001-07-27 2011-09-28 日亜化学工業株式会社 窒化物半導体基板、及びその製造方法
EP2087507A4 (en) * 2006-11-15 2010-07-07 Univ California METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE
JP4367531B2 (ja) * 2007-06-06 2009-11-18 ソニー株式会社 発光素子における電極構造の形成方法、及び、積層構造体の形成方法
WO2009139793A1 (en) * 2008-05-14 2009-11-19 S.O.I.Tec Silicon On Insulator Technologies Methods for improving the quality of group iii-nitride materials and structures produced by the methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285142A1 (en) * 2004-06-28 2005-12-29 Nitronex Corporation Gallium nitride materials and methods associated with the same
US20090173951A1 (en) * 2006-07-26 2009-07-09 Fujitsu Limited COMPOUND SEMICONDUCTOR DEVICE USING SiC SUBSTRATE AND ITS MANUFACTURE
JP2009099691A (ja) * 2007-10-15 2009-05-07 Sanken Electric Co Ltd 電界効果半導体装置の製造方法
CN102365763A (zh) * 2009-04-08 2012-02-29 宜普电源转换公司 GaN缓冲层中的掺杂剂扩散调制

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409900A (zh) * 2015-07-31 2017-02-15 英飞凌科技奥地利有限公司 抗击穿的hemt衬底和器件
CN109417035A (zh) * 2016-06-27 2019-03-01 赛奥科思有限公司 氮化物半导体层叠物、氮化物半导体层叠物的制造方法、半导体层叠物的制造方法和半导体层叠物的检查方法
CN110416070A (zh) * 2018-04-27 2019-11-05 英飞凌科技股份有限公司 半导体器件和制造

Also Published As

Publication number Publication date
KR101597399B1 (ko) 2016-02-24
KR20140042649A (ko) 2014-04-07
TWI545220B (zh) 2016-08-11
TW201413037A (zh) 2014-04-01
US20140091317A1 (en) 2014-04-03
JP2014072428A (ja) 2014-04-21

Similar Documents

Publication Publication Date Title
US9818840B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
CN103715081A (zh) 半导体晶体衬底、半导体装置及其制造方法
CN103715246B (zh) 半导体装置
TWI518899B (zh) 半導體裝置
US9269782B2 (en) Semiconductor device
CN103367423B (zh) 半导体器件和用于制造半导体器件的方法
CN102916045B (zh) 半导体器件和用于制造半导体器件的方法
CN103035697B (zh) 半导体器件及制造方法
CN104064592A (zh) 半导体器件
CN103367112B (zh) 半导体器件的制造方法、半导体器件以及半导体晶体生长衬底
JP2015037105A (ja) 半導体装置及び半導体装置の製造方法
CN103715084A (zh) 制造半导体器件的方法和半导体器件
CN103035698A (zh) 半导体器件
TW201314899A (zh) 半導體裝置
CN103325824A (zh) 半导体器件及其制造方法
JP6418032B2 (ja) 半導体装置
CN104465744A (zh) 具有由氮化物半导体制成的缓冲层的半导体器件
JP6216524B2 (ja) 半導体装置の製造方法及び半導体装置
CN103715248A (zh) 半导体器件以及用于制造半导体器件的方法
JP2017228685A (ja) 半導体装置及び半導体装置の製造方法
JP2017168862A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140409

WD01 Invention patent application deemed withdrawn after publication