CN103035697B - 半导体器件及制造方法 - Google Patents

半导体器件及制造方法 Download PDF

Info

Publication number
CN103035697B
CN103035697B CN201210265575.7A CN201210265575A CN103035697B CN 103035697 B CN103035697 B CN 103035697B CN 201210265575 A CN201210265575 A CN 201210265575A CN 103035697 B CN103035697 B CN 103035697B
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor device
semiconductor
course
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210265575.7A
Other languages
English (en)
Other versions
CN103035697A (zh
Inventor
石黑哲郎
山田敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Chuangshifang Electronic Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chuangshifang Electronic Japan Co Ltd filed Critical Chuangshifang Electronic Japan Co Ltd
Publication of CN103035697A publication Critical patent/CN103035697A/zh
Application granted granted Critical
Publication of CN103035697B publication Critical patent/CN103035697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件及制造方法。所述半导体器件包括：形成在衬底上的第一半导体层，第一半导体层包含杂质元素；形成在第一半导体层上的第二半导体层；形成在第二半导体层上的第三半导体层；以及形成在第三半导体层上的栅电极、源电极和漏电极。在半导体器件中，第二半导体层包括杂质扩散区，包含在第一半导体层中的杂质元素扩散在杂质扩散区中，杂质扩散区位于栅电极正下方并且与第一半导体层接触，并且杂质元素使杂质扩散区成为p型杂质扩散区。

Description

半导体器件及制造方法
技术领域
本文中讨论的实施方案涉及半导体器件及其制造方法。
背景技术
诸如氮化镓(GaN)、氮化铝(AlN)和氮化铟(InN)的氮化物半导体或者由GaN、AlN和InN的混合晶体形成的材料通常具有宽的带隙。这些材料被用作大功率电子器件、短波长发光器件或类似器件。其中，作为大功率器件(例如，专利文件1)，已经开发了与场效应晶体管(FET)(具体地，与高电子迁移率晶体管(HEMT))相关联的技术。包括氮化物半导体的高电子迁移率晶体管(HEMT)可以被用于大功率和高效率放大器、大功率开关器件或类似器件。
具有氮化物半导体的HEMT通常包括形成在衬底上的氮化铝镓/氮化镓(AlGaN/GaN)异质结构，其中GaN层用作电子传输层。注意，衬底可以由蓝宝石、碳化硅(SiC)、氮化镓(GaN)、硅(Si)或类似材料形成。
GaN是氮化物半导体中的一种，具有高饱和电子速度或宽带隙。因此，GaN能够获得优良的耐压性并且表现出优异的电特性。由于GaN的晶体结构是六方晶形纤维锌矿结构，所以GaN沿平行于c轴的方向被极化(纤维锌矿形式)。此外，当形成AlGaN/GaN异质结构时，AlGaN与GaN之间的晶格应变可能引起压电极化。结果，在用作沟道的GaN层的界面附近可产生高浓度的二维电子气(2DEG)。因此，可以开发出利用GaN的高电子迁移率晶体管(HEMT)作为潜在的大功率器件。
但是，当利用GaN的高电子迁移率晶体管(HEMT)处于小于或等于夹断电压的断开状态时，电流可以穿过电子传输层的位于栅电极正下方的下部，使得电流可能从漏电极侧泄漏到源电极侧。具体地，如图1所示，具有GaN的HEMT包括形成在衬底911上的缓冲层912、电子传输层913以及电子供给层914。HEMT还包括在电子供给层914上的栅电极921、源电极922和漏电极923。注意，电子传输层913由GaN形成，电子供给层914由AlGaN形成。因此，在电子传输层913与电子供给层914之间的界面附近形成了2DEG 913a。
通常，电子传输层913形成为使得电子传输层913充分厚以确保结晶度。但是，当电子传输层913厚的时候，由施加到栅电极921的电压产生的电场可能不能到达栅电极921正下方的区域的部分或区域，这可能加剧在电子传输层913的下部中的漏电流的产生。即，通过向栅电极921等施加栅电压而形成的耗尽区域919可能不能到达电子传输层913的下部，这可能加剧沿图1中示出的电子传输层913的下部中沿箭头指示的方向的漏电流的产生。当在用作大功率放大器的具有GaN的HEMT中这样的漏电流增加时，可能降低放大效率。
此外，由于高浓度的二维电子气(2DEG)，具有GaN的HEMT通常易于处于常通状态。因此，具有GaN的HEMT不能容易地获得常断特性。当前的功率电子器件市场中的许多半导体器件具有常断特性。因此，考虑到具有GaN的HEMT与半导体器件之间的相容性，非常优选的是具有GaN的HEMT具有常断特性。
相应地，公开了用于控制漏电流的多种方法。例如，可以通过减薄由GaN形成的电子传输层913或通过将用作受体的杂质如Mg或Fe掺杂到电子传输层913的下部以增加电子传输层913下部的电阻来控制漏电流(例如，专利文件1)。此外，公开了用于维持常断状态的多种方法。例如，通过在电子供给层与栅电极之间形成掺杂Mg的低电阻p型GaN层，使得可以通过由低电阻p型GaN层供给的空穴来抑制栅电极正下方的2DEG的产生，可以维持常断状态(例如，专利文件2)。
相关技术文件
专利文件1：日本公开特许公报号2002-359256
专利文件2：日本公开特许公报号2010-135641
非专利文件1：Journal of Crystal Growth 248(2003)513
然而，在维持期望的结晶度的同时降低电子传输层913的厚度可能非常困难，原因是电子传输层913的变薄可能增加导通电阻。此外，如图2所示，当在电子传输层913的下方形成掺杂有p型杂质元素如Mg的p-GaN层931时，由于Mg向GaN的扩散敏感性，所以已经掺杂在p-GaN层931中的Mg可能扩散到电子传输层913中。结果，由于Mg扩散到电子传输层913中，所以在电子传输层913中形成了Mg扩散区913b，这可能因为电子传输层913中的2DEG浓度降低或电子迁移率降低而使HEMT的特性劣化。注意，图2示出了具有GaN的HEMT的状态，其中由于Mg扩散到电子传输层913中而消除了2DEG。
相应地，可期望的是提供一种制造方法和一种通过利用氮化物半导体如GaN或类似材料作为半导体材料形成的半导体器件，所述半导体器件能够通过抑制漏极与源极之间的漏电流而表现出常断状态。
发明内容
根据实施方案的一个方面，提供了一种半导体器件，该半导体器件包括：形成在衬底上的第一半导体层，所述第一半导体层包含杂质元素；形成在第一半导体层上的第二半导体层；形成在第二半导体层上的第三半导体层；以及形成在第三半导体层上的栅电极、源电极和漏电极。在该半导体器件中，第二半导体层包括在第一半导体层中包含的杂质元素在其中扩散的杂质扩散区，所述杂质扩散区位于栅电极的正下方并且与第一半导体层接触，并且杂质元素使得杂质扩散区成为p型杂质扩散区。
本发明的目的和优点可以借助于本申请权利要求中具体指出的要素和组合来实现并获得。
应当理解，前述一般性描述和下面的详细描述两者都是示例性的和说明性的，而不限制本发明。
实施方案的其他目的和优点将部分地在下面的描述中阐述，并且将部分地由所述描述而变得明显，或者可以通过实施本发明习知。
附图说明
图1是示出利用氮化镓(GaN)的相关技术高电子迁移率晶体管(HEMT)的说明图；
图2是示出利用氮化镓(GaN)的相关技术高电子迁移率晶体管(HEMT)的另一说明图；
图3是示出根据第一实施方案的半导体器件的结构图；
图4A和图4B是示出根据第一实施方案的半导体器件的制造方法的第一过程图；
图5A和图5B是示出根据第一实施方案的半导体器件的制造方法的第二过程图；
图6是示出根据第一实施方案的半导体器件的制造方法的第三过程图；
图7是示出根据第二实施方案的半导体器件的结构图；
图8A和图8B是示出根据第二实施方案的半导体器件的制造方法的说明图；
图9是示出根据第三实施方案的半导体器件的结构图；
图10是示出根据第四实施方案的分立半导体封装件的说明图；
图11是根据第四实施方案的电源装置的电路图；以及
图12是示出根据第四实施方案的大功率放大器的结构图。
具体实施方式
在下文中，参考附图描述优选的实施方案。注意，相同的部件用相同的附图标记表示，并且省略相同部件的重复描述。
第一实施方案
(半导体器件)
首先，参考图3描述根据第一实施方案的半导体器件。根据第一实施方案的半导体器件包括在衬底11(例如Si衬底)上的由氮化铝(AlN)或类似物形成的缓冲层12和用作掺杂有p型杂质元素的第一半导体层的p型层13。根据第一实施方案的半导体器件还包括在p型层13上的由AlN或类似物形成的生长控制层14以及在p型层13和生长控制层14上的用作第二半导体层的p型扩散区15和电子传输层16，所述生长控制层14具有位于栅电极21正下方的开口31。即，p型扩散区15形成在p型层13的从生长控制层14的位于栅电极21正下方的开口31露出的区域中，使得电子传输层16形成在p型扩散区15中和生长控制层14上。注意，在根据第一实施方案的半导体器件中，“栅电极21正下方”包括经由其形成栅电极21的电子供给层17和电子传输层16下方的区域。根据第一实施方案的半导体器件还包括在电子传输层16上用作第三半导体层的电子供给层17以及在电子供给层17上的栅电极21、源电极22和漏电极23。电子传输层16由GaN形成，电子供给层17由AlGaN形成。因此，在电子传输层16中，在电子传输层16与电子供给层17之间的界面附近形成二维电子气(2DEG)16a。p型层13由掺杂有作为p型杂质元素的Mg的GaN形成。因此，当在p型层13上生长GaN晶体时，通过经由生长控制层14的露出p型层13的开口13获得包含在p型层13中的Mg来形成p型扩散区15。因此，p型扩散区15也可以被称作“杂质扩散区”。注意，由于电子传输层16形成在生长控制层14上，所以电子传输层16将不会获得Mg。相应地，电子传输层16由不含Mg的GaN形成。或者，p型层13可以由掺杂有p型杂质元素的AlGaN形成。
因此，p型扩散区15形成在p型层13的位于栅电极21正下方的区域中。利用该配置，在2DEG 16a中的在p型扩散区15正上方的区域中，即在栅电极21正下方的区域中可能几乎不存在电子。因此，根据第一实施方案的半导体器件能够表现出常断状态。此外，由于p型扩散区15的电阻增加，所以可以通过在位于栅电极21正下方的比电子传输层16低的层中形成p型扩散区15来抑制漏电流从漏电极23流向源电极22。注意，作为一个替代方案，生长控制层14可以由其他氮化物如AlGaN、InAlN、SiOx和SiN来形成。
(半导体器件的制造方法)
接下来，参考图4A至图6描述根据第一实施方案的半导体器件的制造方法。
首先，如图4A中所示，通过金属有机气相外延(MOVPE)在衬底11上外延生长缓冲层12和p型层13。当通过MOVPE在衬底11上外延生长缓冲层12和p型层13时，使用三甲基铝(TMA)作为Al的源气体，使用三甲基镓(TMG)作为Ga的源气体，并且，使用氨(NH3)作为N的源气体。此外，使用环戊二烯基镁(Cp2Mg)作为被掺杂为杂质元素的Mg的源气体。注意，利用氢(H2)作为载气来将这些源气体提供至MOVPE器件的反应器。
衬底11由蓝宝石、硅(Si)、碳化硅(SiC)或类似物制成。优选地，衬底11由高电阻材料制成，该高电阻材料具有高至足以防止漏电流泄漏到衬底11中的电阻。在该实施方案中，衬底11由Si制成。
在氢气氛中对衬底11进行几分钟的热处理后形成缓冲层12。通过首先形成AlN层和随后形成AlGaN层来形成缓冲层12。优选地，为了减小由衬底11引起的位错，优选的是缓冲层12较厚。然而，不优选的是将缓冲层12形成为过厚以防止缓冲层12开裂。因此，优选地，缓冲层12的厚度在200nm到1000nm的范围内。或者，缓冲层12可以是具有其中GaN和AlN交替形成的周期结构的超晶格缓冲材料，或者缓冲层12可以具有其中Al的组成比从AlN变化至GaN的梯度组成结构。注意，形成缓冲层12的温度可以为约1000℃。
在缓冲层12上形成P型层13。p型层13由掺杂有作为p型杂质元素的Mg的GaN形成。p型层13的厚度在100nm到300nm的范围内。注意，掺杂过量的Mg可能导致p型层13和形成在p型层13上的电子传输层16中的结晶度降低。因此，待掺杂的Mg的优选浓度可以在5×1017cm-3到5×1019cm-3的范围内。在本实施方案中，以1×1019cm-3的浓度掺杂Mg。此外，在本实施方案中，使用Mg作为p型杂质元素；然而，作为一个替代方案，可以使用其他杂质元素作为p型杂质元素，只要所述杂质元素为p型即可。
接下来，如图4B所示，在p型层13上形成用于形成生长控制层14的AlN膜14a。具体地，通过MOVPE、溅射或类似方法形成AlN膜14a。在500℃到800℃的温度范围内，通过MOVPE形成AlN膜14a。通常，在约1000℃或更高的温度下，通过MOVPE形成p型层13以及稍后描述的电子传输层16和电子供给层17。然而，在比用于形成p型层13以及电子传输层16和电子供给层17的温度范围低的温度范围内形成AlN膜14a。由于在比正常沉积温度范围低的温度下形成AlN膜14a，所以AlN膜可以被特别称作“低温AlN”(LT-Al AlN)。由于在低温下形成AlN膜14a，所以所获得的AlN膜14a是多晶膜。注意，所获得的AlN膜14a可以是多晶膜或非晶膜。还要注意，AlN膜14a的厚度在5nm到50nm的范围内。
接下来，如图5A所示，通过在AlN膜14a中形成开口31来形成生长控制层14。具体地，向AlN膜14a的整个表面施加光刻胶，然后将施加有光刻胶的AlN膜14a暴露于光，以利用曝光装置来执行显影，从而形成具有与开口31对应的开口的光刻胶图案(未示出)。之后，通过反应离子蚀刻(RIE)或类似方法从没有形成光刻胶图案的区域中移除AlN膜14a，并且随后使用有机溶剂或类似物移除光刻胶图案。结果，可以形成由AlN形成的生长控制层14。
接下来，如图5B所示，通过MOVPE在形成有生长控制层14的一侧形成p型扩散区15和电子传输层16，并且进一步在电子传输层16上形成电子供给层17。通过生长GaN晶体来形成p型扩散区15和电子传输层16两者。首先，在开口31中生长形成p型扩散区15和电子传输层16的GaN，通过露出p型层13的并且不形成生长控制层14的开口31从p型层13获得作为杂质元素的Mg而形成p型扩散区15。通常，GaN容易以二维(2D)生长模式来生长。因此，GaN可以生长得较厚以获得更平坦的GaN膜。然而，由于优选的是在没有形成生长控制层14的区域中形成p型扩散区15，所以在三维(3D)生长占优的条件如高压条件下形成p型扩散区15。在已经形成具有期望厚度的p型扩散区15之后，在其中GaN以二维方式生长的条件下形成电子传输层16。在这种情况下，为了避免由位错引起的2DEG 16a中的电子密度降低或电子迁移率降低，电子传输层16的厚度范围可以是500nm到1000nm。相应地，在p型层13的从生长控制层14的位于栅电极21正下方的开口31露出的区域中形成p型扩散区15，使得在p型扩散区15中和生长控制层14上形成由GaN形成的电子传输层16。注意，在该实施方案中，p型扩散区15形成为使得电子传输层16的表面与p型扩散区15之间的界面位于电子传输层16的表面的下方几百纳米处。此外，生长控制层14也可以用作用于防止Mg的上述扩散的层以及用作用于在生长控制层14上形成电子传输层16的生长核形成层。
随后，在电子传输层16上形成电子供给层17。注意，电子供给层17形成为使得AlGaN的厚度为约20nm。当电子供给层17表示为AlxGa1-xN时，为了防止由晶格失配引起的结晶度降低，电子供给层17形成为使得X值小于或等于0.3。
接下来，如图6所示，在电子供给层17上形成栅电极21、源电极22和漏电极23。具体地，向电子供给层17施加光刻胶，然后将施加有光刻胶的电子供给层17暴露于光，以利用曝光装置来执行显影，从而形成具有对应于形成源电极22和漏电极23的区域的开口的光刻胶图案(未示出)。之后，通过沉积过程如真空沉积在光刻胶图案上沉积金属膜。随后，用有机溶剂或类似物浸渍沉积在光刻胶图案上的金属膜，以移除金属膜以及光刻胶图案。结果，形成源电极22和漏电极23。随后，再次向电子供给层17施加光刻胶，然后将施加有光刻胶的电子供给层17暴露于光，以利用曝光装置来显影，从而形成具有对应于形成栅电极21的区域的开口的光刻胶图案(未示出)。之后，通过沉积过程如真空沉积在光刻胶图案上沉积金属膜。随后，用有机溶剂或类似物浸渍沉积在光刻胶图案上的金属膜，以移除金属膜以及光刻胶图案。结果，形成栅电极21。
相应地，以上述方式制造了用作根据第一实施方案的半导体器件的具有GaN的HEMT。
第二实施方案
(半导体器件)
接下来，参考图7描述根据第二实施方案的半导体器件。根据第二实施方案的半导体器件包括在栅电极附近形成栅极凹部的结构。
具体地，根据第二实施方案的半导体器件包括在衬底11(例如Si衬底)上的由氮化铝(AlN)或类似材料形成的缓冲层12和用作掺杂有p型杂质元素的第一半导体层的p型层13。根据第二实施方案的半导体器件还包括在p型层13上的由AlN或类似材料形成的生长控制层14以及在p型层13和生长控制层14上的用作第二半导体层的p型扩散区15和电子传输层16，所述生长控制层14具有位于栅电极21正下方的开口31。即，在p型层13的从生长控制层14的位于栅电极21正下方的开口31露出的区域中形成p型扩散区15，使得电子传输层16形成在p型扩散区15中和生长控制层14上。根据第二实施方案的半导体器件还包括在电子传输层16上的用作第三半导体层的电子供给层17以及在电子供给层17表面的形成栅电极21的区域中的凹形栅极凹部131。栅电极21形成在电子供给层17上并且包括电子供给层17的栅极凹部131的内部区域。源电极22和漏电极23形成在电子供给层17上。电子传输层16由GaN形成，电子供给层17由AlGaN形成。因此，在电子传输层16中，在电子传输层16与电子供给层17之间的界面附近形成了二维电子气(2DEG)16a。p型层13由掺杂有作为p型杂质元素的Mg的GaN形成。因此，当在p型层13上生长GaN晶体时，通过经由生长控制层14的露出p型层13的开口31获得包含在p型层13中的Mg来形成p型扩散区15。因此，p型扩散区15也可以被称作“杂质扩散区”。注意，由于电子传输层16形成在生长控制层14上，所以电子传输层16将不会获得Mg。相应地，电子传输层16由不含Mg的GaN形成。
因此，p型扩散区15形成在p型层13的位于栅电极21正下方的区域中。利用该配置，在2DEG 16a中的位于p型掺杂区域15正上方的区域中，即在栅电极21正下方的区域中可能几乎不存在电子。因此，根据第二实施方案的半导体器件能够表现出常断状态。此外，根据第二实施方案的半导体器件包括栅极凹部131，并且因此，根据第二实施方案的半导体器件更可能维持常断状态。此外，由于p型扩散区15的电阻增加，所以可以通过在位于栅电极21正下方的比电子传输层16低的层中形成p型扩散区15来抑制漏电流从漏电极23流向源电极22。
(半导体器件的制造方法)
接下来，描述根据第二实施方案的半导体器件的制造方法。根据第二实施方案的半导体器件的制造方法包括：在实施图4A至图5B中示出的用于形成根据第一实施方案的半导体器件的步骤之后，形成栅极凹部131。
具体地，在实施与用于制造根据第一实施方案的半导体器件的方法的图4A至图5B中示出的步骤类似的步骤以形成图5B中获得的产品之后，如图8A所示，在电子供给层17的表面中形成凹形栅极凹部131。栅电极凹部131形成在电子供给层17表面的形成栅电极21的区域中。随后，向电子供给层17施加光刻胶，然后将施加有光刻胶的电子供给层17暴露于光，以利用曝光装置来显影，从而形成具有对应于形成凹形栅极凹部131的区域的开口的光刻胶图案(未示出)。之后，通过反应离子蚀刻(RIE)或类似方法从没有形成光刻胶图案的区域中移除电子供给层17。之后，使用有机溶剂或类似物移除光刻胶图案。
接下来，如图8B所示，在电子供给层17上形成栅电极21、源电极22和漏电极23。具体地，向电子供给层17施加光刻胶，然后将施加有光刻胶的电子供给层17暴露于光，以利用曝光装置来执行显影，从而形成具有对应于形成源电极22和漏电极23的区域的开口的光刻胶图案(未示出)。之后，通过沉积过程如真空沉积在光刻胶图案上沉积金属膜。随后，用有机溶剂或类似物浸渍沉积在光刻胶图案上的金属膜，以移除金属膜以及光刻胶图案。结果，形成源电极22和漏电极23。随后，再次向电子供给层17施加光刻胶，然后将施加有光刻胶的电子供给层17暴露于光，以利用曝光装置来显影，从而形成具有对应于形成栅电极21的区域的开口的光刻胶图案(未示出)。在这种情况下，通过调整栅电极21的位置，在形成在电子供给层17表面中的栅极凹部131的内部区域或类似位置之中形成栅电极21，使得栅电极21的位置匹配栅极凹部131的位置。即，具有开口的光刻胶图案形成在电子供给层17的表面上，使得栅极凹部131从光刻胶图案的形成栅电极21的开口露出。之后，通过沉积过程如真空沉积在光刻胶图案上沉积金属膜。随后，用有机溶剂或类似物浸渍沉积在光刻胶图案上的金属膜，以移除金属膜以及光刻胶图案。结果，形成栅电极21。
相应地，以上述方式制造用作根据第二实施方案的半导体器件的具有GaN的HEMT。注意，根据第二实施方案的半导体器件的其他特征与根据第一实施方案的半导体器件的那些特征类似。
第三实施方案
接下来，参考图9描述根据第三实施方案的半导体器件。根据第三实施方案的半导体器件包括在电子供给层17上形成绝缘膜140的结构。具有这样的绝缘膜140的半导体器件能够减小栅极漏电流。绝缘膜140可以由氧化铝(Al2O3)或类似材料形成。
根据第三实施方案的半导体器件的制造方法包括在通过实施用于形成根据第一实施方案的半导体器件的图4A至5B中示出的步骤所获得的电子供给层17上形成源电极22和漏电极23，并且之后形成用作栅极绝缘膜的绝缘膜140。绝缘膜140可以通过化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺或溅射工艺来沉积。
之后，在绝缘膜140的预定区域中形成栅电极21。即，在绝缘膜140上在形成p型扩散区15的区域中形成栅电极21。
由此，按以上述方式形成了根据第三实施方案的半导体器件。
注意，根据第三实施方案的半导体器件的其他特征与根据第一实施方案的半导体器件的那些特征类似。另外，根据第三实施方案的半导体器件也可以应用于根据第二实施方案的半导体器件。
第四实施方案
接下来，描述第四实施方案。第四实施方案描述了半导体封装件、电源装置和高频放大器。
根据第四实施方案的半导体封装件包括根据第一实施方案至第三实施方案之一的半导体器件的分立封装件，其在下文中被称作“分立半导体封装件”，并且参考图10描述根据第四实施方案的分立半导体封装件。注意，图10示意性地示出了分立半导体封装的内部构造。因此，分立半导体封装件的构造中的电极等的布置可以与根据第一实施方案至第三实施方案之一的半导体器件的电极等的布置不同。
首先，可以通过对在第一实施方案至第三实施方案中的一种实施方案中制造的半导体器件划片来形成由GaN半导体材料制成的高电子迁移率晶体管(HEMT)半导体芯片410。使用管芯附接粘合剂430(例如钎料)将半导体芯片410固定到引线框420上。注意，半导体芯片410对应于根据第一实施方案至第三实施方案之一的半导体器件。
随后，使用接合线431将栅电极411连接到栅极引线421。使用接合线432将源电极412连接到源极引线422。使用接合线433将漏电极413连接到漏极引线423。注意，接合线431、432和433由金属材料如铝(Al)形成。此外，在根据第四实施方案的半导体封装件中，栅电极411是连接到根据第一实施方案至第三实施方案之一的半导体器件的栅电极21的栅电极焊垫。此外，源电极412是连接到根据第一实施方案至第三实施方案之一的半导体器件的源电极22的源电极焊垫。此外，漏电极413是连接到根据第一实施方案至第三实施方案之一的半导体器件的漏电极23的漏电极焊垫。
随后，使用模制树脂440通过塑性模制(例如传递模制)密封所获得的产品。因此，制造了利用GaN半导体材料的分立HEMT半导体封装件。
接下来，描述根据第四实施方案的电源装置和高频放大器。可以通过利用根据第一实施方案至第三实施方案的半导体器件中的任一种半导体器件来形成第四实施方案中的电源装置和高频放大器。
首先，参考图11描述第四实施方案中的电源装置。在第四实施方案中的电源装置460包括高压一次电路461、低压二次电路462和布置在一次电路461与二次电路462之间的变压器463。一次电路461包括交流(AC)电源464、所谓的“桥式整流电路”465、多个开关元件(在图11的实例中是四个)466和开关元件467。二次电路462包括多个开关元件(在图11的实例中是三个)468。在图11的实例中，根据第一实施方案至第三实施方案之一的半导体器件用作一次电路461的开关元件466和开关元件467。注意，优选地，一次电路461的开关元件466和开关元件467是常断型半导体器件。另外，在二次电路462中使用的开关元件使用由硅形成的普通金属绝缘体半导体场效应晶体管(MISFET)。
接下来，参考图12描述第四实施方案中的高频放大器。在第四实施方案中的高频放大器470可以作为移动电话基站的功率放大器。高频放大器470包括数字预失真电路471、混频器472、功率放大器473和定向耦合器474。数字预失真电路471配置为补偿输入信号的非线性应变。
混频器472配置为将其非线性应变已被补偿的输入信号与交流(AC)信号混合。
功率放大器473配置为放大与AC信号混合的输入信号。在图12的实例中，功率放大器473包括根据第一实施方案至第三实施方案之一的半导体器件。定向耦合器474配置为监控输入信号或输出信号。在图12中示出的电路中，混频器472可以将输出信号与AC信号混合，并且将输出信号和AC信号的混合信号提供给数字预失真电路471。
根据公开的实施方案，可以通过利用氮化物半导体如GaN或类似材料作为半导体材料来形成半导体器件和制造方法，所述半导体器件能够通过抑制漏极与源极之间的漏电流而表现出常断状态。
本文记载的所有实施例和条件用语意图用于教导的目的，以帮助读者理解本发明和由发明人贡献的促进本领域的概念，并且应当被理解为不限于这些具体记载的实施例和条件，而且说明书中的这些实施例的组织也不涉及示出本发明的优势或劣势。尽管已经详细描述了本发明的实施方案，但是应该理解，可以在不脱离本发明的精神和范围的情况下对其做出多种变化、替代和改变。

Claims (19)

1.一种半导体器件，包括：
形成在衬底上的第一半导体层，所述第一半导体层包含杂质元素；
形成在所述第一半导体层上的第二半导体层；
形成在所述第二半导体层上的第三半导体层；和
形成在所述第三半导体层上的栅电极、源电极和漏电极，
形成在所述第一半导体层与所述第二半导体层之间的生长控制层，所述生长控制层具有位于形成所述栅电极的区域正下方的开口，其中
所述第二半导体层包括杂质扩散区，包含在所述第一半导体层中的杂质元素扩散到所述杂质扩散区中，所述杂质扩散区位于所述栅电极正下方并且与所述第一半导体层接触，并且其中
所述杂质元素使所述杂质扩散区成为p型杂质扩散区。
2.根据权利要求1所述的半导体器件，其中所述杂质元素是镁Mg。
3.根据权利要求1所述的半导体器件，其中所述杂质扩散区不与所述第三半导体层接触。
4.根据权利要求1所述的半导体器件，其中所述生长控制层由包含氮化铝AlN、氮化铝镓AlGaN、氮化铟铝InAlN、氧化硅SiOx和氮化硅SiN中的任一种的材料形成。
5.根据权利要求1所述的半导体器件，其中所述生长控制层是多晶的或非晶的。
6.根据权利要求1所述的半导体器件，其中所述生长控制层的厚度在5nm到50nm的范围内。
7.根据权利要求1所述的半导体器件，其中包含在所述第一半导体层中的杂质元素的浓度在5×1017cm-3到5×1019cm-3的范围内。
8.根据权利要求1所述的半导体器件，其中，所述第一半导体层由包含所述p型杂质元素的氮化镓GaN或氮化铝镓AlGaN形成。
9.根据权利要求1所述的半导体器件，其中所述第二半导体层由包含氮化镓GaN的材料形成。
10.根据权利要求1所述的半导体器件，其中，所述第三半导体层由包含氮化铝镓AlGaN的材料形成。
11.根据权利要求1所述的半导体器件，其中所述第三半导体层包括在形成所述栅电极的区域中的凹形栅极凹部，并且所述栅电极形成在包括所述凹形栅极凹部的内部区域的区域中。
12.根据权利要求1所述的半导体器件，还包括：
在所述第三半导体层与所述栅电极之间的绝缘膜。
13.一种电源装置，包括根据权利要求1所述的半导体器件。
14.一种放大器，包括根据权利要求1所述的半导体器件。
15.一种用于制造半导体器件的方法，所述方法包括：
在衬底上形成第一半导体层，所述第一半导体包含杂质元素；
在所述第一半导体层上形成生长控制层，所述生长控制层具有开口；
在所述生长控制层上和所述第一半导体层的从所述生长控制层的所述开口露出的区域中形成第二半导体层；
在所述第二半导体层上形成第三半导体层；以及
在所述第三半导体层上形成栅电极、源电极和漏电极，其中
所述生长控制层的所述开口形成在所述栅电极正下方的位置处，以及
所述杂质元素使所述第二半导体层成为p型第二半导体层。
16.根据权利要求15所述的方法，其中所述杂质元素是镁Mg。
17.根据权利要求15所述的方法，其中所述第一半导体层、所述第二半导体层和所述第三半导体层是通过金属有机气相外延MOVPE形成的。
18.根据权利要求15所述的方法，其中所述生长控制层是在比形成所述第一半导体层、所述第二半导体层和所述第三半导体层的温度低的温度下形成的。
19.根据权利要求15所述的方法，其中所述第二半导体层是由于在所述第一半导体层的从所述生长控制层的所述开口露出的区域中的第一晶体生长而形成的。
CN201210265575.7A 2011-09-28 2012-07-27 半导体器件及制造方法 Active CN103035697B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-213472 2011-09-28
JP2011213472A JP5784441B2 (ja) 2011-09-28 2011-09-28 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103035697A CN103035697A (zh) 2013-04-10
CN103035697B true CN103035697B (zh) 2015-08-19

Family

ID=47910294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210265575.7A Active CN103035697B (zh) 2011-09-28 2012-07-27 半导体器件及制造方法

Country Status (5)

Country Link
US (1) US8878248B2 (zh)
JP (1) JP5784441B2 (zh)
KR (1) KR101272365B1 (zh)
CN (1) CN103035697B (zh)
TW (1) TWI505463B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6392498B2 (ja) * 2013-03-29 2018-09-19 富士通株式会社 化合物半導体装置及びその製造方法
JP6111821B2 (ja) * 2013-04-25 2017-04-12 三菱電機株式会社 電界効果トランジスタ
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
CN107227490B (zh) * 2016-03-23 2021-06-18 松下知识产权经营株式会社 Iii族氮化物半导体及其制造方法
US20180061975A1 (en) * 2016-08-24 2018-03-01 Rohm Co., Ltd. Nitride semiconductor device and nitride semiconductor package
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
TWI674673B (zh) * 2018-11-05 2019-10-11 新唐科技股份有限公司 高電子遷移率電晶體元件及其製造方法
US11810971B2 (en) 2019-03-21 2023-11-07 Transphorm Technology, Inc. Integrated design for III-Nitride devices
KR20210061198A (ko) * 2019-11-19 2021-05-27 삼성전자주식회사 반도체 구조체, 이를 포함하는 트랜지스터 및 트랜지스터의 제조방법
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
WO2022031465A1 (en) 2020-08-05 2022-02-10 Transphorm Technology, Inc. Iii-nitride devices including a depleting layer
CN116013982A (zh) * 2022-08-24 2023-04-25 成都功成半导体有限公司 一种降低晶格失配的GaN HEMT功率器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789445A (zh) * 2008-12-22 2010-07-28 三垦电气株式会社 半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7459718B2 (en) * 2005-03-23 2008-12-02 Nichia Corporation Field effect transistor
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
EP2117040B1 (en) 2007-02-27 2018-05-16 Fujitsu Limited Compound semiconductor device and process for producing the same
JP2008235613A (ja) * 2007-03-22 2008-10-02 Eudyna Devices Inc 半導体装置
US8008689B2 (en) * 2007-08-23 2011-08-30 Ngk Insulators, Ltd. MIS gate structure type HEMT device and method of fabricating MIS gate structure type HEMT device
EP2346071B1 (en) * 2008-10-29 2017-04-05 Fujitsu Limited Compound semiconductor device and method for manufacturing the same
JP5468768B2 (ja) 2008-12-05 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP2010238752A (ja) * 2009-03-30 2010-10-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5625338B2 (ja) * 2009-11-30 2014-11-19 日亜化学工業株式会社 電界効果トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789445A (zh) * 2008-12-22 2010-07-28 三垦电气株式会社 半导体装置

Also Published As

Publication number Publication date
US8878248B2 (en) 2014-11-04
TWI505463B (zh) 2015-10-21
US20130075785A1 (en) 2013-03-28
JP2013074210A (ja) 2013-04-22
JP5784441B2 (ja) 2015-09-24
TW201314888A (zh) 2013-04-01
KR20130034579A (ko) 2013-04-05
CN103035697A (zh) 2013-04-10
KR101272365B1 (ko) 2013-06-07

Similar Documents

Publication Publication Date Title
CN103035697B (zh) 半导体器件及制造方法
CN103077890B (zh) 半导体器件和制造方法
CN103715246B (zh) 半导体装置
US9184241B2 (en) Semiconductor apparatus
CN102916045B (zh) 半导体器件和用于制造半导体器件的方法
TWI476914B (zh) 半導體裝置及半導體裝置之製造方法
CN104518019B (zh) 半导体器件及其制造方法
JP2014183125A (ja) 半導体装置
TW201513342A (zh) 半導體裝置及其製造方法
JP2017195299A (ja) 半導体装置及び半導体装置の製造方法
WO2012008027A1 (ja) 化合物半導体装置及びその製造方法
KR101473577B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN104465744A (zh) 具有由氮化物半导体制成的缓冲层的半导体器件
CN103000684B (zh) 半导体晶体衬底、半导体晶体衬底的制造方法、半导体器件的制造方法、电源装置和放大器
JP2016139655A (ja) 半導体装置及び半導体装置の製造方法
JP2014183124A (ja) 半導体装置の製造方法及び半導体装置
JP6106951B2 (ja) 半導体装置及び半導体装置の製造方法
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140731

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140731

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant