DE102018110240A1 - Halbleitervorrichtung und Herstellung - Google Patents

Halbleitervorrichtung und Herstellung Download PDF

Info

Publication number
DE102018110240A1
DE102018110240A1 DE102018110240.2A DE102018110240A DE102018110240A1 DE 102018110240 A1 DE102018110240 A1 DE 102018110240A1 DE 102018110240 A DE102018110240 A DE 102018110240A DE 102018110240 A1 DE102018110240 A1 DE 102018110240A1
Authority
DE
Germany
Prior art keywords
semiconductor device
semiconductor substrate
plasma
species
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018110240.2A
Other languages
English (en)
Inventor
Oliver Humbel
Ravi Keshav Joshi
Markus Kahn
Philipp Sebastian Koch
Bernhard Leitl
Christian Maier
Gerhard Schmidt
Jürgen Steinbrenner
Angelika Koprowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018110240.2A priority Critical patent/DE102018110240A1/de
Priority to KR1020190048405A priority patent/KR20190125209A/ko
Priority to CN201910343213.7A priority patent/CN110416070A/zh
Priority to US16/395,772 priority patent/US20190333765A1/en
Publication of DE102018110240A1 publication Critical patent/DE102018110240A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4488—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by in situ generation of reactive gas by chemical or electrochemical reaction
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide

Abstract

Ein Verfahren zur Herstellung einer Hochspannungshalbleitervorrichtung umfasst ein Aussetzen eines Halbleitersubstrats gegenüber einem Plasma, um eine Schutzstoffschicht auf dem Halbleitersubstrat auszubilden. Eine Halbleitervorrichtung umfasst ein Halbleitersubstrat und eine Schutzstoffschicht auf dem Halbleitersubstrat.

Description

  • HINTERGRUND DER ERFINDUNG
  • Verwendet in Leistungshalbleitern, neigen dielektrische Filme dazu, unter rauen Bedingungen instabil zu sein, zum Beispiel, im Betrieb bei hohen Temperaturen oder in einer Umgebung mit hoher Luftfeuchtigkeit. Unter rauen Bedingungen, zum Beispiel, wenn für eine Dauer von etwa 100 Stunden einer rauen Atmosphäre mit 80% oder mehr Feuchtigkeit, bei einer Temperatur von 80°C oder mehr, ausgesetzt, absorbiert eine Oxidschicht, die als dielektrischer Film verwendet wird, Wasser, was zu elektrischen Driftphänomenen und Versagen des dielektrischen Films führt, einer Hochspannung zu widerstehen, die gleich oder größer als etwa 80% der maximalen Designspannung der Leistungshalbleitervorrichtung ist.
  • Amorphe Siliziumkarbid (a-SiC) Filme wurden verwendet, um den Leistungshalbleiterwiderstand zu erhöhen. Unter Einwirkung eines starken elektrischen Feldes, wie es für den Betrieb der Leistungshalbleitervorrichtung typisch ist, wird Wasser einer Proteolyse unterzogen. Infolgedessen wird das amorphe Siliziumkarbid in anodischen Abschnitten der Leistungshalbleitervorrichtung oxidiert.
  • Die unabhängigen Ansprüche definieren die Erfindung in verschiedenen Aspekten. Die abhängigen Ansprüche geben ausgewählte Elemente von Ausführungsformen gemäß der Erfindung in verschiedenen Aspekten an.
  • KURZDARSTELLUNG
  • In einem Aspekt wird ein Verfahren zur Herstellung einer Hochspannungshalbleitervorrichtung offenbart. Das Verfahren umfasst ein Aussetzen eines Halbleitersubstrats gegenüber einem Plasma, um eine Schutzstoffschicht auf dem Substrat zu bilden. Das Plasma beinhaltet eine inerte Spezies.
  • In einem Aspekt wird eine Halbleitervorrichtung offenbart. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat und eine Schutzstoffschicht. Die Schutzstoffschicht umfasst eines oder mehreres aus einer Gruppe bestehend aus: kristallinem Siliziumkarbid, amorphem Siliziumkarbid, Nitrid.
  • Die unabhängigen Ansprüche stellen die Erfindung in verschiedenen Aspekten dar. Die abhängigen Ansprüche geben Ausführungsformen gemäß der Erfindung an.
  • Figurenliste
  • Die beigefügten Zeichnungen sind enthalten, um ein weiteres Verständnis der vorliegenden Erfindung bereitzustellen und sind in diese Beschreibung integriert und bilden einen Teil davon. Die Zeichnungen veranschaulichen Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erklären.
    • 1 ist ein Flussdiagramm, das ein Verfahren gemäß einigen Ausführungsformen veranschaulicht.
    • 2A ist ein schematisches Diagramm, das schematisch eine Querschnittsteilansicht eines Halbleitersubstrats gemäß einigen Ausführungsformen darstellt.
    • 2B ist ein schematisches Diagramm, das schematisch eine Querschnittsteilansicht eines Halbleiter-Halbprodukts gemäß einigen Ausführungsformen darstellt.
    • 2C ist ein schematisches Diagramm, das schematisch eine Querschnittsteilansicht einer Halbleitervorrichtung gemäß einigen Ausführungsformen darstellt.
  • Ähnlich Bezugszeichen bezeichnen entsprechende ähnliche Teile. Die Elemente der Zeichnungen sind nicht notwendigerweise relativ zueinander skaliert. Insbesondere werden Querschnittsansichten nicht maßstabsgetreu dargestellt und die Größenverhältnisse der dargestellten Strukturen können von denen der Abbildungen abweichen. Da Komponenten von Ausführungsformen gemäß der vorliegenden Erfindung in einer Reihe von verschiedenen Ausrichtungen positioniert sein können, kann zur Veranschaulichung eine Richtungsterminologie verwendet werden, die jedoch in keiner Weise einschränkend ist, sofern nicht ausdrücklich etwas anderes angegeben ist. Es ist zu beachten, dass Ansichten beispielhafter Ausführungsformen lediglich dazu dienen, ausgewählte Merkmale der Ausführungsform zu veranschaulichen.
  • Andere Ausführungsformen gemäß der vorliegenden Erfindung und viele der beabsichtigten Vorteile der vorliegenden Erfindung werden leicht zu erkennen sein, da sie durch die folgende detaillierte Beschreibung besser verstanden werden. Es ist zu verstehen, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in einem einschränkenden Sinne zu verstehen, und der Umfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • DETAILLIERTE BESCHREIBUNG
  • Unten werden Ausführungsformen, Implementierungen und damit verbundene Effekte unter Bezugnahme auf die beigefügten Zeichnungen offenbart.
  • 1 ist ein Flussdiagramm, das ein Verfahren 100 gemäß einigen Ausführungsformen darstellt. Im Allgemeinen kann das Verfahren bei der Herstellung einer Hochspannungshalbleitervorrichtung verwendet werden, zum Beispiel, aus einem Wafer. Unten wird bei der Erläuterung des Verfahrens auch auf eine beispielhafte Halbleitervorrichtung 200 verwiesen, die in den 2A, 2B und 2C dargestellt ist. Es sollte jedoch verstanden werden, da der Fachmann leicht verstehen wird, dass das Verfahren 100 auch zur Herstellung von Halbleitervorrichtungen verwendet werden kann, die sich von der Halbleitervorrichtung 200 unterscheiden können, die lediglich eine beispielhafte Ausführungsform ist.
  • Bei S110 wird ein Substrat 210 (2A), wie ein Wafer, vorgesehen. Zum Beispiel kann das Substrat 210 kristallin sein. In einigen Ausführungsformen ist das Material des Substrats 210 ein Halbleiter. In einigen Ausführungsformen umfasst das kristalline Substrat 210 eins oder mehreres aus einer Gruppe von Materialien, bestehend aus: Silizium, Siliziumkarbid, Galliumarsenid, Galliumnitrid.
  • Bei S120 wird Oxid 211 von dem Substrat 210 entfernt. Zum Beispiel kann die Entfernung durch Polieren des Substrats 210 erreicht werden. In einigen Ausführungsformen wird das Substrat 210 in eine Plasmakammer eingestellt. Die Plasmakammer kann ein Plasma einschließen. In der Plasmakammer kann dann das Oxid 211 vom Substrat 210 entfernt werden. Insbesondere kann das Oxid 211 von der Oberfläche 212 des Substrats 210 entfernt werden, die dem offenen Raum in der Kammer zugewandt ist, indem die Oberfläche 212 dem Plasma ausgesetzt wird. Mindestens ein Effekt kann sein, dass die herzustellende Halbleitervorrichtung zuverlässiger wird. Insbesondere kann, wie in Bezug auf 2B gesehen werden kann, ohne das Oxid 211, ein Übergang an einer Grenzfläche 212 des Substrats 210 zu einer anderen Stoffschicht gut definiert sein.
  • Bei S130 wird das Substrat 210 einem zweiten Plasma ausgesetzt. Es sollte verstanden werden, dass in einigen Ausführungsformen das erste Plasma auch das zweite Plasma ist. In einigen Ausführungsformen umfasst das zweite Plasma eine inerte Spezies. Zum Beispiel kann das Plasma Helium und/oder Argon umfassen. In einigen Ausführungsformen beinhaltet das Plasma eines oder mehreres einer Gruppen von Bestandteilen, bestehend aus: Stickstoffionen, Kohlenstoffionen, Methan, Ethylen, Ethen. Mindestens ein Effekt kann sein, dass das Plasma Plasmateilchen auf dem Substrat 210 abscheidet, wodurch sich eine Schutzstoffschicht 220 auf dem Substrat bildet. So bilden sich in einigen Ausführungsformen die Schutzstoffschichten direkt auf dem Substrat. In einigen Ausführungsformen werden das Entfernen des Oxids von der Oberfläche des Substrats 210 und das Aussetzen der Oberfläche 210 gegenüber dem Plasma in einem Schritt durchgeführt.
  • In einigen Ausführungsformen umfasst das Verfahren ein Bereitstellen eines Gases in der Plasmakammer. Das Gas kann einem elektrischen Wechselfeld ausgesetzt werden. Zumindest ein Effekt kann sein, dass einige der Teilchen des Plasmas von einem oder mehreren Elektronen befreit werden, um zu geladenen Teilchen zu werden, d.h. Ionen, die so das Plasma ausbilden.
  • In einigen Ausführungsformen reagieren einige der Bestandteile des Plasmas, d.h. einige der vom Plasma umfassten Teilchen chemisch mit Substratmaterial oder anderem Material. Dementsprechend umfasst die auf dem Substrat 210 ausgebildete Schutzstoffschicht 220 in einigen Ausführungsformen eines oder mehreres aus einer Gruppe von Materialien, bestehend aus: kristallinem Siliziumkarbid, amorphem Siliziumkarbid, Nitrid.
  • In einigen Ausführungsformen umfasst das Verfahren ein Erwärmen des Substrats auf eine Temperatur von 300°C bis 500°C. In einigen Ausführungsformen umfasst das Verfahren ein Erwärmen des Substrats auf eine Temperatur von 350°C bis 450°C. In einigen Ausführungsformen umfasst das Verfahren ein Erwärmen des Substrats auf eine Temperatur von 390°C bis 410°C. Mindestens ein Effekt kann sein, dass die Oxidentfernung und/oder der Abscheidungsprozess besonders effizient abgeschlossen werden kann.
  • In einigen Ausführungsformen wird das Plasma auf einem Druck von weniger als oder gleich dem Atmosphärendruck gehalten. Mindestens ein Effekt kann sein, dass der Abscheidungsprozess mit einem Präzisionsniveau gesteuert werden kann, welches vorteilhaft ist, so viel Substanz abzuscheiden, wie erforderlich ist, um die gewünschte Schutzschicht 220 auf dem Substrat 210 auszubilden. In einigen Ausführungsformen wird das Plasma auf einem Druck in einem Bereich von 0,1 kPa bis 2 kPa gehalten. Zum Beispiel wird das Plasma auf einem Druck in einem Bereich von 1 kPa bis 1,2 kPa gehalten.
  • In einigen Ausführungsformen umfasst der Schritt, das Substrat 210 dem Plasma (S130) auszusetzen, ein Bereitstellen eines elektrischen Wechselfeldes in dem Plasma. Mindestens ein Effekt kann sein, dass die Ionen durch das elektrische Wechselfeld beschleunigt werden. Daher können einige Ionen die Oberfläche des Substrats hart treffen, die dem Plasma ausgesetzt ist. Somit wird die Oberfläche des Substrats 210 erwärmt, Atome des Substrats 210 können mit Plasmateilchen reagieren, und das Ion kann auf der Oberfläche des Substrats eingefangen werden. In einigen Ausführungsformen wechselt das elektrische Feld bei einer Hochfrequenz. In einigen Ausführungsformen wechselt das elektrische Feld bei einer Frequenz von 10 MHz bis 30 MHz. Zum Beispiel umfasst das Verfahren, dass das elektrische Feld bei einer Frequenz von 13,5 MHz bis 13,6 MHz wechselt, wie etwa dass das elektrische Feld bei einer Frequenz von 13,56 MHz wechselt. Mindestens ein Effekt kann sein, dass der Plasmaabscheidungsprozess mit einem oder mehreren der oben genannten Bestandteile besonders effizient abgeschlossen werden kann.
  • Bei S140 wird eine Strukturschicht 230 auf der Schutzschicht 220 bereitgestellt. Mindestens ein Effekt der Strukturschicht 230 kann sein, der Halbleitervorrichtung 200 Funktionalität zu verleihen.
  • 2C ist ein schematisches Diagramm, das schematisch eine Querschnittsteilansicht der beispielhaften Halbleitervorrichtung 200 gemäß einigen Ausführungsformen darstellt. Die Halbleitervorrichtung 200 umfasst das Substrat 210 und, über dem Substrat 210 bei der Grenzfläche 212 angeordnet, die Schutzstoffschicht 220. In einigen Ausführungsformen ist die Schutzstoffschicht 220 in situ auf dem Substrat 210 abgeschieden. Mindestens ein Effekt der Schutzstoffschicht kann sein, eine hohe Durchbruchspannung sicherzustellen.
  • In einigen Ausführungsformen umfasst die Halbleitervorrichtung 200 mindestens eine Vorrichtungsstrukturschicht 230, die dazu ausgelegt ist, der Halbleitervorrichtung 200 Funktionalität bereitzustellen, wie im Folgenden unten näher erläutert wird. In einigen Ausführungsformen ist die Vorrichtungsstrukturschicht 230 auf der Schutzstoffschicht 220 ausgebildet. In einigen Ausführungsformen (nicht dargestellt) kann die Vorrichtungsstrukturschicht jedoch auch unter der Schutzstoffschicht ausgebildet sein.
  • Die Halbleitervorrichtung 200 kann verschiedene Arten von aktiven und passiven Vorrichtungen umfassen, wie Dioden, Transistoren, Thyristoren, Kondensatoren, Induktoren, Widerstände, optoelektronische Vorrichtungen, Sensoren, mikroelektro-mechanische Systeme, und andere. In verschiedenen Ausführungsformen kann die Halbleitervorrichtung 200 eine integrierte Schaltung oder ein einzelnes elektrisches, mechanisches oder elektro-mechanisches Element umfassen. Außerdem kann die Halbleitervorrichtung 200 eine mikroelektrischmechanische Systemvorrichtung (MEMS), ein Leistungstransistor, ein Logikchip, ein Speicherchip, ein Analogchip, ein Mischsignalchip, und Kombinationen davon, wie beispielsweise ein System on Chip, oder andere geeignete Arten von Vorrichtungen sein.
  • In einigen Ausführungsformen ist die Halbleitervorrichtung 200 eine Leistungshalbleitervorrichtung. Mindestens ein Effekt kann sein, dass die Halbleitervorrichtung 200 bei hohen Spannungen arbeiten kann. Ein weiterer Effekt kann sein, dass die Halbleitervorrichtung 200 mit hohen Strömen arbeiten kann.
  • In einigen Ausführungsformen ist das Substrat 210 kristallin. In einigen Ausführungsformen umfasst das kristalline Substrat 210 eines oder mehreres aus einer Gruppe bestehend aus: Silizium, Siliziumkarbid, Galliumarsenid, Galliumnitrid.
  • In einigen Ausführungsformen umfasst die Schutzstoffschicht 220 eines oder mehreres aus einer Gruppe bestehend aus: kristallinem Siliziumkarbid, amorphem Siliziumkarbid, Nitrid.
  • In einigen Ausführungsformen hat die Schutzstoffschicht 220 eine Dichte von 2 bis 3 g/cm^3 (hex.).
  • In einigen Ausführungsformen umfasst die Schutzstoffschicht 220 überwiegend Siliziumkarbid und hat eine Dichte von mindestens 2,2 g/cm^3 (hex.).
  • In einigen Ausführungsformen umfasst die Schutzstoffschicht 220 überwiegend Siliziumnitrid und hat eine Dichte von mindestens 2,2 g/cm^3 (hex.).
  • In einigen Ausführungsformen weist die Schutzstoffschicht 220 einen Polymergehalt von weniger als 1 Gewichtsprozent auf. In einigen Ausführungsformen weist die Schutzstoffschicht 220 einen Polymergehalt von weniger als 1 Gewichtspromille auf. Mindestens ein Effekt kann sein, dass ein Schutz gegen Verunreinigungsdiffusion besonders stark ist.
  • In einigen Ausführungsformen weist die Schutzstoffschicht 220 eine Durchbruchspannung von mehr als 1 Kilovolt pro Mikron auf. In einigen Ausführungsformen weist die Schutzstoffschicht eine Durchbruchspannung von mehr als 10 Kilovolt pro Mikron auf.
  • In einigen Ausführungsformen weist die Schutzstoffschicht 220 eine Härte y[GPa] gegenüber Druckspannung x[GPa] Charakteristik in einem Korridor von +/-0,5 GPa auf, vorzugsweise in einem Korridor von +/-0,2 GPa, um eine Linie gemäß dem Ausdruck y = -15,375 x + 10,825.
  • In einigen Ausführungsformen ist ein Absorptionsspektrum der Stoffschicht 220 in einem Wellenlängenbereich von 3350 nm bis 2350 nm im Wesentlichen eine lineare Funktion der Wellenlänge.
  • In einigen Ausführungsformen weist ein Absorptionspeak in einem Spektrum der dielektrischen Schicht in einem Wellenlängenbereich von 2350 nm bis 1850 nm eine integrale Breite von mehr als 50 nm, vorzugsweise von mehr als 60 nm auf, wobei die integrale Breite als das Verhältnis von Peakfläche/Peakmaximum definiert ist, und wobei die Peakfläche eine Fläche unter einer Kurve des Absorptionsspektrums ist (Hintergrund subtrahiert).
  • Es ist zu verstehen, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben wurden, wird es vom Durchschnittsfachmann anerkannt, dass eine Vielzahl von alternativen und/oder gleichwertigen Ausführungsformen für die spezifischen gezeigten und beschriebenen Ausführungsformen ersetzt werden kann ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anwendung soll alle Anpassungen oder Variationen der hierin beschriebenen spezifischen Ausführungsformen abdecken.
  • In einigen Fällen werden bekannte Merkmale weggelassen oder vereinfacht, um die Beschreibung der beispielhaften Implementierungen klarzustellen.
  • Wie hierin verwendet, bedeutet das Wort „beispielhaft“, dass es als Beispiel, Instanz, oder Illustration dient. Jeder Aspekt oder jedes Design, das hierin als „beispielhaft“ beschrieben wird, ist nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Aspekten oder Designs auszulegen. Vielmehr soll die Verwendung des Wortes beispielhaft dazu dienen, Konzepte und Techniken auf eine konkrete Weise darzustellen. Der Begriff „Techniken“ kann sich beispielsweise auf eine oder mehrere Vorrichtungen, Apparaturen, Systeme, Verfahren, Herstellungsgegenstände, und/oder computerlesbare Instruktionen beziehen, wie sie durch den hierin beschriebenen Zusammenhang angezeigt werden.
  • Wie hierin verwendet, sind die Artikel „ein“ und „eine“ im Allgemeinen so auszulegen, dass sie „einen oder mehrere“ bedeuten, sofern nicht anders angegeben oder aus dem Zusammenhang ersichtlich ist, dass sie auf eine einzelne Form gerichtet sind.
  • Wie hierin verwendet, sind die Begriffe „haben“, „enthalten“, „einschließen“, „mit“ oder Varianten davon und ähnliche Begriffe offene Begriffe, die dazu vorgesehen sind, umfassend zu sein. Diese Begriffe deuten auf das Vorhandensein von angegebenen Elementen oder Merkmalen hin, schließen aber zusätzlichen Elemente oder Merkmale nicht aus.

Claims (20)

  1. Verfahren zur Herstellung einer Hochspannungshalbleitervorrichtung, wobei das Verfahren umfasst: Aussetzen eines Halbleitersubstrats gegenüber einem Plasma, um eine Schutzstoffschicht auf dem Substrat auszubilden, wobei das Plasma eine inerte Spezies beinhaltet.
  2. Verfahren nach Anspruch 1, wobei das Plasma eines oder mehreres aus einer Gruppe bestehend aus Wasserstoff-Spezies, Stickstoff-Spezies, Kohlenstoff-Spezies, Methan, Ethylen, Ethen beinhaltet.
  3. Verfahren nach Anspruch 1 oder 2, wobei die inerte Spezies ausgewählt ist aus einer oder mehrerer aus einer Gruppe von Spezies, bestehend aus Helium-Spezies und Argon-Spezies.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Verfahren umfasst: Erwärmen des Halbleitersubstrats auf eine Temperatur von 300°C bis 500°C, vorzugsweise auf eine Temperatur von 350°C bis 450°C, vorzugsweise auf eine Temperatur von 390°C bis 410°C.
  5. Verfahren nach einem der Ansprüche 1 bis 4, Bereitstellen eines elektrischen Wechselfeldes, und Aussetzen eines Gases gegenüber dem elektrischen Wechselfeld, wobei das elektrische Feld bei einer Hochfrequenz wechselt, vorzugsweise, wobei das elektrische Feld bei einer Frequenz von 10 MHz bis 30 MHz wechselt, vorzugsweise, wobei das elektrische Feld bei einer Frequenz von 13,5 MHz bis 13,6 MHz wechselt, vorzugsweise, wobei das elektrische Feld bei einer Frequenz von 13,56 MHz wechselt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das Plasma auf einem Druck von weniger als oder gleich dem Atmosphärendruck gehalten wird, vorzugsweise, wobei das Plasma auf einem Druck in einem Bereich von 0,1 kPa bis 2 kPa gehalten wird, vorzugsweise in einem Bereich von 1 kPa bis 1,2 kPa.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Verfahren ferner umfasst: Entfernen eines Oxids von dem Halbleitersubstrat.
  8. Verfahren nach Anspruch 7, Einstellen des Halbleitersubstrats in eine Kammer; und Durchführen des Entfernens des Oxids von dem Halbleitersubstrat bevor das Aussetzen des Halbleitersubstrats gegenüber dem Plasma dann durchgeführt wird.
  9. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat; und eine Schutzstoffschicht auf dem Halbleitersubstrat, wobei die Schutzstoffschicht eines oder mehreres aus einer Gruppe bestehend aus kristallinem Siliziumkarbid, amorphem Siliziumkarbid, Nitrid umfasst.
  10. Halbleitervorrichtung nach Anspruch 9, ferner umfassend: eine Vorrichtungsstrukturschicht auf der Schutzstoffschicht.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die Schutzstoffschicht in situ auf dem Halbleitersubstrat abgeschieden ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 9 bis 11, wobei die Schutzstoffschicht eine Dichte von 2 bis 3 g/cm^3 (hex.) aufweist.
  13. Halbleitervorrichtung nach Anspruch 12, wobei die Schutzstoffschicht hauptsächlich Siliziumkarbid umfasst und eine Dichte von mindestens 2,2 g/cm^3 (hex.) aufweist, oder wobei die Schutzstoffschicht hauptsächlich Siliziumnitrid umfasst und eine Dichte von mindestens 2,2 g/cm^3 (hex.) aufweist.
  14. Halbleitervorrichtung nach einem der Ansprüche 9 bis 13, wobei die Schutzstoffschicht einen Polymergehalt von weniger als 1 Gewichtsprozent, vorzugsweise weniger als 1 Gewichtspromille aufweist.
  15. Halbleitervorrichtung nach einem der Ansprüche 9 bis 14, wobei die dielektrische Schicht eine Durchbruchspannung von mehr als 1 Kilovolt/Mikron, vorzugsweise mehr als 10 pro Mikron aufweist.
  16. Halbleitervorrichtung nach einem der Ansprüche 9 bis 15, wobei die dielektrische Schicht eine Härte y[GPa] gegenüber Druckspannung x[GPa] Charakteristik aufweist in einem Korridor von +/-0,5 GPa, vorzugsweise in einem Korridor von +/-0,2 GPa, um eine Linie gemäß dem Ausdruck y = -15,375 x + 10,825.
  17. Halbleitervorrichtung nach einem der Ansprüche 9 bis 16, wobei ein Absorptionsspektrum der dielektrischen Schicht in einem Wellenlängenbereich von 3350 nm bis 2350 nm im Wesentlichen eine lineare Funktion der Wellenlänge ist.
  18. Halbleitervorrichtung nach einem der Ansprüche 9 bis 17, wobei ein Absorptionspeak in einem Spektrum der dielektrischen Schicht in einem Wellenlängenbereich von 2350 nm bis 1850 nm eine integrale Breite von mehr als 50 nm, vorzugsweise von mehr als 60 nm aufweist.
  19. Halbleitervorrichtung nach einem der Ansprüche 9 bis 18, wobei das Halbleitersubstrat kristallin ist.
  20. Halbleitervorrichtung nach Anspruch 19, wobei das kristalline Halbleitersubstrat eines oder mehreres aus einer Gruppe bestehend aus Silizium, Siliziumkarbid, Galliumarsenid, Galliumnitrid umfasst.
DE102018110240.2A 2018-04-27 2018-04-27 Halbleitervorrichtung und Herstellung Pending DE102018110240A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018110240.2A DE102018110240A1 (de) 2018-04-27 2018-04-27 Halbleitervorrichtung und Herstellung
KR1020190048405A KR20190125209A (ko) 2018-04-27 2019-04-25 반도체 장치 및 그 제조 기법
CN201910343213.7A CN110416070A (zh) 2018-04-27 2019-04-26 半导体器件和制造
US16/395,772 US20190333765A1 (en) 2018-04-27 2019-04-26 Semiconductor Device and Manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018110240.2A DE102018110240A1 (de) 2018-04-27 2018-04-27 Halbleitervorrichtung und Herstellung

Publications (1)

Publication Number Publication Date
DE102018110240A1 true DE102018110240A1 (de) 2019-10-31

Family

ID=68205338

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018110240.2A Pending DE102018110240A1 (de) 2018-04-27 2018-04-27 Halbleitervorrichtung und Herstellung

Country Status (4)

Country Link
US (1) US20190333765A1 (de)
KR (1) KR20190125209A (de)
CN (1) CN110416070A (de)
DE (1) DE102018110240A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021119000A1 (en) * 2019-12-09 2021-06-17 Entegris, Inc. Diffusion barriers made from multiple barrier materials, and related articles and methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080035934A1 (en) * 2005-06-29 2008-02-14 Sheppard Scott T Passivation of Wide Band-Gap Based Semiconductor Devices with Hydrogen-Free Sputtered Nitrides

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107323A (en) * 1988-12-22 1992-04-21 At&T Bell Laboratories Protective layer for high voltage devices
US6399489B1 (en) * 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
KR100783983B1 (ko) * 2003-01-16 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 고주파 전력 공급장치 및 플라즈마 발생장치
JP2005136170A (ja) * 2003-10-30 2005-05-26 Seiko Epson Corp 半導体装置の製造方法
US20050233555A1 (en) * 2004-04-19 2005-10-20 Nagarajan Rajagopalan Adhesion improvement for low k dielectrics to conductive materials
CN101640175B (zh) * 2008-07-31 2012-10-10 中芯国际集成电路制造(北京)有限公司 半导体结构的制造方法
KR101063763B1 (ko) * 2009-01-22 2011-09-08 서울대학교산학협력단 플라즈마 발생 시스템
US9257325B2 (en) * 2009-09-18 2016-02-09 GlobalFoundries, Inc. Semiconductor structures and methods for forming isolation between Fin structures of FinFET devices
JP5966289B2 (ja) * 2011-09-16 2016-08-10 富士通株式会社 半導体基板の製造方法及び半導体装置の製造方法
US9234276B2 (en) * 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
JP2014072428A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
US9941111B2 (en) * 2015-05-29 2018-04-10 Infineon Technologies Ag Method for processing a semiconductor layer, method for processing a silicon substrate, and method for processing a silicon layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080035934A1 (en) * 2005-06-29 2008-02-14 Sheppard Scott T Passivation of Wide Band-Gap Based Semiconductor Devices with Hydrogen-Free Sputtered Nitrides

Also Published As

Publication number Publication date
CN110416070A (zh) 2019-11-05
KR20190125209A (ko) 2019-11-06
US20190333765A1 (en) 2019-10-31

Similar Documents

Publication Publication Date Title
DE102012003118B4 (de) Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen
DE69632768T2 (de) Anwendung von dünnen kristallinen Si3N4-Strukturen in Flachgräbenisolationsstrukturen
DE10257902B4 (de) Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren
DE102007016085B4 (de) Verfahren zur Herstellung eines MOSFET
DE102006011697B4 (de) Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung
DE112011101181B4 (de) Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen
DE102013214436B4 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst
EP0010596A1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE102011002398B4 (de) Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102010040064A1 (de) Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE102014101475A1 (de) Ätzen von porösem Metall
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE102018110240A1 (de) Halbleitervorrichtung und Herstellung
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
DE102009046259B4 (de) Stärkere Haftung eines PECVD-Kohlenstoffs auf dielektrischen Materialien durch Vorsehen einer Haftungsgrenzfläche
DE102004031453A1 (de) Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur
DE10326578A1 (de) SOI-Scheibe und Verfahren zu deren Herstellung
DE102011090165A1 (de) Erhöhte Integrität von Metallgatestapeln mit großem ε durch Bewahren eines Lackmaterials über Endbereichen von Gateelektrodenstrukturen
WO2000067299A2 (de) Verfahren zum erzeugen von defekten in einer gitterstruktur eines halbleitermaterials
DE10240449B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht mit geringem Leckstrom, wobei eine erhöhte kapazitive Kopplung erzeugt wird
DE102021115397A1 (de) Verbesserte Strukturbildung durch Maskenspannungsmanagementund daraus resultierende Strukturen
DE2422970B2 (de) Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase
DE2658304A1 (de) Halbleitervorrichtung
DE4307580C2 (de) Verfahren zur lokalen Oxidation von Silicium unter Verwendung einer Ionen- und Diffusions-Sperrschicht

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R016 Response to examination communication