DE102004031453A1 - Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur - Google Patents

Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur Download PDF

Info

Publication number
DE102004031453A1
DE102004031453A1 DE102004031453A DE102004031453A DE102004031453A1 DE 102004031453 A1 DE102004031453 A1 DE 102004031453A1 DE 102004031453 A DE102004031453 A DE 102004031453A DE 102004031453 A DE102004031453 A DE 102004031453A DE 102004031453 A1 DE102004031453 A1 DE 102004031453A1
Authority
DE
Germany
Prior art keywords
semiconductor body
dielectric layer
fluorine
semiconductor
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004031453A
Other languages
English (en)
Other versions
DE102004031453B4 (de
Inventor
Albert Birner
Andreas Weber
Till Schlösser
Jörn LÜTZEN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004031453A priority Critical patent/DE102004031453B4/de
Priority to US11/167,946 priority patent/US20060017132A1/en
Publication of DE102004031453A1 publication Critical patent/DE102004031453A1/de
Application granted granted Critical
Publication of DE102004031453B4 publication Critical patent/DE102004031453B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Erzeugung eines Dielektrikums auf einem Halbleiterkörper mit den nacheinander vorzunehmenden Schritten: Bereitstellen eines Halbleiterkörpers, Aufbringen einer dielektrischen Schicht auf zumindest Teilen einer ersten Oberfläche des Halbleiterkörpers, derart, dass zumindest teilweise eine Grenzfläche zwischen der dielektrischen Schicht und dem Halbleiterkörper ausgebildet wird, und thermisches Annealen des Halbleiterkörpers und der dielektrischen Schicht. Das erfindungsgemäße Verfahren zeichnet sich dadurch aus, dass zeitlich vor dem Annealen zur Verbesserung der Absättigung und der elektrischen Eigenschaften fluorhaltige Teilchen in an die Grenzfläche angrenzende Bereiche des Halbleiterkörpers und/oder der dielektrischen Schicht eingebracht werden. Die vorliegende Erfindung betrifft ferner eine entsprechende Halbleiterstruktur.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Erzeugung eines Dielektrikums auf einem Halbleiterkörper mit den nacheinander vorzunehmenden Schritten: Bereitstellen eines Halbleiterkörpers, Aufbringen einer dielektrischen Schicht auf zumindest Teilen einer ersten Oberfläche des Halbleiterkörpers derart, dass zumindest teilweise eine Grenzfläche zwischen der dielektrischen Schicht und dem Halbleiterkörper ausgebildet wird, und thermisches Annealen des Halbleiterkörpers und der dielektrischen Schicht. Die vorliegende Erfindung betrifft ferner eine entsprechende Halbleiterstruktur.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in Bezug auf integrierte Speicherschaltungen in Silizium-Technologie und insbesondere in STI-Technologie erläutert.
  • Bei der zunehmenden Miniaturisierung im Bereich der Mikroelektronik mit dem Ziel, kleinste elektronische Bauelemente möglichst hoher Zuverlässigkeit und Lebensdauer herzustellen, spielen integrierte Schaltungen eine dominierende Rolle. Solche integrierte Schaltungen weisen typischerweise eine Vielzahl feldeffektgesteuerter Bauelemente und kapazitiver Elemente auf. Bei derartigen Bauelementen bilden die Dielektrika wesentliche Bestandteile des Bauelementes, der die Lebensdauer der integrierten Schaltung und damit des gesamten Halbleiterchips erheblich mitbestimmt. Die Zuverlässigkeit eines solchen Dielektrikums wiederum wird im Wesentlichen durch seine Defektdichte bzw. seine Fehlstellendichte charakterisiert.
  • Da die Anforderungen an zum Beispiel die eingangs genannten feldeffektgesteuerten Bauelemente immer höher gesetzt werden, ist es erforderlich, qualitativ sehr hochwertige Gateoxide zu erzeugen. Im Falle eines Siliziumdioxids werden diese daher vorzugsweise durch eine thermische Oxidation eines Siliziumsubstrats erzeugt.
  • Für die Qualität eines Dielektrikums auf einem Halbleiterkörper spielt insbesondere die Grenzfläche zwischen Dielektrikum und Halbleiterkörper eine sehr wesentliche Rolle spielt, da die Lebensdauer eines feldeffektgesteuerten Halbleiterbauelements im Wesentlichen von der Reinheit des Dielektrikums sowie von der Grenzfläche zwischen Dielektrikum und Halbleiterkörper abhängt. Eine hohe Fehlstellendichte im Dielektrikum und an der Grenzfläche hat eine höhere Wahrscheinlichkeit für einen elektrischen Durchschlag nach einer bestimmten Zeitdauer zur Folge.
  • Diese Grenzfläche zwischen Dielektrikum und Halbleiterkörper weist allerdings eine endliche Dichte an Grenzflächenzuständen auf. Diese Grenzflächenzustände, die auch als "Traps" oder Ladungsträgerfallen bezeichnet werden, sind unerwünscht und sollen möglichst vermieden werden. Dies liegt daran, dass die Grenzflächenzustände zwischen Dielektrikum und Halbleiterkörper undefiniert sind und so zu undefinierten Leckströmen entlang der Grenzfläche führen können. Außerdem müssen im Fall von Gateoxiden diese Grenzflächenzustände bei jedem Schaltzustand umgeladen werden, wodurch ungünstige Transistorkennlinien entstehen. Insbesondere würde dies zu flacheren Strom-/Spannungskennlinien führen.
  • Die Grenzflächenzustände werden einerseits verursacht durch feste Ladungsrümpfe, den so genannten "fixed charges", und andererseits durch unabgesättigte Bindungen. Diese unabgesättigten Bindungen können zum Beispiel durch eine physikalische Schädigung des Halbleiterkörpers, wie zum Beispiel durch unerwünschte Strahlung oder dergleichen, entstanden sein.
  • Schließlich können die Grenzflächenzustände auch durch prozessinduzierte Verunreinigungen entstehen. Solche Verunreinigungen können während des Herstellungsprozesses, bei dem der Halbleiterkörper einer Vielzahl von Prozessschritten unterworfen wird, durch Inkorporation von physikalischen und chemischen Kontaminationen in dem Halbleiterkörper entstehen.
  • Zur weitgehenden Eliminierung solcher undefinierter Grenzflächenzustände bzw. zumindest zu deren Minimierung sind mehrere Maßnahmen bekannt:
    Gemäß einem ersten Verfahren können die Grenzflächenzustände in der Prozessführung durch Verwendung eines so genannten Opferoxidprozesses minimiert werden. Bei einem solchen Opferoxidprozess wird vor dem eigentlichen Oxidationsprozess ein dünnes, typischerweise einige wenige Nanometer dickes Siliziumdioxid auf dem Halbleiterkörper erzeugt, welches anschließend wieder entfernt wird. Auf diese Weise wird zwar der Halbleiterkörper etwas gedünnt, allerdings wird dadurch erreicht, dass unerwünschte Grenzflächenzustände auf der Oberfläche des Halbleiterkörpers gleichsam mitentfernt werden. Problematischerweise kann allerdings nicht bei allen Herstellungsprozessen zur Erzeugung eines Dielektrikums zunächst ein Opferoxidprozess vorgenommen werden. Insbesondere bei der Erzeugung so genannter Shallow-Trench Halbleiterbauelemente, bei denen das Dielektrikum an den Wänden eines schmalen Grabens aufgebracht wird, ist dies nicht praktikabel, da durch den Opferoxidprozess sich die lateralen Strukturen signifikant verändern würden. Dies ist aber bei solchen Halbleiterbauelementen, bei denen Strukturen definierter Strukturbreite erzeugt werden sollen, nicht gewünscht.
  • Ein weiteres Problem besteht darin, dass selbst bei der Verwendung eines solchen Opferoxidprozesses nicht sämtliche Verunreinigungen und damit unerwünschte Grenzflächenzustände beseitigt werden können. Da sehr viele Verunreinigungen eine sehr hohe Diffusionskonstante aufweisen, werden diese Ver unreinigungen bei der Oxidation quasi im Halbleiterkörper unmittelbar vor dem erzeugten Opferoxid hergetrieben und können so durch den Opferoxidprozess nicht entfernt werden. Nach der Oxidation diffundieren diese Verunreinigungen sehr schnell wieder an die Grenzfläche und bilden so die unerwünschten Grenzflächenzustände. Die alleinige Verwendung eines Opferoxidprozesses reicht daher im Allgemeinen nicht aus, die Dichte der unerwünschten Grenzflächenzustände auf ein annehmbares Maß zu verringern.
  • Ein zweites Verfahren, welches im Allgemeinen bei CMOS-Technologien verwendet wird, verwendet einen so genannten Formiergasannealprozess. Bei diesem Formiergasannealing wird durch geeignete Wahl der Annealing-Parameter die Dichte der Traps ebenfalls minimiert. Dabei werden durch die im Formiergas enthaltenen Wasserstoffatome die Traps abgesättigt, sodass insgesamt die Dichte der Traps minimiert wird. Der Vorteil bei der Verwendung von Wasserstoff bei der Verringerung von Grenzflächenzuständen besteht darin, dass Wasserstoff die Funktion des Halbleiterbauelementes elektrisch nicht negativ beeinflusst. Formiergasannealing stellt heute das beste Verfahren zur Absättigung von Traps dar.
  • Problematisch daran ist allerdings, dass die Absättigung dieser Traps bei nachfolgenden thermischen Prozessschritten wieder verloren gehen kann, sodass damit wieder unerwünschte Grenzflächenzustände entstehen können. Dies liegt daran, dass Wasserstoff eine relativ niedrige Bindungsenergie im Bereich von 1 eV aufweist. Bei höheren Temperaturen werden diese Bindungen aufgrund der niedrigen Bindungsenergie von Wasserstoff sehr leicht wieder aufgelöst.
  • Da typischerweise nach dem Oxidieren das entsprechende Halbleiterbauelement mindestens einem nachfolgenden thermischen Prozessschritt unterworfen wird und dadurch im Falle des Formiergasannealings die Grenzflächenzustände wieder verloren gehen, ist dieses Formiergasannealing zur Absättigung der Traps verbesserungsfähig, insbesondere gilt dies für die Erzeugung qualitativ hochwertiger Dielektrika. Insbesondere wird hier nur ein temporäres Verringern der Trapdichte erzielt, nicht aber eine dauerhafte, also über die gesamte Lebensdauer des Halbleiterbauelementes wirkende Verringerung der Dichte der Grenzflächenzustände. Formiergasannealing weist also das Problem der Degradierung auf.
  • Vor diesem Hintergrund liegt der vorliegenden Erfindung die Aufgabe zugrunde, bei der Erzeugung eines Dielektrikums auf einem Halbleiterkörper die Dichte undefinierter Grenzflächenzustände möglichst zu verringern.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 sowie durch eine Halbleiterstruktur mit den Merkmalen des Patentanspruchs 16 gelöst.
  • Demgemäss ist vorgesehen:
    • – Ein gattungsgemäßes Verfahren zur Erzeugung eines Dielektrikums auf einem Halbleiterkörper, welches dadurch gekennzeichnet ist, dass zeitlich vor dem Annealen zur Verbesserung der Absättigung und der elektrischen Eigenschaften fluorhaltige Teilchen in an die Grenzfläche angrenzende Bereiche des Halbleiterkörpers und/oder der dielektrischen Schicht eingebracht werden. (Patentanspruch 1)
    • – Eine erfindungsgemäß hergestellte Halbleiteranordnung, mit einem Halbleiterkörper und mit auf der ersten Oberfläche des Halbleiterkörpers aufgebrachten dielektrischen Schicht, wobei an einer Grenzfläche zwischen dem Halbleiterkörper und der dielektrischen Schicht fluorhaltige Teilchen zur Verbesserung der Absättigung und der elektrischen Eigenschaften der Grenzfläche angeordnet sind. (Patentanspruch 16)
  • Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, Fluor definiert an die Grenzfläche zwischen dem Halbleiter und dem Dielektrikum zu inkorporieren. Dieser Idee liegt die Erkenntnis zugrunde, dass Fluor gegenüber Wasserstoff ein sehr viel geeigneteres Element für einen Absättigungsprozess bei einem thermischen Annealprozess ist. Dies liegt daran, dass Fluor mit einer Bindungsenergie von 5 eV eine sehr viel höhere Bindungsenergie aufweist als Wasserstoff (Bindungsenergie 1 eV).
  • Durch das gezielte Einbringen von Fluor möglichst direkt an die Grenzflächen zwischen Dielektrikum und Halbleiter kann somit eine Absättigung dieser Grenzflächen und damit eine Reduzierung deren Zustandsdichte erzielt werden. Da sich zudem Fluor im Halbleiterkörper und im Dielektrikum elektrisch völlig unproblematisch verhält, werden dadurch auch die elektrischen Parameter bei einem nachfolgenden Annealprozess verbessert.
  • Der besondere Vorteil der Verwendung fluorhaltiger Teilchen bei einem Annealprozess besteht darin, dass dadurch die Absättigung verbessert wird und in Folge der Verbesserung der Absättigung eine Verringerung der Trapdichte, insbesondere an der Grenzfläche des Halbleiterkörpers zum Dielektrikum erzielt wird.
  • Durch die Verringerung der Fehlstellen im Bereich der Grenzfläche und im Dielektrikum kann die Wahrscheinlichkeit für einen elektrischen Durchschlag stark verringert werden und somit in die Lebensdauer eines einzelnen Halbleiterbauelements signifikant erhöht werden.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den weiteren Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnungen.
  • In einer typischen Ausgestaltung ist die dielektrische Schicht als Siliziumdioxid (SiO2) ausgebildet. Alternativ kann die dielektrische Schicht auch als Siliziumnitrid (Si3N4) ausgebildet sein. Denkbar wäre selbstverständlich jede andere dielektrische Schicht, welche an das Substrat eines Halbleiterkörpers angrenzt. Zusätzlich oder alternativ kann die dielektrische Schicht auch High-K und/oder Low-K enthalten.
  • In einer vorteilhaften Ausgestaltung der Erfindung wird die dielektrische Schicht durch eine thermische Oxidation erzeugt. Insbesondere thermisch oxidiertes Silizium ist qualitativ sehr viel hochwertiger als durch Abscheidung oder durch Aufschleudern erzeugtes Siliziumdioxid und wird insbesondere bei qualitativ hochwertigen Dielektrika, wie zum Beispiel bei einem Kondensatordielektrikum oder einem Gateoxid, bei denen naturgemäß die Qualität des Dielektrikums besonders hoch sei muss, vorzugsweise angewendet. Zusätzlich oder alternativ kann die dielektrische Schicht auch durch LP-CVD (LP-CVD =Low pressure CVD) und/oder durch ALD-CVD (ALD-CVD = atomic layer deposition CVD) erzeugt werden.
  • In einer typischen Ausgestaltung ist der Halbleiterkörper als Siliziumsubstrat ausgebildet. Insbesondere ist das Siliziumsubstrat dabei als einkristallines Silizium vorgesehen, wenngleich sich die Erfindung selbstverständlich auch bei polykristallinem Silizium einsetzen lässt. Die Erfindung eignet sich zudem auch bei anderen, vorzugsweise siliziumhaltigen Halbleitersubstraten, wie zum Beispiel Siliziumgermanium oder Siliziumkarbid (SiC).
  • In einer besonders vorteilhaften Ausgestaltung werden die fluorhaltigen Teilchen durch Ionenimplantation von Fluorionen oder ionisierten fluorhaltigen Molekülen in den Halbleiterkörper eingebracht. Mittels Implantation lassen sich die Tiefen und damit die Reichweite der fluorhaltigen Teilchen in der dielektrischen Schicht bzw. im Halbleiterkörper gezielt einstellen. Auf diese Weise kann mehr oder weniger genau sichergestellt werden, dass die fluorhaltigen Teilchen nach der Implantation möglichst nah an der Grenzfläche zwischen Halbleiterkörper und dielektrischer Schicht angeordnet sind.
  • Durch den sich an die Implantation anschließenden Temperaturschritt können die fluorhaltigen Teilchen bzw. die Fluorionen zusätzlich sehr nah an die Grenzfläche bzw. direkt an die Grenzfläche anlagern, wodurch der erfindungsgemäße Absättigungseffekt noch größer ist.
  • Besonders vorteilhaft ist in diesem Zusammenhang eine Hochtemperaturimplantation, da dadurch die implantierten Fluorionen bereits während der Implantation der gewünschten Temperatur ausgesetzt werden und dadurch gewissermaßen durch Strahlenunterstützte Diffusion gleichsam an die Grenzfläche diffundieren können. Auf einen nachfolgenden Temperaturschritt kann hier vorteilhafterweise verzichtet werden.
  • In einer sehr vorteilhaften Ausgestaltung wird bei der Implantation eine Mehrfachimplantation der fluorhaltigen Teilchen bei unterschiedlichen Dosen und Energien vorgenommen. Auf diese Weise kann ein gewünschtes Profil der fluorhaltigen Teilchen im Halbleiterkörper bzw. im Dielektrikum gezielt eingestellt werden.
  • Das erfindungsgemäße Verfahren eignet sich vorzugsweise bei solchen Halbleiterstrukturen mit zumindest einem in dem Halbleiterkörper eingebrachten Graben, dem so genannten Trench, bei dem im Bereich des oder der Gräben eine mehr oder weniger dünne dielektrische Schicht auf die Grabenwände und/oder den Grabenboden und/oder zur Auffüllung des Grabens aufgebracht ist. Bei der so genannten STI-Technologie wird an der ersten Oberfläche des Halbleiterkörpers zumindest ein Graben in den Halbleiterkörper eingebracht, der anschließend mit Siliziumoxid aufgefüllt wird. Denkbär wäre auch, dass die dielektrische Schicht lediglich an den Grabenwänden, nicht aber am Grabenboden aufgebracht wird. Denkbär wäre ferner, dass die dielektrische Schicht lediglich an einer Seite der Grabenwände oder an mehreren, jedoch nicht allen Seiten der Grabenwände aufgebracht wird. Zusätzlich oder alternativ kann auch vorgesehen sein, dass diese dielektrische Schicht geringfügig über die erste Oberfläche aus dem Graben herauslappt.
  • In einer vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens werden die fluorhaltigen Teilchen bei derartigen Strukturen mittels einer so genannte Shallow-Trench-Implantation in den Halbleiterkörper bzw. die Grenzfläche zwischen Halbleiterkörper und dielektrischer Schicht eingebracht. Insbesondere bei Halbleiterbauelementen, die zum Beispiel sehr tiefe und/oder sehr schmale Grabenstrukturen aufweisen, wie den oben genannten STI-Halbleiterbauelementen, eignet sich die oben genannte Mehrfachimplantation besonders vorteilhaft.
  • Das Einbringen der fluorhaltingen Teilchen durch Ionenimplantation wird typischerweise nach dem Aufbringen der dielektrischen Schicht in diese dielektrische Schicht und/oder in den Halbleiterkörper eingebracht. Zusätzlich oder alternativ kann allerdings auch vorgesehen sein, dass die fluorhaltigen Teilchen vor dem Aufbringen der dielektrischen Schicht oder während des Aufbringens der dielektrischen Schicht in diese bzw. in den entsprechenden Halbleiterkörper eingebracht werden.
  • In einer besonders vorteilhaften, da zweckmäßigen Ausgestaltung wird vor dem Aufbringen der dielektrischen Schicht zunächst ein Reinigungsprozess vorgenommen. Bei diesem Reinigungsprozess wird die Oberfläche des Halbleiterkörpers, auf der nachfolgend die dielektrische Schicht aufgebracht wird, zunächst mittels einer speziellen Reinigungssequenz gereinigt. Diese Reinigungssequenz umfasst unter anderem ein Aufbringen einer speziell ausgewählten Reinigungsflüssigkeit, mit deren Hilfe Fremdpartikel auf der Oberfläche des Substrates, welches sich auf die Bildung eines Dielektrikums schädlich auswirken könnte, beseitigt werden sollen. Dieser Reinigungsprozess dient dem Zweck, die Qualität der Grenzfläche zu erhöhen, da unerwünschte Traps an der Grenzfläche durch einen vorherigen Reinigungsprozess in ihrer Dichte verringert werden. Dadurch können beispielsweise durch Partikel auf der Oberfläche des Halbleiterkörpers verursachte unerwünschte Grenzflächenzustände verhindert werden. Anschließend folgt das Aufbringen eines Dielektrikums, beispielsweise Siliziumdioxid oder Siliziumnitrid, auf die Halbleiteroberfläche unter Verwendung eines gängigen Verfahrens erzeugt.
  • Zusätzlich oder alternativ kann auch vorgesehen sein, dass unmittelbar vor dem Aufbringen der dielektrischen Schicht auf den Halbleiterkörper ein Opferoxidprozess vorgesehen ist. Bei diesem Opferoxidprozess wird eine dünne Schicht des Halbleiterkörpers oxidiert, um anschließend wieder entfernt zu werden. Dieser Opferoxidprozess dient ebenfalls dem Zweck, die Qualität der Grenzfläche zu erhöhen.
  • In einer vorteilhaften Ausgestaltung werden zusätzlich zu den fluorhaltigen Teilchen auch kohlenstoffhaltige und/oder stickstoffhaltige Teilchen in den Halbleiterkörper bzw. in den Bereich der Grenzfläche eingebracht.
  • In einer ebenfalls sehr vorteilhaften Weiterbildung wird nach dem Aufbringen der dielektrischen Schicht oder am Ende des Prozessflusses ein Formiergasannealing vorgenommen, bei dem wasserstoffhaltige Teilchen, welche im Formiergas enthalten sind, in den Halbleiterkörper oder in den Bereich der Grenzfläche eingebracht werden. Es hat sich gezeigt, dass zusätzlich zu dem Einbringen von Fluorionen an die Grenzfläche der im Formiergas enthaltene Wasserstoff eine zusätzliche Verbesserung dieser Grenzfläche und damit des Gateoxids mit sich bringt.
  • In einer vorteilhaften Ausgestaltung werden die fluorhaltigen Teilchen bei einer Dosis zwischen 1·1013cm–2 und 1·1015cm–2 in den Halbleiterkörper eingebracht. Ein besonders vorteilhafter Bereich für die in dem Halbleiterkörper eingebrachte Dosis liegt zwischen 3·1013cm–2 und 3·1014cm–2. Die Verwendung einer Dosis von mehr als 1·1015cm–2 im Falle von Silizium ist nicht zweckmäßig, da hier die Armorphisierungsgrenze des Siliziumhalbleiterkörpers überschritten wird, bei der der Halbleiterkörper seine einkristallinen Eigenschaften verliert. Dies ist unerwünscht und sollte daher möglichst vermieden werden.
  • In einer vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens wird für das thermische Annealen eine Temperatur im Bereich zwischen 400° C und 1000° C eingestellt. Denkbar wären auch niedrigere oder auch höhere Temperaturen, jedoch eignet sich der angegebene Temperaturbereich insbesondere aufgrund der Zeit für das thermische Annealen wie auch für die dadurch erzielten elektrischen Eigenschaften besonders vorteilhaft. Vorzugsweise wird ein Temperaturprozess im Bereich von 800°C bis 1000°C für einige, beispielsweise 10 Sekunden vorgenommen, wie dies bei einem RTP-Prozess üblich ist. Denkbar wären selbstverständlich auch niedrigere Temperaturen, jedoch muss dann die Zeit für den Temperaturprozess erhöht werden.
  • In einer sehr vorteilhaften Ausgestaltung kann auf einen eigens für das Absättigen der Fluorionen vorgesehenen Annealingprozess oder thermischen Prozess verzichtet werden. Dieser Maßnahme liegt die Erkenntnis zu Grunde, dass auch nach dem Erzeugen der dielektrischen Schicht die Halbleiteranordnung bzw. das entsprechende Halbleiterbauelement noch einer Vielzahl unterschiedlicher Temperaturprozesse ausgesetzt ist. Diese Temperaturprozesse können quasi für die Diffusion der Fluorionen und damit für die Absättigung mit verwendet werden. Es wird hier also nicht auf einen Annealingprozess bzw. einen thermischen Prozess verzichtet. Vielmehr wird die Funktion bzw. die Wirkungsweise dieses Annealingsprozesses oder thermischen Prozesses durch die im Prozessfluss zur Herstellung eines jeweiligen Halbleiterbauelementes nachgeordneten Prozessschritte, die ebenfalls thermische Prozesse vorsehen, ersetzt. Insofern bezeichnen die im Prozessfluss später erfolgenden thermischen Prozessschritte den Annealingprozess zum Absättigen der Traps. Auf diese Weise kann auf einen eigenen Prozessschritt verzichtet werden.
  • In einer besonders vorteilhaften Ausgestaltung kann der Prozessschritt zur Erzeugung der dielektrischen Schicht gleichsam den Annealingprozess bzw. den thermischen Prozess zum Absättigen der Traps durch die fluorhaltigen Teilchen bilden. Allerdings müssen hier die fluorhaltigen Teilchen selbstverständlich vor der Erzeugung der dielektrischen Schicht in den Halbleiterkörper und damit in den Bereich der Oberfläche des Halbleiterkörpers eingebracht werden. Ein weiteres Erfordernis ist, dass die dielektrische Schicht als thermischer Prozess ausgebildet ist, beispielsweise zur Erzeugung eines thermischen Siliziumdioxides oder eines thermischen Siliziumnitrides. Dieser thermische Prozess zur Erzeugung der dielektrischen Schicht bildet damit gleichermaßen den thermischen Prozess zum Absättigen der fluorhaltigen Teilchen.
  • Die Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigen dabei:
  • 1 einen Teilschnitt einer Halbleiteranordnung mit erfindungsgemäß verbesserter Grenzfläche zwischen dielektrischer Schicht und Halbleiterkörper;
  • 2 schematische Querschnittsdarstellungen aufeinanderfolgender Verfahrensstadien zur Herstellung einer erfindungsgemäßen STI-Halbleiteranordnung.
  • In allen Figuren der Zeichnung sind gleiche bzw. funktionsgleiche Elemente – sofern nichts anderes angegeben ist – mit den selben Bezugszeichen bezeichnet worden.
  • 1 zeigt anhand eines schematischen Teilschnitts eine erfindungsgemäß hergestellte Halbleiteranordnung.
  • In 1 ist mit Bezugszeichen 1 die erfindungsgemäße Halbleiteranordnung bezeichnet. Die Halbleiteranordnung 1 umfasst einen Halbleiterkörper 2, der im vorliegenden Ausführungsbeispiel ein einkristallines Siliziumsubstrat enthält. Der Halbleiterkörper 2 weist eine erste Oberfläche 3 und eine zweite Oberfläche 4 auf, wobei die erste Oberfläche 3 die Scheibenvorderseite und die zweite Oberfläche 4 die Scheibenrückseite bildet. Auf der ersten Oberfläche 3 ist eine dünne dielektrische Schicht 5, die im vorliegenden Ausführungsbeispiel als Siliziumdioxid ausgebildet ist, aufgebracht. Zwischen dem Halbleiterkörper 2 und der dielektrischen Schicht 5 ist somit eine Grenzfläche 6 ausgebildet.
  • Erfindungsgemäß sind nun im Bereich dieser Grenzfläche 6 fluorhaltige Teilchen, insbesondere Fluorionen 7 (F–) angeordnet. Diese Fluorionen 7 können dabei im Bereich des Halbleiterkörpers 2 oder zusätzlich oder alternativ auch im Bereich der dielektrischen Schicht 5 vorgesehen sein. 1 zeigt eine beispielhafte Darstellung einer Gateoxidgrenzfläche zu einem Siliziumsubstrat.
  • Nachfolgend wird anhand der in den 2(a) bis 2(f) angegebenen Teilschnitte ein erfindungsgemäßes Verfahren zur Erzeugung einer Halbleiteranordnung 1 beschrieben. Dabei soll das erfindungsgemäße Verfahren anhand eines so genannten STI-Halbleiterprozesses beschrieben werden. Die nachfolgende Nummerierung entspricht dabei den entsprechenden Teilfiguren der 2:
    • (a) Ein Halbleiterkörper 2 mit einer ersten Oberfläche 3 und einer zweiten Oberfläche 4 wird bereitgestellt.
    • (b) Im Bereich der ersten Oberfläche 3 werden Gräben 8 in den Halbleiterkörper 2 eingebracht. Diese Gräben 8 können nach einer geeigneten Strukturierung der ersten Oberfläche 3 mittels einer Maske 11 zum Beispiel durch anisotropes Ätzen in den Halbleiterkörper 2 eingebracht werden. Die für die Erzeugung der Gräben 8 erforderlichen Prozessschritte und Technologieverfahren sind allgemeinen bekannt, so dass darauf nicht näher eingegangen werden muss. Vor dem Ätzen der Gräben 8 oder zusätzlich oder alternativ auch nach dem Ätzen der Gräben 8 wird der Halbleiterkörper 2 insbesondere im Bereich der ersten Oberfläche 3 und der Gräben 8 einem Reinigungsprozess unterworfen.
    • (c) Anschließend wird eine thermische Oxidation vorgenommen, bei der auf die Oberfläche 3 des Halbleiterkörpers 2 ein dünnes thermisches Oxid 5 aufgebracht wird. Nach der Oxidation hat sich auf der Seite der ersten Oberfläche 3 auf sämtlichen freiliegenden Oberflächen, das heißt auch auf den Grabenwänden 9 und den Grabenböden 10, eine dünne thermische Oxidschicht 5 gebildet.
    • (d) Anschließend wird die erste Oberfläche 3 des Halbleiterkörpers 2 wiederum durch die Maske 11 strukturiert. Die Maskenöffnungen der Maske 11 befinden sich wiederum im Bereich der Gräben 8. Vorteilhafterweise wird hier dieselbe Maske 11 wie beim Verfahrensschritt (b) verwendet. Anschließend werden durch Shallow-Trench-Implantationen fluorhaltige Teilchen 12 in den Halbleiteranordnung 1 implantiert. Für die Ionenimplantation wird z.B. BF2-Gas verwendet, aus dem die Fluorionen 12 extrahiert werden. Bei dieser Shallow-Trench-Implantation werden die Fluorionen 12 bei einer geeignet gewählten Implantationsenergien unter einem vorgegebenen schrägen Implantationswinkel α (entspricht dem Einfallwinkel der Fluroionen) relativ zu der ersten Oberfläche 3 des Halbleiterkörpers 2 implantiert. Dieser Implantationswinkel α wird so ge wählt, dass die Fluorionen 12 über die gesamte Tiefe der Gräben 8 an die Grenzfläche 6 zwischen dielektrischer Schicht 5 und Halbleiterkörper 2 gelangen können. Die Implantationsenergie wird zudem so eingestellt, dass die Fluorionen 12 unter Berücksichtigung des schrägen Implantationswinkels α der Fluorionen 12 und die sich dadurch ergebende größere Wegstrecke der Fluorionen 12 durch die dielelektrische Schicht 5 nach der Implantation im Wesentlichen im Bereich der Grenzfläche 6 angeordnet sind. Insbesondere wird hier eine sehr flache Implantation bei relativ niedrigen Implantationsenergien im Bericht von 10-40 keV verwendet, so dass sichergestellt ist, dass die implantierten Fluorionen 12 möglichst oberflächennah an der Grenzfläche 6 zwischen Halbleiterkörper 2 und dielektrischer Schicht 5 angeordnet sind. Es versteht sich von selbst, dass der Winkel α auch 0° betragen kann. Vorzugsweise kann hier auch ein Mehrfachimplantation unter Verwendung unterschiedlicher Dotierungsdosen, Implantationsenergien und Implantationswinkeln α verwendet werden. Insbesondere bei sehr tiefen und/oder sehr engen Gräben 8 ist es mitunter erforderlich, die Implantationsenergie und/oder den Implantationswinkeln α zu variieren. Anschließend wird vor dem nachfolgenden thermischen Prozess die Maske 11 von der ersten Oberfläche 3 entfernt.
    • (e) Im Anschluss an die STI-Implantation wird die Halbleiteranordnung 1 einem Temperaturprozess unterworfen. Dabei werden unter Verwendung einer Energiequelle 13, beispielsweise mehrerer Halogenlampen, thermische Strahlen 14 erzeugt, die die Halbleiteranordnung 1 erwärmen. Die Temperatur zum Erwärmen der Halbleiteranordnung 1 wird über die thermischen Strahlen 14 und die von der Energiequelle 13 ausgesendete Energie geeignet eingestellt. Mit tels dieses thermischen Prozesses wird erreicht, dass die sich im Bereich der Grenzfläche 6 befindlichen Fluorionen 7 quasi selbständig hin zu der Grenzfläche 6 bewegen. Im Idealfall befinden sich nach dem thermischen Prozess 13 nahezu sämtliche Fluorionen 7 an der Grenzfläche 6 zwischen dielektrischer Schicht 5 und Halbleiterkörper 2. Wesentlich ist hier, dass die Fluorionen 7 im Halbleitersubstrat und insbesondere in einem einkristallinen Siliziumsubstrat 2 eine sehr hohe Diffusionskonstante und damit eine sehr gute Diffusionseigenschaft aufweisen. Dabei wird der Effekt ausgenutzt, dass die Fluorionen 7 sich quasi selbstständig jeweils in die Richtung der Grenzfläche 6 orientieren.
  • Bei dem vorstehend, anhand der 2(a)–2(e) geschilderten STI-Halbleiterprozesses ist beachten, dass hier die Prozessschritte lediglich zur besseren Darstellung der Erfindung beschrieben wurden und nicht den Anspruch auf Vollständigkeit erheben.
  • Obgleich die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie nicht darauf beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist die Auswahl der Schichtmaterialien nur beispielhaft und kann in vielerlei Art variiert werden. Darüber hinaus können die vorstehend beschriebenen Prozessschritte ebenfalls auf mannigfaltige Art und Weise variiert werden. So kann statt einer thermischen Oxidation auch eine Trockenoxidation mit O2, eine Nassoxidation mit H2O, eine Oxidation mit O3 oder eine Radikaloxidation vorgesehen sein. Dabei muss allerdings jeweils ein günstiger Temperaturbereich gewählt werden.
    •
    • 1
    Halbleiteranordnung
    2
    Halbleiterkörper
    3
    erste Oberfläche, Scheibenvorderseitig
    4
    zweite Oberfläche, Scheibenrückseite
    5
    dielektrische Schicht, Siliziumdioxid
    6
    Grenzfläche
    7
    fluorhaltige Teilchen im Bereich der Grenzfläche,
    Fluorionen
    8
    Gräben, Trenches
    9
    Grabenwände
    10
    Grabenböden
    11
    Maske
    12
    implantierte Fluorionen
    13
    thermische Energiequelle, Halogenlampe
    14
    thermische Strahlung
    α
    Implantationswinkel

Claims (18)

  1. Verfahren zur Erzeugung eines Dielektrikums auf einem Halbleiterkörper mit den nacheinander vorzunehmenden Schritten: (a) Bereitstellen eines Halbleiterkörpers (2); (b) Aufbringen einer dielektrischen Schicht (5) auf zumindest Teilen einer ersten Oberfläche (3) des Halbleiterkörpers (2) derart, dass zumindest teilweise eine Grenzfläche (6) zwischen der dielektrischen Schicht (5) und dem Halbleiterkörper (2) ausgebildet wird; (c) thermisches Annealen des Halbleiterkörpers (2) und der dielektrischen Schicht (5); dadurch gekennzeichnet, dass zeitlich vor dem Annealen zur Verbesserung der Absättigung und der elektrischen Eigenschaften fluorhaltige Teilchen (7) an die Grenzfläche (7) angrenzende Bereiche des Halbleiterkörpers (2) und/oder der dielektrischen Schicht (5) eingebracht werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die dielektrische Schicht (5) Siliziumdioxid und/oder Siliziumnitrid und/oder High-K und/oder Low-K enthält.
  3. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die dielektrische Schicht (5) durch thermische Oxidation und/oder durch LP-CVD und/oder durch ALD-CVD erzeugt wird.
  4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterkörper (2) als Siliziumsubstrat, vorzugsweise als einkristallines Siliziumsubstrat ausgebildet ist.
  5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die fluorhaltigen Teilchen (7) durch Implantieren von Fluorionen (12) oder ionisierten fluorhaltigen Molekülen (12) in den Halbleiterkörper (2) eingebracht werden.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass eine Mehrfachimplantation bei unterschiedlichen Dosen und/oder unterschiedlichen Implantationsenergien und/oder unterschiedlichen Einfallwinkeln (α) der implantierten Teilchen (12) vorgenommen wird.
  7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Oxidieren an der ersten Oberfläche (3) zumindest ein Graben (8) in den Halbleiterkörper (2) eingebracht wird und anschließend zumindest auf Teilen der Oberfläche (9, 10) des oder der Gräben (8) die dielektrische Schicht (5) aufgebracht wird.
  8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die fluorhaltigen Teilchen (7) durch Shallow-Trench-Implantation bei einem gegenüber der ersten Oberfläche (3) schrägen Einfallwinkeln (α) der implantierten Teilchen (12) in den Halbleiterkörper (2) eingebracht werden.
  9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Aufbringen der dielektrischen Schicht (5) ein Reinigungsprozess der ersten Oberfläche (3) vorgenommen wird.
  10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Aufbringen der dielektrischen Schicht (5) ein dünnes Opferoxid auf zumindest Teilen der ersten Oberfläche (3) aufgebracht wird, welches vor dem Aufbringen der dielektrischen Schicht (5) wieder entfernt wird.
  11. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zusätzlich zu den fluorhaltigen Teilchen (7) auch kohlenstoffhaltige und/oder stickstoffhaltige Teilchen in den Halbleiterkörper (2) eingebracht werden.
  12. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Aufbringen der dielektrischen Schicht (5) ein Formiergasannealing vorgenommen wird, bei dem wasserstoffhaltige Teilchen in den Halbleiterkörper (2) eingebracht werden.
  13. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die fluorhaltigen Teilchen bei einer Dosis im Bereich zwischen 1013 cm–2 und 1015 cm–2, insbesondere im Bereich von 3·1013 cm–2 und 3·1014 cm–2, in den Halbleiterkörper (2) eingebracht werden.
  14. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das thermische Annealen bei einer Temperatur im Bereich zwischen 400°C und 1000°C durchgeführt wird.
  15. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass für den Prozessschritt des thermischen Annealens der Prozessschritt des Aufbringens der dielektrischen Schicht verwendet wird.
  16. Halbleiteranordnung (1), hergestellt nach einem Verfahren gemäss einem der vorherigen Ansprüche, mit einem Halbleiterkörper (2) und mit auf der ersten Oberfläche (3) des Halbleiterkörpers (2) aufgebrachten dielektrischen Schicht (5), dadurch gekennzeichnet, dass an einer Grenzfläche (6) zwischen dem Halbleiterkörper (2) und der dielektrischen Schicht (5) fluorhaltige Teilchen (7) zur Verbesserung der Absättigung und der elektrischen Eigenschaften der Grenzfläche (7) angeordnet sind.
  17. Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet, dass an der ersten Oberfläche (3) zumindest ein Graben (8) in den Halbleiterkörper (2) eingebracht ist und dass zumindest auf Teilen der Oberfläche (9, 10) des oder der Gräben (8) die dielektrische Schicht (5) angeordnet ist.
  18. Halbleiteranordnung nach einem der Ansprüche 16 oder 17, dadurch gekennzeichnet, dass die dielektrische Schicht (5) als Kondensatordielektrikum, insbesondere eines STI-Halbleiterbauelementes, und/oder als Gateoxid, insbesondere eines feldeffektgesteuerten Halbleiterbauelementes, ausgebildet ist.
DE102004031453A 2004-06-29 2004-06-29 Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur Expired - Fee Related DE102004031453B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004031453A DE102004031453B4 (de) 2004-06-29 2004-06-29 Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur
US11/167,946 US20060017132A1 (en) 2004-06-29 2005-06-28 Method for producing a dielectric and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004031453A DE102004031453B4 (de) 2004-06-29 2004-06-29 Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur

Publications (2)

Publication Number Publication Date
DE102004031453A1 true DE102004031453A1 (de) 2006-02-09
DE102004031453B4 DE102004031453B4 (de) 2009-01-29

Family

ID=35612695

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004031453A Expired - Fee Related DE102004031453B4 (de) 2004-06-29 2004-06-29 Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur

Country Status (2)

Country Link
US (1) US20060017132A1 (de)
DE (1) DE102004031453B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652343B1 (ko) * 2004-12-31 2006-11-30 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
KR20090050899A (ko) * 2007-11-16 2009-05-20 주식회사 동부하이텍 반도체 소자의 제조 방법
US7704884B2 (en) * 2008-04-11 2010-04-27 Micron Technology, Inc. Semiconductor processing methods
JP5629450B2 (ja) * 2009-10-16 2014-11-19 キヤノン株式会社 半導体素子及び半導体素子の形成方法
US11315931B2 (en) 2011-10-13 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded transistor
US8853021B2 (en) 2011-10-13 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded transistor
US9634134B2 (en) 2011-10-13 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded transistor
US9698044B2 (en) * 2011-12-01 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Localized carrier lifetime reduction
CN107974667B (zh) * 2017-11-28 2019-08-16 南通大学 一种快速测定时序式ald前驱体临界脉冲宽度的方法
KR20200027816A (ko) * 2018-09-05 2020-03-13 삼성전자주식회사 소자분리층을 갖는 반도체 소자 및 그 제조 방법
US11882770B2 (en) 2020-12-10 2024-01-23 International Business Machines Corporation Area-selective deposition of metal nitride to fabricate devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217931A (ja) * 1992-02-04 1993-08-27 Fujitsu Ltd 半導体装置の製造方法
US6191049B1 (en) * 1997-12-31 2001-02-20 Hyundai Electronics Industries Co., Ltd. Method for forming oxide film in semiconductor device
US6261889B1 (en) * 1999-03-16 2001-07-17 Nec Corporation Manufacturing method of semiconductor device
US6713333B2 (en) * 2001-10-29 2004-03-30 Nec Electronics Corporation Method for fabricating a MOSFET

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571734A (en) * 1994-10-03 1996-11-05 Motorola, Inc. Method for forming a fluorinated nitrogen containing dielectric
US20020182826A1 (en) * 2001-05-29 2002-12-05 Shui-Ming Cheng Fabrication method for a shallow trench isolation structure
US6825133B2 (en) * 2003-01-22 2004-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Use of fluorine implantation to form a charge balanced nitrided gate dielectric layer
US6780730B2 (en) * 2002-01-31 2004-08-24 Infineon Technologies Ag Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
JP3877672B2 (ja) * 2002-11-20 2007-02-07 沖電気工業株式会社 半導体装置の製造方法
US7018880B2 (en) * 2003-12-22 2006-03-28 Texas Instruments Incorporated Method for manufacturing a MOS transistor having reduced 1/f noise
KR100616187B1 (ko) * 2004-10-07 2006-08-25 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자의 절연막 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217931A (ja) * 1992-02-04 1993-08-27 Fujitsu Ltd 半導体装置の製造方法
US6191049B1 (en) * 1997-12-31 2001-02-20 Hyundai Electronics Industries Co., Ltd. Method for forming oxide film in semiconductor device
US6261889B1 (en) * 1999-03-16 2001-07-17 Nec Corporation Manufacturing method of semiconductor device
US6713333B2 (en) * 2001-10-29 2004-03-30 Nec Electronics Corporation Method for fabricating a MOSFET

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 05217931 A (Patent Abstracts of Japan)
Patent Abstracts of Japan & JP 05217931 A *

Also Published As

Publication number Publication date
DE102004031453B4 (de) 2009-01-29
US20060017132A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
DE60124369T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer STI-Struktur
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
DE102006015087B4 (de) Verfahren zur Herstellung von Transistoren
DE112004001441B4 (de) Verfahren zur Herstellung Asymmetrischer Seitenwand-Abstandshalter eines Halbleiterbauelements
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE10297583B4 (de) Verfahren zum Herstellen eines Soi-Bauteils mit unterschiedlichen Siliziumdicken
DE102006029229A1 (de) Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende integrierte Halbleiterstruktur
DE102006035669A1 (de) Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist
DE102004031453B4 (de) Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur
DE10219123A1 (de) Verfahren zur Strukturierung keramischer Schichten
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
DE102010040064A1 (de) Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE102011080439B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese
DE60209065T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009046241A1 (de) Verformungsverstärkung in Transistoren, die eine eingebettete verformungsinduzierende Halbleiterlegierung besitzen, durch Kantenverrundung an der Oberseite der Gateelektrode
DE10259728A1 (de) Grabeinisolationsstruktur für ein Halbleiterbauteil mit einem unterschiedlichen Grad an Eckenrundung und ein Verfahren zur Herstellung derselben
DE10207740B4 (de) Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat
DE10240449B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht mit geringem Leckstrom, wobei eine erhöhte kapazitive Kopplung erzeugt wird
DE102010004690B4 (de) Verfahren zur Strukturierung eines dielektrischen Materials in einem Halbleiterbauelement
EP1517362B1 (de) Verfahren zur Herstellung von Halbleiterbauelementen in einem Halbleitersubstrat
DE10234488B4 (de) Verfahren zur Herstellung einer lokalisierten Implantationsbarriere in einer Polysiliziumleitung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee