DE2422970B2 - Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase - Google Patents

Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase

Info

Publication number
DE2422970B2
DE2422970B2 DE2422970A DE2422970A DE2422970B2 DE 2422970 B2 DE2422970 B2 DE 2422970B2 DE 2422970 A DE2422970 A DE 2422970A DE 2422970 A DE2422970 A DE 2422970A DE 2422970 B2 DE2422970 B2 DE 2422970B2
Authority
DE
Germany
Prior art keywords
silicon
silicon dioxide
vapor phase
structures
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2422970A
Other languages
English (en)
Other versions
DE2422970C3 (de
DE2422970A1 (de
Inventor
Robert Lewis Wappingers Falls Bratter
Arun Kumar Fishkill Gaind
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2422970A1 publication Critical patent/DE2422970A1/de
Publication of DE2422970B2 publication Critical patent/DE2422970B2/de
Application granted granted Critical
Publication of DE2422970C3 publication Critical patent/DE2422970C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Description

Die Erfindung betrifft ein neues Verfahren zur Bildung von Silicium-Dioxyd-Filmen auf Silicium-Substraten durch chemische Reaktion und Niederschlag aus der Dampfphase. Vorzugsweise sollen die Verfahren zum Niederschlagen solcher Filme verbessert werden, die im wesentlichen frei von Verunreinigungen durch mobile Ionen, wie z. B. Natrium-Ionen, sind. Eine solche Freiheit von Verunreinigung durch das Natrium-Ion erkennt man an der Stabilität dieser Silicium-Dioxyd-Filme, wenn man sie den Prüfbedingungen mit einer Vorspannungs-Temperatur (BT) Prüfung aussetzt. Dieser Vorspannungs-Temperaturtest ist allgemein bekannt und ist im einzelnen in dem Aufsatz »The C-V Techniques as an Analytical Tool« von K. H. Zaininger und anderen in Solid State Technology, Mai 1970, Seite 49, Teil I1 und Juni 1970, Seite 46, Teil 2, und insbesondere auf den Seiten 53 und 54 des Teils 2 dieses Aufsatzes beschrieben. Die Stabilität eines gemäß diesem bekannten Verfahren durch chemische Zersetzung aus der Dampfphase niedergeschlagenen Silicium Dioxyd-Films erkennt man an einer geringen Verschiebung der Flachbandspannung, wenn die Oxydschicht dem übliclun Vorspannungs-TempcraturtcM bei einem angelegten Feld von 2χ\<Ρ\Ιαη für 10 Minuten bei einer Temperatur von 25O°C aussetzt, dalJ sich als Ergebnis dieser Prüfung bei einer Voi pannung und bei einer erhöhten Temperatur die Obcrflächcnladung um
1x10" Ladungsträger/cm2 oder weniger erhöht
Das übliche Verfahren zum Niederschlagen solcher hochreinen, durch chemische Zersetzung aus der Dampfphase niedergeschlagener Silicium-Dioxyd-Filme auf einem Silicium-Substrat ist in dem Artikel »Pyrolytic Silica on Silicon Deposited from Silane and Carbon Dioxide« von HCG. Swann und A.E. Pyne beschrieben, der im Journal of The Electrochemical Society, 1969 auf Seiten 1014 bis 1017 abgedruckt ist Bei
ίο diesen üblichen Verfahren wird das Silicium-Dioxyd durch eine chemische Zersetzung aus der Dampfphase niedergeschlagen, die aus einer Reaktionsmischung aus Silan oder einer Silicium-Chlorid enthaltenen Verbindung, einem Oxydationsmittel, wie z. B. Kohlendioxyd, und einem Trägergas, wie z.B. Wasserstoff, besteht Diese auf einem Substrat bei Substrattemperaturen oberhalb 7000C niedergeschlagenen Silicium-Dioxyd-Fllme sind bekanntlich im wesentlichen frei von einer Verunreinigung durch das Natrium-Ion, was sich aus einer so geringfügigen Erhöhung von nur 1 χ 10" Ladungsträgern je cm2 in der Oberflächenladung ergibt, wenn man dieses Substrat mit dem Film den Temperatur-Vorspannungstests aussetzt, wie sie auf Seite 1016 des genannten Aufsatzes beschrieben sind.
Man kann daher sagen, daß die bisher bekannten Verfahren zum Niederschlagen von Silicium-Dioxyd auf Silicium mit chemischer Reaktion aus der Dampfphase das Problem einer Verunreinigung durch mobile Ionen im wesentlichen dadurch gelöst haben, daß eine
jfi Silicium-Dioxyd-Schicht erzeugt wird, die im wesentlichen frei von Verunreinigungen durch das Natrium-Ion ist, was man an der Stabilität der Strukturen unter der Beanspruchung von Temperatur und Vorspannung erkennt Die dabei gemäß bekannten Verfahren erzeugten Strukturen haben aber immer noch eine merkliche Flachbandoberflächenladung (Nib). Diese Restoberflächenladung liegt in der Größenordnung von 1 bis 3 χ 10" Ladungen/cm2, wie dit. in dem obengenannten Aufsatz von Swann und Pyne angedeutet ist.
Eine solche Ladung erfordert an der Trennfläche zwischen Silicium-Dioxyd und Silicium im Gate-Elektrodenbereich der meisten Feldeffekttransistoren eine relativ hohe Einschaltspannung für die Feldeffekttransistoren. Solche Einschaltspannungen lassen sich jedoch
v, in erwünschter Weise herabsetzen, wenn es gelingt. Silicium-Dioxyd-Silicium-Strukturen mit einer geringeren Flachband-Oberflächenladung zu erzeugen.
Ferner ergibt diese Oberflächenladung bei Silicium-Dioxyd-Silicium-Strukturen, die gemäß dem obenge-
w nannten bekannten Verfahren durch chemische Reaktion und Niederschlag aus der Dampfphase erzeugt sind, noch Schwierigkeiten bei integrierten Schaltungen, in denen Silicium-Dioxyd das darunterliegende Silicium gegen eine Oberflächenmetallisierung isoliert. Solche
ν-, Oberflächenladungen können in Kombination mit der stromführenden Metallisierung in dem Silicium an der Trennfläche zwischen Silicium-Dioxyd und Silicium eine Inversion hervorrufen.
In diesem Zusammenhang sollte erwähnt werden, daß
mi die mit einer Metallsiliciumdioxyd-Silicium oder MIS-Struktur verbundenen Ladungen durch drei veränderliche Ladungskomponenten beeinflußt werden können. Dazu gehören mobile Ladungen oder Verunreinigungen durch das Natrium-lon. das die Stabilität und Reprodu-
i" zierbarkeit einer MIS-Struktur beeinflußt. Da, wie bereils ausgeführt, die hier genannten, zum Stand der Technik gehörenden Verfahren Siliciiim-Dioxyd-Filme auf Silicium durch Niederschlag mittels chemischer
Reaktion aus der Dampfphase erzeugen, die im wesentlichen frei von Verunreinigungen durch das Natrium-Ion sind, ist bereits heute die aus der mobilen Ladung bestehende Komponente ein Problem mehr.
Die beiden anderen Ladungskomponenten, die sich auf die Oberflächenzustände einer Silicium-Dioxyd-Silicium-Struktur beziehen, stellen immer noch unerwünschte Probleme dar. Die erste dieser beiden Oberflächen-Ladungskomponenten wird durch die Abweichung der Flachbandspannung bei einer üblichen C-V-Kennlinie von dem theoretischen Wert einer solchen Flachbandspannung bestimmt. Die Flachbandspannung oder Vib, basierend auf der C-V-Kennlinie, ist allgemein bekannt und ist. beispielsweise in dem Lehrbuch »Physics and Technology of Semiconductor Devices« von A. S. Grove auf Seite 279 bis 285 beschrieben, das bei John Wiley and Sons, Ine, 1967 erschienen ist Die Flachbandspannung oder die Abweichung von der theoretischen Flaehbandspannung kann unmittelbar in die Ladung bei Flachbandbedingur.-gen (Nfb) durch einen Umwandlungsfaktor Überführt werden, der bei ungefähr 1x10" Ladungen/cm2 je Volt Flaehbandspannung liegt, und Silicium-Dioxyd in einer Stärke von 2000 A benutzt. Das auf diese Weise bestimmte Nn, wird normalerweise als Komponente der Oberflächenladung angesehen, die auf die Anwesenheit von überschüssigen Silicium-Ionen in dem Silicium-Dioxyd an der Trennfläche zwischen Silicium und Silicium-Dioxyd zurückgeführt wird. Die andere Komponente der Oberflächenladung, manchmal als N55 bekannt, die normalerweise keinen merklichen Einfluß auf die unmittelbaren Betriebseigenschaften von M IS-Strukturen in integrierten Schaltungen haben kann, scheint doch eine Einwirkung auf die Zuverlässigkeit der Arbeitsweise von integrierten Schaltungen über einen Langzeitraum zu haben. Mit anderen Worten, M IS-Strukturen, die relativ große M5-Faktoren haben, werden beim tatsächlichen Betrieb eher unzuverlässig als andere. Der Mj-Faktor ist die Dichte schneller Oberflächenzustände, die auf niederfrequenten M IS-Kapazitätsmessungen beruhen. Diese sind im einzelnen in einem Aufsatz mit dem Titel »Surface States at Steam-Grown Silicon-Silicon Dioxide Interfaces« von C. N. Berglund in IEE Transactions on Electron Devices, Band ED-13,Nr. 10, Oktober 1966, auf den Seiten 701 bis 705 und in dem Aufsatz »A Quasi-Static Technique for MOS C-V and Surface State Measurements« von M. Kuhn in Solid-State Electronics, Band 13, 1970, Seiten 873 bis 885 beschrieben.
Demgemäß ist es hauptsächlich Aufgabe der Erfindung, das Verfahren zum Niederschlag von Silicium-Dioxyd auf Silicium durch eine chemische Reaktion aus der Dampfphase so weit zu verbessern, die durch Silicium-Ionen hervorgerufenen Ladungen in solchen Strukturen merklich zu verringern. Weiterhin soll dabei auch diejenige Komponente der Oberflächenladung, die als Ladung bei der Flaehbandspannung mit Nn, bezeichnet ist, beträchtlich herabgesetzt werden. Vorzugsweise soll dies bei einem Niederschlag aus der Dampfphase mittels chemischer Reaktion eines im wesentlichen von mobilen Ionen freiem Silicium-Dioxyd auf Silicium zur Bildung einer integrierten MIS-Struktur verbesserter Zuverlässigkeit unter Langzeitbedingungen erzielt werden. Gelingt dies, dann lassen sich natürlich auch bei MIS FET-Strukturen, wie bereits erläutert, die Einschaltspaitnungen herabsetzen. Dabei ergibt sich ferner, daß das durch chemische Reaktion aus der Dampfphase niedergeschlagene Silicium-Dioxyd im wesentlichen frei ist von ungebundenem Silicium. Ferner ergibt sich, wie ebenfalls bereits angedeutet, durch den chemischen Niederschlag aus der Dampfphase von im wesentlichen von mobilen Ionen
freien Silicium-Dioxydschichten auf Silicium zur Herstellung von M IS-Strukturen, daß die bisher vorhandene latente Tendenz für Oberflächeninversion an der Trennfläche zwischen Silicium-Dioxyd und Silicium unterhalb von stromführenden Metallisierungen im
ίο wesentlichen herabgesetzt wird.
Diese wesentlichen Verbesserungen werden gemäß der Erfindung dadurch erzielt, daß man zu einer üblichen Reaktionsmischung für einen Niederschlag aus der Dampfphase, bestehend aus einem Oxydationsmittel und SiH„Cl(4_n;mit π einer ganzen Zahl zwischen 0 und 4 HCl beimischt Die HCl wird diesen Reagenzien bei Anwendung eines Verfahrens beigegeben, das bereits aus Silicium-Dioxyd auf Silicium bestehende Strukturen liefert die bereits im wesentlichen fr... von Verunreinigungen durch freie oder mobile Natrium-I_<nen sind, wie sich dies aus der maximalen Zunahme der Oberflächenladung auf 1 χ 10" Ladungen/cm2 ergibt, wenn selche Strukturen einer Temperatur-Vorspannungsprüfung ausgesetzt werden, bei der ein elektrisches Feld von 2x10* V/cm für 30 Minuten bei 250° C angelegt wird.
Wie im einzelnen noch bei der Beschreibung der Ausführungsform der Erfindung erläutert werden wird, verringert die Beimischung von HCl das N/t um etwa eine Größenordnung, so daß sich für Silicium-Silicium-
jo dioxyd FETs eine merkliche Verringerung der Einschaltspannung und außerdem eine merkliche Verringerung der Möglichkeit einer Inversion an der Silicium-Silicium-Trennfläche von in MIS-Technik aufgebauten integrierten Schaltungen im allgemeinen ergibt. Außer-
J5 dem scheint eine wesentliche Verringerung in der /Vj5-Komponente das Ergebnis der Beimischung von HCI zu sein. Daraus ermittelte man eine erhöhte Zuverlässigkeit von so erzeugten MIS-Strukturen unter Langzeitbedingungen, die im Zeitrafferverfahren simuliert wurden.
Die Erfindung wird nunmehr anhand eines Ausführungsbeispiels in Verbindung mit der beigefügten Zeichnung im einzelnen beschrieben. Die -.inter Schutz zu stellenden Merkmale finden sich in den ebenfalls
•r beigefügten Patentansprüchen.
In der Figur ist rein schematisch eine übliche Apparatur dargestellt, wie sie zur Durchführung der Erfindung Verwendung finden kann.
Verwendet man einen Induktionsofen zum Niederen schlag mittels chemischer Reaktion aus der Dampfphase, z. B. zum Niederschlagen von Silicium-Dioxyd auf SilHun., wobei vorzugsweise eine Reihe von Halbleiterplättchen gleichzeitig behandelt werden kann, dann bringt man eine Anzahl von Siliciumplättchen 10 auf
Y> eine rotierende Aufnahmevorrichtung 11, die durch Induktionsspulen 12 aufgeheizt wird. Die Plättchen sind polierte Siliciumpiättchen mit 57,2 mm Durchmesser. Die Siliciumplättchen 10 sind mit Arsen do'iert und N-Ieitend und weisen einen spezifischen Widerstand
*>o von 8 bis lOOhm-cm auf und sind in der (lOO)-tbene geschnitten. Der Induktionsofen kann beispielsweise so aufgebaut sein, wie er in der US-Patentschrift 34 24 629 dargestellt ist. und so abgewandelt sein, daß sich die Kammer 13 nach unten erstreckt. Kohlendioxyd aus
μ einer Quelle 14 wird mit einer Geschwindigkeit von 1,2 Liter je Minute zugeführt. Aus der Quelle 15 wird eine Mischung von 5 Gewichtsprozent Silan in Wasserstoff mit einer Geschwindigkeit von 60cm* ie Minute
zugeführt, von der Quelle 16 kommt Wasserstoff mil der Geschwindigkeit von 105 Litern je Minute und Salzsäure kommt von einer Quelle 17 mit einer Geschwindigkeit von 100 cmJ je Minute. Diese Reagenzien werden kontinuierlich in der Leitung 18 miteinander vermischt und der Kammer 13 zugeführt, wobei die der Reaktion dienenden, gasförmigen Produkte kontinuierlich durch die Leitung 19 austreten. Der Anteil an HCI in der gesamten Reaktionsmischung beträgt 0,1 Mol-Prozent. Man kann jedoch bis zu drei Mol-Prozent HCI in der praktischen Durchführung der vorliegenden Erfindung mit Erfolg benutzen. Auf den Siliciumplättchen wird dann Silicium-Dioxyd "lit einer Geschwindigkeit von 4,5 nm je Minute re.i uner Niederschlagstemperatur von 10000C für etwa 10 Minuten niedergeschlagen. Dies ergibt eine Silicium-Dioxydschicht mit einer Stärke von etwa 45 nm.
Um sich für Vergleichsversuche mit dem bisher üblichen Verfahren Kontrollplättchen zu verschaffen, wird das soeben beschriebene Verfahren unter den _>u gleichen Bedingungen, Abmessungen und Reagenzien wiederholt, nur daß dieses Mal von der Quelle 17 keine HCI zugeführt wird.
Nachdem der Niederschlag des Silicium-Dioxyds beendet ist, werden sowohl die Originalplättchen als r. auch die Kontrollplättchen dem üblichen auf einen Niederschlag durch chemische Reaktion aus der Dampfphase folgenden weiteren Verfahrensschritt unterzogen, indem die Plättchen nochmals für 15 Minuten in einer Stickstoffatmosphäre auf 10500C w aufgeheizt werden.
Aus dem Vergleich der Eigenschaften einer Silicium-Dioxydschicht auf Silicium unter Verwendung von Salzsäure gemäß der vorliegenden Erfindung im Vergleich mit einer Kontrollstruktur, die ohne HCI c erzeugt wurde, ergibt folgendes. Die Kontrollstruktur hat eine Flachbandspannung Vn, 0,3 bis 0,7 Volt, während die gemäß dem neuen erfinderischen Verfahren erzeugte Struktur eine Flachbandspannung von weniger als 0.05 Volt aufweist. Setzt man diese -tu Flachbandspannung um in Nib, die Flachbandladung, dann weist die Kontrollstruktur eine Flachbandladung von 2 bis 5 χ !0" Ladung je cm2 auf, während die nach dem erfinderischen Verfahren erzeugte Struktur eine Flachbandladung von 1 bis 3xl010 Ladungen je cm- 4Ί aufweist. Als Ergebnis dieser Verringerung in der Flachbandladung werden integrierte FET-Schaltungen unter Verwendung von Silicium-Dioxyd auf Silicium, die gemäß der vorliegenden Erfindung erzeugt wurden, in den Gate-Elektrodenbereichen wesentlich geringere so Einschaltzeiten für die Gate-Elektrode erfordern. Ferner ist die Möglichkeit einer Inversion an der Trennfläche zwischen Silicium-Dioxyd und Silicium unter einer stromführenden Metallisierung in integrierten MlS-Schaitungen wesentlich herabgesetzt.
Die Kontrollstruktur hat ein Ns, von 0,5 bis 1 χ 10", während die gemäß der vorliegenden Erfindung erzeugte Struktur ein Na von weniger als 10!0 aufweist Somit wird also gemäß der Erfindung die Größe N53 um mindestens eine Größenordnung verringert, das heißt, ta die Oberflächenzustands-Ladungskomponente, die sich aus ungesättigten oder freien Siliciumbindungen an der Trennfläche zwischen Silicium und Silicium-Dioxyd ergeben können, ist wesentlich verbessert. Die /V„-Charakteristik ist in den zuvor erwähnten Aufsätzen von C. N. Berglund und M. Kuhn beschrieben.
Wahrscheinlich liefern als Ergebnis dieser merklichen Verringerung in den Λ/,,-Charakteristika die gemäß der vorliegenden Erfindung erzeugten Strukturen eine viel geringere Ausfallrate durch dielektrische Durchschläge als die Kontrollstruktur, wenn sie bei gleichartigen Gate-Elektroden eingesetzt werden. Um beispielsweise Betriebsbedingungen bei erhöhter Geschwindigkeit zu simulieren, hat man eine Gruppe von Silicium-Silicium-Dioxyd-Siliciumstrukturen, die gernäß der vorliegenden Erfindung erzeugt waren, und eine äquivalente Gruppe von Kontrollstrukturen, die nach dem üblichen Verfahren erzeugt waren, jeweils beschleunigten Belastungsbedingungen bei 4 χ 1O6VoIt ip rm hpi ?WT für pinp ίά ν IHM Anzahl von Süüldcn ausgesetzt. 50% der Kontrollstrukturen hatten einen dielektrischen Durchschlag nach weniger als 90 Stunden, während es über 900 Stunden dauerte, bevor 50% der gemäß der vorliegenden Erfindung hergestellten Strukturen ausfielen.
Die gemäß der vorliegenden Erfindung niedergeschlagenen Silicium-Dioxydschichten haben an sich etwas höhere dielektrische Durchschlagsspannungen, doch ist was von Bedeutung ist, die Durchschlagsspannung viel gleichmäßiger verteilt, als dies bei in üblicher Weise erzeugten Schichten auf den Kontrollplättchen der Fall war. Die neuartig hergestellten Strukturen zeigen bei 99% der untersuchten Proben eine durchschnittliche dielektrische Durchschlagsspannung von 8,9XiO6VoIt je cm, wobei der Durchschlag innerhalb von 10% Abweichung von diesem Wert erfolgt, während die Kontrollstrukturen eine durchschnittliche dielektrische Durchschlagspannung bei 8,OxIO6VoIt je cm mit einer größeren Abweichung zeigen, wobei 99% der untersuchten Proben innerhalb einer 32%igen Abweichung von diesem Wert durchschlagen.
Die gemäß dem erfindungsgemäßen Verfahren hergestellte Silicium-Dioxydschicht hatte einen geringeren Brechungsindex, nämlich etwa 1,45, als die Schicht in der Kontrollstruktur, deren Brechungsindex bei etwa 1,46 lag. Es wird angenommen, daß dieser Unterschied im Brechungsindex eine wesentlich geringere Menge an freiem Silicium in der nach dem neuen Verfahren hergestellten Silicium-Dioxydschicht anzeigt.
Sowohl die Kontrollstrukturen als auch die nach dem neuen Verfahren erzeugten Strukturen scheinen im wesentlichen frei von einer Verunreinigung durch mobile Ionen zu sein, wie sich dies aus der Stabilität beider Strukturtypen unter Temperatur-Vorspannungsprüfbedingungen ergibt, wenn beide den üblichen Standard-Temperatur-Vorspannungsprüfbedingungen ausgesetzt werden. Dann zeigen beide Strukturen eine Abweichung der Oberflächenladung, die kleiner ist als 1x10" Ladungen je cm2 von der normalen Flachbandladung. Die Kontrollstruktur zeigt dabei eine Abweichung von etwa 5 χ 10'°, während die nach dem erfindungsgemäßen Verfahren hergestellte Struktur eine Abweichung etwa 1 χ 1010 zeigt.
Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche;
1. Verfahren zum Herstellen von Siliciumdioxid-Schjchten auf Silieromsubstraten durch chemischen Niederschlag aus der Dampfphase mit einer Mischung aus einem Oxidationsmittel und SiHnCU-O. wobei π eine ganze Zahl zwischen 0 und 4 ist und die so niedergeschlagene Siliciumdioxid-Schicht eine maximale Zunahme der Oberflächenladungen um 1 χ 10" Ladungsträger erfährt, wenn die Schicht dem Vorspannungs-Temperaturtest bei einem angelegten Feld von 2XlO6VZCm für 30 Minuten bei 2500C ausgesetzt wird, dadurch gekennzeichnet, daß der Reaktionsmischung von einer äußeren Quelle zusätzlich HCI zugeführt wird.
2. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß jie Reaktionsmischung einem Trägergas beigemischt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Anteil von HCl an der Reaktionsmischung zwischen 0,1 und 3 Mol-Prozent eingestellt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als Reagens SiHn(Q4-,,; Silan verwendet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als Oxydationsmittel CO2 verwendet wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß als Trägergas H2 verwendet wird.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß während der chemischen Reaktion zum Niederschlag aus der Dampfphase der Film während oder nach dem Niederschlag auf mindestens 7000C erwärmt wird.
DE2422970A 1973-06-29 1974-05-11 Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase Expired DE2422970C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US375297A US3887726A (en) 1973-06-29 1973-06-29 Method of chemical vapor deposition to provide silicon dioxide films with reduced surface state charge on semiconductor substrates

Publications (3)

Publication Number Publication Date
DE2422970A1 DE2422970A1 (de) 1975-01-23
DE2422970B2 true DE2422970B2 (de) 1980-09-04
DE2422970C3 DE2422970C3 (de) 1981-06-11

Family

ID=23480303

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2422970A Expired DE2422970C3 (de) 1973-06-29 1974-05-11 Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase

Country Status (7)

Country Link
US (1) US3887726A (de)
JP (1) JPS5240639B2 (de)
CA (1) CA1027024A (de)
DE (1) DE2422970C3 (de)
FR (1) FR2235486B1 (de)
GB (1) GB1462253A (de)
IT (1) IT1012363B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922380B2 (ja) * 1975-12-03 1984-05-26 株式会社東芝 ハンドウタイソシノ セイゾウホウホウ
US4045594A (en) * 1975-12-31 1977-08-30 Ibm Corporation Planar insulation of conductive patterns by chemical vapor deposition and sputtering
US4239811A (en) * 1979-08-16 1980-12-16 International Business Machines Corporation Low pressure chemical vapor deposition of silicon dioxide with oxygen enhancement of the chlorosilane-nitrous oxide reaction
CA1280055C (en) * 1985-10-24 1991-02-12 Ronald Edward Enstrom Vapor deposition apparatus
JPH01125923A (ja) * 1987-11-11 1989-05-18 Sumitomo Chem Co Ltd 気相成長装置
US4950977A (en) * 1988-12-21 1990-08-21 At&T Bell Laboratories Method of measuring mobile ion concentration in semiconductor devices
US5221352A (en) * 1989-06-19 1993-06-22 Glaverbel Apparatus for pyrolytically forming an oxide coating on a hot glass substrate
GB8914047D0 (en) * 1989-06-19 1989-08-09 Glaverbel Method of and apparatus for pyrolytically forming an oxide coating on a hot glass substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3511702A (en) * 1965-08-20 1970-05-12 Motorola Inc Epitaxial growth process from an atmosphere composed of a hydrogen halide,semiconductor halide and hydrogen
US3556879A (en) * 1968-03-20 1971-01-19 Rca Corp Method of treating semiconductor devices
US3692571A (en) * 1970-11-12 1972-09-19 Northern Electric Co Method of reducing the mobile ion contamination in thermally grown silicon dioxide

Also Published As

Publication number Publication date
US3887726A (en) 1975-06-03
CA1027024A (en) 1978-02-28
IT1012363B (it) 1977-03-10
JPS5240639B2 (de) 1977-10-13
FR2235486A1 (de) 1975-01-24
GB1462253A (en) 1977-01-19
FR2235486B1 (de) 1977-10-14
DE2422970C3 (de) 1981-06-11
JPS5023395A (de) 1975-03-13
DE2422970A1 (de) 1975-01-23

Similar Documents

Publication Publication Date Title
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE69635745T2 (de) Elektrostatische Haltevorrichtung und Herstellungsverfahren derselben
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
DE3346803A1 (de) Halbleitervorrichtung und verfahren zu dessen herstellung
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE3013563C2 (de)
DE2636369A1 (de) Feldeffekttransistor mit isolierter steuerelektrode
DE2422970C3 (de) Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase
DE112015000396T5 (de) Selektives Metall/Metalloxid-Ätzverfahren
DE1917995B2 (de) Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0831520B1 (de) Verfahren zur Herstellung einer MIS-Struktur auf Siliziumkarbid (SiC)
DE3915594A1 (de) Halbleitervorrichtung
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE1521503A1 (de) Halbleiteranordnung mit Siliciumnitridschichten und Herstellungsverfahren hierfuer
DE1589866A1 (de) Halbleiterbauelement mit einem Schutzueberzug und Verfahren zu seiner Herstellung
DE102018110240A1 (de) Halbleitervorrichtung und Herstellung
DE2530730A1 (de) Verfahren zum herstellen von metall- oxid-halbleiter (mos)-strukturen
DE112017005180T5 (de) Verfahren zum Auflösen eines vergrabenen Oxids in einem Silicon-On-Insulator-Wafer
DE10245590A1 (de) Halbleiterbauelement mit Praseodymoxid-Dielektrikum
DE1717205A1 (de) Halbleiterkoerper mit dielektrischer Beschichtung und Verfahren zur Herstellung solcher Halbleiterkoerper
DE2243285A1 (de) Verfahren zur herstellung einer isolierenden schicht
DE2014903A1 (de) Halbleitervorrichtung mit niedrigem Rauschpegel und Verfahren zu deren Herstellung
DE2856692C2 (de)

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee