DE2422970A1 - Verfahren zum chemischen niederschlagen von silicium-dioxyd-filmen aus der dampfphase - Google Patents
Verfahren zum chemischen niederschlagen von silicium-dioxyd-filmen aus der dampfphaseInfo
- Publication number
- DE2422970A1 DE2422970A1 DE2422970A DE2422970A DE2422970A1 DE 2422970 A1 DE2422970 A1 DE 2422970A1 DE 2422970 A DE2422970 A DE 2422970A DE 2422970 A DE2422970 A DE 2422970A DE 2422970 A1 DE2422970 A1 DE 2422970A1
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- vapor phase
- silicon dioxide
- structures
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 33
- 239000010703 silicon Substances 0.000 title claims description 32
- 229910052710 silicon Inorganic materials 0.000 title claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 28
- 239000012808 vapor phase Substances 0.000 title claims description 18
- 238000005234 chemical deposition Methods 0.000 title description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 71
- 239000000377 silicon dioxide Substances 0.000 claims description 36
- 235000012239 silicon dioxide Nutrition 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 6
- 239000003153 chemical reaction reagent Substances 0.000 claims description 5
- 238000001556 precipitation Methods 0.000 claims description 5
- 239000011541 reaction mixture Substances 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 239000007800 oxidant agent Substances 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- 239000012159 carrier gas Substances 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 12
- 238000011109 contamination Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 229910001415 sodium ion Inorganic materials 0.000 description 7
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- FKNQFGJONOIPTF-UHFFFAOYSA-N Sodium cation Chemical compound [Na+] FKNQFGJONOIPTF-UHFFFAOYSA-N 0.000 description 5
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical group [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 239000001569 carbon dioxide Substances 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 3
- 238000002144 chemical decomposition reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 238000009388 chemical precipitation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 230000036316 preload Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
- C23C16/402—Silicon dioxide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Silicon Compounds (AREA)
Description
Böblingen, 10. Mai 197,4/ ο ο η ·7 η
heb-oh Ik LlXi IKi
heb-oh
Anmelderin: International Business Machines
Corporation, Armonk, N. Y. 10504
Amtl. Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: FI 972 167
Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase
Die Erfindung betrifft ein neues Verfahren zur Bildung von
Silicium-Dioxyd-Filmen auf Silicium-Substraten durch chemische Reaktion und Niederschlag aus der Dampfphase. Vorzugsweise
sollen die Verfahren zum Niederschlagen solcher Filme verbessert werden, die im wesentlichen frei von Verunreinigungen durch
mobile Ionen, wie z.B. Natrium-Ionen, sind. Eine solche Freiheit von Verunreinigung durch das Natrium-Ion erkennt man an der
Stabilität dieser Silicium-Dioxyd-Filme, wenn man sie den Prüfbedingungen
mit einer Vorspannungs-Temperatur (BT) Prüfung aussetzt. Dieser Vorspannungs-Temperaturtest ist allgemein bekannt
und ist im einzelnen in dem Aufsatz "The C-V Techniques as an Analytical Tool" von K. H. Zaininger und anderen in Solid State
Technology, Mai 1970, Seite 49, Teil 1, und Juni 1970, Seite 46, Teil 2, und insbesondere auf den Seiten 53 und 54 des Teils 2
dieses Aufsatzes beschrieben. Die Stabilität eines gemäß diesem bekannten Verfahren durch chemische Zersetzung aus der Dampfphase
niedergeschlagenen Silicium-Dioxyd-FiIms erkennt man an einer geringen
Verschiebung der Flachbandspannung, wenn die Oxydschicht dem üblichen Vorspannungs-Temperaturtest bei einem angelegten
Feld von 2 χ 10 V/cm für 30 Minuten bei einer Temperatur von 25O°C aussetzt, daß sich als Ergebnis dieser Prüfung bei einer
Vorspannung und bei einer erhöhten Temperatur die Oberflächen-
11 2
ladung um 1 χ 10 Ladungsträger/cm oder weniger erhöht.
409884/0879
Das übliche Verfahren zum Niederschlagen solcher hochreinen, durch chemische Zersetzung aus der Dampfphase niedergeschlagener
Silicium-Dioxyd-Filme auf einem Silicium-Substrat ist in dem
Artikel "Pyrolytic Silica on Silicon Deposited from Silane and Carbon Dioxide" von R.C.G. Swann und A.E. Pyne beschrieben, der
im Journal of The Electrochemical Society, 1969 auf Seiten 1014 bis 1017 abgedruckt ist. Bei diesen üblichen Verfahren wird das
Silicium-Dioxyd durch eine chemische Zersetzung-aus der Dampfphase
niedergeschlagen, die aus einer Reaktionsmischung aus Silan oder einer Silicium-Chlorid enthaltenen Verbindung, einem
Oxydationsmittel, wie z.B. Kohlendioxyd, und einem Trägergas, wie z.B. Wasserstoff, besteht. Diese auf einem Substrat bei Substrattemperaturen
oberhalb 700°C niedergeschlagenen Silicium-Dioxyd-Filme sind bekanntlich im wesentlichen frei von einer Verunreinigung
durch das Natrium-Ion, was sich aus einer so geringfügigen
11 2
Erhöhung von nur 1 χ 10 Ladungsträgern je cm in der Oberflächenladung
ergibt, wenn man dieses Substrat mit dem Film den Temperatur-Vorspannungstests aussetzt, wie sie auf Seite 1016
des genannten Aufsatzes beschrieben sind.
Man kann daher sagen, daß die bisher bekannten Verfahren zum Niederschlagen von Silicium-Dioxyd auf Silicium mit chemischer
Reaktion aus der Dampfphase das Problem einer Verunreinigung durch mobile Ionen im wesentlichen dadurch gelöst haben, daß
eine Sillcium-Dioxyd-Schicht erzeugt wird, die im wesentlichen frei von Verunreinigungen durch das Natrium-Ion ist, was man
an der Stabilität der Strukturen unter der Beanspruchung von Temperatur und Vorspannung erkennt. Die dabei gemäß bekannten
Verfahren erzeugten Strukturen haben aber immer noch eine merkliche Flachbandoberflächenladung (N-. ). Diese Restoberflächenla-
11 2
dung liegt in der Größenordnung von 1 bis 3 χ 10 Ladungen/cm ,
wie dies in dem obengenannten Aufsatz von Swann und Pyne angedeutet ist. Eine solche Ladung erfordert an der Trennfläche
zwischen Silicium-Dioxyd und Silicium im Gate-Elektrodenbereich der meisten Feldeffekttransistoren eine relativ hohe Einschaltspannung
für die Feldeffekttransistoren. Solche Einschaltspan-
FI 972 167
409884/0879
nungen lassen sich jedoch in erwünschter Weise herabsetzen, wenn es gelingt, Silicium-Dioxyd-Silicium-Strukturen mit einer geringeren
Flachband-Oberflächenladung zu erzeugen.
Ferner ergibt diese Oberflächenladung bei Silicium-Dioxyd-Silicium-Strukturen,
die gemäß dem obengenannten bekannten Verfahren durch chemische Reaktion und Niederschlag aus der Dampfphase erzeugt
sind, noch Schwierigkeiten bei integrierten Schaltungen, in denen Silicium-Dioxyd das darunterliegende Silicium gegen eine
Oberflächenmetallisierung isoliert. Solche Oberflächenladungen können in Kombination mit der stromführenden Metallisierung in
dem Silicium an der Trennfläche zwischen Silicium-Dioxyd und Silicium eine Inversion hervorrufen.
In diesem Zusammenhang sollte erwähnt werden, daß die mit einer
Metallsiliciumdioxyd-Silicium oder MIS-Struktur verbundenen Ladungen
durch drei veränderliche Ladungskomponenten beeinflußt werden können. Dazu gehören mobile Ladungen oder Verunreinigungen
durch das Natrium-Ion, das die Stabilität und Reproduzierbarkeit einer MIS-Struktur beeinflußt. Da, wie bereits ausgeführt, die
hier genannten, zum Stand der Technik gehörenden Verfahren Silicium-Dioxyd-Filme auf Silicium durch Niederschlag mittels
chemischer Reaktion aus der Dampfphase erzeugen, die im wesentlichen frei von Verunreinigungen durch das Natrium-Ion sind, ist
bereits heute die aus- der mobilen Ladung bestehende Komponente
ein Problem mehr.
Die beiden anderen Ladungskomponenten, die sich auf die Oberflächenzustände
einer Silicium-Dioxyd-Silicium-Struktur beziehen, stellen immer noch unerwünschte Probleme dar. Die erste
dieser beiden Oberflächen-Ladungskomponenten wird durch die Abweichung
der Flachbandspannung bei einer üblichen C-V-Kennlinie
von dem theoretischen Wert einer solchen Flachbandspannung bestimmt.
Die Flachbandspannung oder Vf,, basierend auf der C-V-Kennlinie,
ist allgemein bekannt und ist beispielsweise in dem Lehrbuch "Physics and Technology of Semiconductor Devices" von
FI 972 167
409884/0879
A. S. Grove auf Seite 279 bis 285 beschrieben, das bei John Wiley and Sons, Inc., 1967 erschienen ist. Die Flachbandspannung oder
die Abweichung von der theoretischen Flachbandspannung kann unmittelbar in die Ladung bei Flachbandbedingungen (Nft)) durch
einen Umwandlungsfaktor überführt werden, der bei ungefähr
11 2
1 χ 10 Ladungen/cm je Volt Flachbandspannung liegt, und
Silicium-Dioxyd in einer Stärke von 2000 8 benutzt. Das auf diese Weise bestimmte Nfb wird normalerweise als Komponente der Oberflächenladung
angesehen, die auf die Anwesenheit von überschüssigen Silicium-Ionen in dem Silicium-Dioxyd an der Trennfläche
zwischen Silicium und Silicium-Dioxyd zurückgeführt wird. Die andere Komponente der Oberflächenladung, manchmal als N bekannt,
S S
die normalerweise keinen merklichen Einfluß auf die unmittelbaren Betriebseigenschaften von MIS-Strukturen in integrierten Schaltungen
haben kann, scheint doch eine Einwirkung auf die Zuverlässigkeit der Arbeitsweise von integrierten Schaltungen über
einen Langzeitraum zu haben. Mit anderen Worten, MIS-Strukturen, die relativ große N -Faktoren haben, werden beim tatsächlichen
Betrieb eher unzuverlässig als andere. Der N -Faktor ist die Dichte schneller Oberflächenzustände, die auf niederfrequenten
MIS-Kapazitätsmessungen beruhen. Diese sind im einzelnen in einem Aufsatz mit dem Titel "Surface States at Steam-Grown
Silicon-Silicon Dioxide Interfaces" von CN. Berglund in IEE Transactions on Electron Devices, Band ED-13, Nr. 10, Oktober
1966, auf den Seiten 701 bis 705 und in dem Aufsatz "A Quasi-Static Technique for MOS C-V and Surface State Measurements" von
M. Kuhn in Solid-state Electronics, Band 13, 1970, Seiten 873 bis
885 beschrieben.
Demgemäß ist es hauptsächlich Aufgabe der Erfindung, das Verfahren
zum Niederschlag von Silicium-Dioxyd auf Silicium durch eine chemische Reaktion aus der Dampfphase so weit zu verbessern,
die durch Silicium-Ionen hervorgerufenen Ladungen in solchen Strukturen merklich zu verringern. Weiterhin soll dabei auch
diejenige Komponente der Oberflächenladung, die als Ladung bei der Flachbandspannung mit Nft>
bezeichnet ist, beträchtlich herab-
FI 972 167
409884/0879
gesetzt werden. Vorzugsweise soll dies bei einem Niederschlag aus
der Dampfphase mittels chemischer Reaktion eines im wesentlichen von mobilen Ionen freiem Silicium-Dioxyd auf Silicium zur Bildung
einer integrierten MIS-Struktur verbesserter Zuverlässigkeit unter Langzeitbedingungen erzielt werden. Gelingt dies, dann
lassen sich natürlich auch bei MIS-FET-Strukturen, wie bereits
erläutert, die Einschaltspannungen herabsetzen. Dabei ergibt sich ferner, daß das durch chemische Reaktion aus der Dampfphase
niedergeschlagene Silicium-Dioxyd im wesentlichen frei ist von ungebundenem Silicium. Ferner ergibt sich, wie ebenfalls bereits
angedeutet, durch den chemischen Niederschlag aus der Dampfphase von im wesentlichen von mobilen Ionen freien Silicium-Dioxydschichten
auf Silicium zur Herstellung von MIS-Strukturen, daß
die bisher vorhandene latente Tendenz für Oberflächeninversion an der Trennfläche zwischen Silicium-Dioxyd und Silicium unterhalb
von stromführenden Metallisierungen im wesentlichen herabgesetzt wird.
Diese wesentlichen Verbesserungen werden gemäß der Erfindung dadurch erzielt, daß man zu einer üblichen Reaktionsmischung für
einen Niederschlag aus der Dampfphase, bestehend aus einem Oxydationsmittel und SiH Cl.. .mit η einer ganzen Zahl zwischen
η i^—nj
O und 4 HCl beimischt. Die HCl wird diesen Reagenzien bei Anwendung
eines Verfahrens beigegeben, das bereits aus Silicium-Dioxyd auf Silicium bestehende Strukturen liefert, die bereits
im wesentlichen frei von Verunreinigungen durch freie oder mobile Natrium-Ionen sind, wie sich dies aus der maximalen Zu-
11 2
nähme der Oberflächenladung auf 1 χ 10 Ladungen/cm ergibt,
wenn solche Strukturen einer Temperatur-Vorspannungsprüfung ausgesetzt werden, bei der ein elektrisches Feld von 2 χ 10 V/cm
für 30 Minuten bei 25O°C angelegt wird.
Wie im einzelnen noch bei der Beschreibung der Ausführungsform
der Erfindung erläutert werden wird, verringert die Beimischung von HCl das Nf, um etwa eine Größenordnung, so daß sich für
Silicium-Siliciumdioxyd FET 1S eine merkliche Verringerung der
FI 973 167
409884/0879
Einsehaltspannung und außerdem eine merkliche Verringerung der
Möglichkeit einer Inversion an der Silicium-Silicium-Trennfläche von in MIS-Technik aufgebauten integrierten Schaltungen im allgemeinen
ergibt. Außerdem scheint eine wesentliche Verringerung in der N -Komponente das Ergebnis der Beimischung von HCl zu
sein. Daraus ermittelte man eine erhöhte Zuverlässigkeit von so erzeugten MIS-Strukturen unter Langzeitbedingungen, die im Zeitrafferverfahren
simuliert wurden.
Die Erfindung wird nunmehr anhand eines Ausführungsbeispiels in Verbindung mit der beigefügten Zeichnung im einzelnen beschrieben.
Die unter Schutz zu stellenden Merkmale finden sich in den ebenfalls beigefügten Patentansprüchen.
In der einzigen Figur ist rein schematisch eine übliche Apparatur dargestellt, wie sie zur Durchführung der Erfindung Verwendung
finden kann.
Verwendet man einen Induktionsofen zum Niederschlag mittels chemischer Reaktion aus der Dampfphase, z.B. zum Niederschlagen
von Silicium-Dioxyd auf Silicium, wobei vorzugsweise eine Reihe
von Halbleiterplättchen gleichzeitig behandelt werden kann, dann bringt man eine Anzahl von Siliciumplättchen 10 auf eine rotierende
Aufnahmevorrichtung 11, die durch Induktionsspulen 12 aufgeheizt
wird. Die Plättchen sind polierte Siliciumplättchen mit 2 1/4 Zoll Durchmesser. Die Siliciumplättchen 10 sind mit Arsen
dotiert und N-leitend und weisen einen spezifischen Widerstand von 8 bis 10 Ohra-cm auf und sind in der (100)-Ebene geschnitten.
Der Induktionsofen kann beispielsweise so aufgebaut sein, wie er in der US-Patentschrift 3 424 629 dargestellt ist, und so abgewandelt
sein, daß sich die Kammer 13 nach unten erstreckt. Kohlendioxyd aus einer Quelle 14 wird mit einer Geschwindigkeit von
1,2 Liter je Minute zugeführt. Aus der Quelle 15 wird eine Mischung von 5 Gewichtsprozent Silan in Wasserstoff mit einer
Geschwindigkeit von 60 ecm je Minute zugeführt, von der Quelle kommt Wasserstoff mit der Geschwindigkeit von 105 Litern je
FI 972 167
409884/0879
Minute und Salzsäure kommt von einer Quelle 17 mit einer Geschwindigkeit
von 100 ecm je Minute. Diese Reagenzien werden kontinuierlich in der Leitung 18 miteinander vermischt und der
Kammer 13 zugeführt, wobei die der Reaktion dienenden, gasförmigen
Produkte kontinuierlich durch die Leitung 19 austreten. Der Anteil an HCl in der gesamten Reaktionsmischung beträgt 0,1 Mol-Prozent.
Man kann jedoch bis zu drei Mol-Prozent HCl in der praktischen Durchführung der vorliegenden Erfindung mit Erfolg
benutzen. Auf den Siliciumplättchen wird dann Silicium-Dioxyd mit einer Geschwindigkeit von 45A* je Minute bei einer Niederschlagstemperatur
von 1000°C für etwa 10 Minuten niedergeschlagen« Dies ergibt eine Silicium-Dioxydschicht mit einer Stärke von
etwa 45o8.
Um sich für Vergleichsversuche mit dem bisher üblichen Verfahren
Kontrollplättchen zu verschaffen, wird das soeben beschriebene Verfahren unter den gleichen Bedingungen, Abmessungen und
Reagenzien wiederholt, nur daß dieses Mal von der Quelle 17 keine HCl zugeführt wird.
Nachdem der Niederschlag des Silicium-Dioxyds beendet ist, werden sowohl die Originalplättchen als auch die Kontrollplättchen dem
üblichen auf einen Niederschlag durch chemische Reaktion aus der Dampfphase folgenden weiteren Verfahrensschritt unterzogen, indem
die Plättchen nochmals für 15 Minuten in einer Stickstoffatmosphäre auf 1050°C aufgeheizt werden.
Aus dem Vergleich der Eigenschaften einer Silicium-Dioxydschicht auf Silicium unter Verwendung von Salzsäure gemäß der vorliegenden
Erfindung im Vergleich mit einer Kontrollstruktur, die ohne HCl erzeugt wurde, ergibt folgendes. Die Kontrollstruktur
hat eine Flachbandspannung Vfb 0,3 bis 0,7 Volt, während die
gemäß dem neuen erfinderischen Verfahren erzeugte Struktur eine Flachbandspannung von weniger als 0,05 Volt aufweist. Setzt man
diese Flachbandspannung um in Nf, , die Flachbandladung, dann
weist die Kontrollstruktur eine Flachbandladung von 2 bis
FI 972 167
40988A/087 9
11 2
5 χ 10 Ladung je cm auf, während die nach dem erfinderischen
Verfahren erzeugte Struktur eine Flachbandladung von 1 bis
10 2
3 χ 10 Ladungen je cm aufweist. Als Ergebnis dieser Verringerung
in der Flachbandladung werden integrierte FET-Schaltungen
unter Verwendung von Silicium-Dioxyd auf Silicium, die gemäß der vorliegenden Erfindung erzeugt wurden, in den Gate-Elektrodenbereichen
wesentlich geringere Einschaltzeiten für die Gate-Elektrode erfordern. Ferner ist die Möglichkeit einer Inversion
an der Trennfläche zwischen Silicium-Dioxyd und Silicium unter einer stromführenden Metallisierung in integrierten MIS-Schaltungen
wesentlich herabgesetzt.
11 Die Kontrollstruktur hat ein N von 0,5 bis 1 χ 10 , während
5 S
die gemäß der vorliegenden Erfindung erzeugte Struktur ein N
10
von weniger als 10 aufweist. Somit wird also gemäß der Erfindung die Größe N um mindestens eine Größenordnung verringert,
das heißt, die Oberflächenzustands-Ladungskomponente, die sich aus ungesättigten oder freien Siliciumbindungen an der Trennfläche
zwischen Silicium und Silicium-Dioxyd ergeben können, ist wesentlich verbessert. Die N -Charakteristik ist in den
ss
zuvor erwähnten Aufsätzen von C. N. Berglund und M. Kuhn beschrieben.
Wahrscheinlich liefern als Ergebnis dieser merklichen Verringerung
in den N -Charakter!stika die gemäß der vorliegenden Er-
SS
findung erzeugten Strukturen eine viel geringere Ausfallrate durch dielektrische Durchschläge als die Kontrollstruktur, wenn
sie bei gleichartigen Gate-Elektroden eingesetzt werden. Um beispielsweise
Betriebsbedingungen bei erhöhter Geschwindigkeit zu simulieren, hat man eine Gruppe von Silicium-Dioxyd-Siliciumstrukturen,
die gemäß der vorliegenden Erfindung erzeugt waren, und eine äquivalente Gruppe von Kontrollstrukturen, die nach dem
üblichen Verfahren erzeugt waren, jeweils beschleunigten Belastungsbedingungen bei 4 χ 10 Volt je cm bei 25O°C für eine
Anzahl von Stunden ausgesetzt. 50 % der Kontrollstrukturen hatten einen dielektrischen Durchschlag nach weniger als 90
FI 972 167
4098.84/0879
Stunden, während es über 900 Stunden dauerte, bevor 50 % der gemäß der vorliegenden Erfindung hergestellten Strukturen ausfielen.
Die gemäß der vorliegenden Erfindung niedergeschlagenen Silicium-Dioxydschichten
haben an.sich etwas höhere dielektrische Durchschlagsspannungen, doch ist, was von Bedeutung ist, die Durchschlags
spannung viel gleichmäßiger verteilt, als dies bei in üblicher Weise erzeugten Schichten auf den Kontrollplättchen der
Fall war. Die neuartig hergestellten Strukturen zeigen bei 99 % der untersuchten Proben eine durchschnittliche dielektrische
Durchschlagsspannung von 8,9 χ 10 Volt je cm, wobei der Durchschlag
innerhalb von 10 % Abweichung von diesem Wert erfolgt, während die Kontrollstrukturen eine durchschnittliche dielektrische
Durchschlagspannung bei 8,0 χ 10 Volt je cm mit einer größeren Abweichung zeigen, wobei 99 % der untersuchten Proben
innerhalb einer 32%igen Abweichung von diesem Wert durchschlagen.
Die gemäß dem erfindungsgemäßen Verfahren hergestellte Silicium-Dioxydschicht
hatte einen geringeren Brechungsindex, nämlich etwa 1,45, als die Schicht in der Kontrollstruktur, deren
Brechungsindex bei etwa 1,46 lag. Es wird angenommen, daß dieser Unterschied im Brechungsindex eine wesentlich geringere Menge an
freiem Silicium in der nach dem neuen Verfahren hergestellten Silicium-Dioxydschicht anzeigt.
Sowohl die Kontrollstrukturen als auch die nach dem neuen Verfahren
erzeugten Strukturen scheinen im wesentlichen frei von einer Verunreinigung durch mobile Ionen zu sein, wie sich dies
aus der Stabilität beider Strukturtypen unter Temperatur-Vorspannungsprüfbedingungen
ergibt, wenn beide den üblichen Standard-Temperatur-Vorspannungsprüfbedingungen ausgesetzt
werden. Dann zeigen beide Strukturen eine Abweichung der Ober-
11 2
flächenladung, die kleiner 1st als 1 χ 10 Ladungen je cm
von der normalen Flachbandladung. Die Kontrollstruktur zeigt dabei eine Abweichung von etwa 5 χ 10 , während die nach dem
erfindungsgemäßen Verfahren hergestellte Struktur eine Abweichung etwa 1 χ 10 zeigt.
FI 972 167
409884/0879
Claims (7)
1. Verfahren zum Herstellen eines Silicium-Dioxydfilms auf
Silicium-Substraten durch Niederschlag aus der Dampfphase mittels Reaktion einer Mischung aus einem Oxydationsmittel
und SiHnCl.4_n·, wobei η eine ganze Zahl von 0 bis 4 ist,
bei einer maximalen Zunahme der Oberflächenladung von
11 2
1 χ 10 Ladungen je cm im Vorspannungs-Temperaturtest mit einem elektrischen Feld von 2 χ 10 V/cm für 30 Minuten
bei einer Temperatur von 25O°C, dadurch gekennzeichnet, daß den Reagenzien von einer äußeren Quelle HCl beigemischt
wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Reaktionsmischung ein Trägergas enthält.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Anteil von HCl an der Reaktionsmischung zwischen
0,1 und 3 Mol-Prozent beträgt.
0,1 und 3 Mol-Prozent beträgt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
als Reagens SiH Cl.. . Silan verwendet wird,
η 14—η;
η 14—η;
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
als Oxydationsmittel CO2 verwendet wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß als Trägergas H2 verwendet wird.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß während der chemischen Reaktion zum Niederschlag aus der
Dampfphase der Film während oder nach dem Niederschlag auf mindestens TQQ0C erwärmt wird.
FI 972 167
409884/0879
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US375297A US3887726A (en) | 1973-06-29 | 1973-06-29 | Method of chemical vapor deposition to provide silicon dioxide films with reduced surface state charge on semiconductor substrates |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2422970A1 true DE2422970A1 (de) | 1975-01-23 |
DE2422970B2 DE2422970B2 (de) | 1980-09-04 |
DE2422970C3 DE2422970C3 (de) | 1981-06-11 |
Family
ID=23480303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2422970A Expired DE2422970C3 (de) | 1973-06-29 | 1974-05-11 | Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase |
Country Status (7)
Country | Link |
---|---|
US (1) | US3887726A (de) |
JP (1) | JPS5240639B2 (de) |
CA (1) | CA1027024A (de) |
DE (1) | DE2422970C3 (de) |
FR (1) | FR2235486B1 (de) |
GB (1) | GB1462253A (de) |
IT (1) | IT1012363B (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5922380B2 (ja) * | 1975-12-03 | 1984-05-26 | 株式会社東芝 | ハンドウタイソシノ セイゾウホウホウ |
US4045594A (en) * | 1975-12-31 | 1977-08-30 | Ibm Corporation | Planar insulation of conductive patterns by chemical vapor deposition and sputtering |
US4239811A (en) * | 1979-08-16 | 1980-12-16 | International Business Machines Corporation | Low pressure chemical vapor deposition of silicon dioxide with oxygen enhancement of the chlorosilane-nitrous oxide reaction |
CA1280055C (en) * | 1985-10-24 | 1991-02-12 | Ronald Edward Enstrom | Vapor deposition apparatus |
JPH01125923A (ja) * | 1987-11-11 | 1989-05-18 | Sumitomo Chem Co Ltd | 気相成長装置 |
US4950977A (en) * | 1988-12-21 | 1990-08-21 | At&T Bell Laboratories | Method of measuring mobile ion concentration in semiconductor devices |
GB8914047D0 (en) * | 1989-06-19 | 1989-08-09 | Glaverbel | Method of and apparatus for pyrolytically forming an oxide coating on a hot glass substrate |
US5221352A (en) * | 1989-06-19 | 1993-06-22 | Glaverbel | Apparatus for pyrolytically forming an oxide coating on a hot glass substrate |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3556879A (en) * | 1968-03-20 | 1971-01-19 | Rca Corp | Method of treating semiconductor devices |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3511702A (en) * | 1965-08-20 | 1970-05-12 | Motorola Inc | Epitaxial growth process from an atmosphere composed of a hydrogen halide,semiconductor halide and hydrogen |
US3692571A (en) * | 1970-11-12 | 1972-09-19 | Northern Electric Co | Method of reducing the mobile ion contamination in thermally grown silicon dioxide |
-
1973
- 1973-06-29 US US375297A patent/US3887726A/en not_active Expired - Lifetime
-
1974
- 1974-04-29 FR FR7415813A patent/FR2235486B1/fr not_active Expired
- 1974-05-11 DE DE2422970A patent/DE2422970C3/de not_active Expired
- 1974-05-15 IT IT22718/74A patent/IT1012363B/it active
- 1974-05-17 JP JP49054626A patent/JPS5240639B2/ja not_active Expired
- 1974-05-17 GB GB2219974A patent/GB1462253A/en not_active Expired
- 1974-06-04 CA CA201,591A patent/CA1027024A/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3556879A (en) * | 1968-03-20 | 1971-01-19 | Rca Corp | Method of treating semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
JPS5240639B2 (de) | 1977-10-13 |
JPS5023395A (de) | 1975-03-13 |
FR2235486A1 (de) | 1975-01-24 |
DE2422970C3 (de) | 1981-06-11 |
US3887726A (en) | 1975-06-03 |
CA1027024A (en) | 1978-02-28 |
FR2235486B1 (de) | 1977-10-14 |
GB1462253A (en) | 1977-01-19 |
DE2422970B2 (de) | 1980-09-04 |
IT1012363B (it) | 1977-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614540C3 (de) | Halbleiteranordnung sowie Verfahren zu ihrer Herstellung | |
DE3311635C2 (de) | ||
DE1564963C3 (de) | Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements | |
EP1410442A1 (de) | Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement | |
DE3346803A1 (de) | Halbleitervorrichtung und verfahren zu dessen herstellung | |
EP0066730B1 (de) | Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung | |
DE2636369A1 (de) | Feldeffekttransistor mit isolierter steuerelektrode | |
DE2627855A1 (de) | Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung | |
DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
DE3013563A1 (de) | Bauteil vom isolierstoff-halbleiter- typ, in dem der halbleiter eine iii-v- verbindung und der isolierstoff ein sulfid sind und verfahren zur herstellung eines solchen bauteils | |
DE2422970A1 (de) | Verfahren zum chemischen niederschlagen von silicium-dioxyd-filmen aus der dampfphase | |
DE2636280A1 (de) | Anordnung aus einem substrat und mindestens einer darauf aufgebrachten schicht und herstellungsverfahren hierfuer | |
DE2927227C2 (de) | Verfahren zur Herstellung von Halbleiter-Bauelementen | |
DE3540452C2 (de) | Verfahren zur Herstellung eines Dünnschichttransistors | |
DE1521503A1 (de) | Halbleiteranordnung mit Siliciumnitridschichten und Herstellungsverfahren hierfuer | |
DE3340583A1 (de) | Verfahren zum herstellen einer isolierschicht und halbleiterbauelement | |
DE3915594A1 (de) | Halbleitervorrichtung | |
DE1589866A1 (de) | Halbleiterbauelement mit einem Schutzueberzug und Verfahren zu seiner Herstellung | |
DE3702409A1 (de) | Verfahren zur herstellung eines elektrischen widerstandes in einem halbleiterbaustein | |
DE3434552C2 (de) | ||
DE112017005180T5 (de) | Verfahren zum Auflösen eines vergrabenen Oxids in einem Silicon-On-Insulator-Wafer | |
DE2530730A1 (de) | Verfahren zum herstellen von metall- oxid-halbleiter (mos)-strukturen | |
DE3831555A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
DE10245590A1 (de) | Halbleiterbauelement mit Praseodymoxid-Dielektrikum | |
DE2856692C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |