DE3702409A1 - Verfahren zur herstellung eines elektrischen widerstandes in einem halbleiterbaustein - Google Patents

Description

Die Erfindung bezieht sich auf das Gebiet von integrierten MOS-Schaltungen und insbesondere auf die Herstellung von Widerstandselementen in derartigen Schaltungen, sowie einen Halbleiterbaustein mit einem solchen Widerstandselement.

In früheren Jahren der Metalloxidhalbleiter-(MOS)-Technologie wurden Widerstandselemente für integrierte Schaltungen durch in das Substrat eindiffundierte Zonen, Polysiliziumbauteile o. dgl. gebildet. Diese Elemente, welche relativ große Flächen in der Schaltung einnahmen, wurden seltener verwendet, nachdem kompliziertere Schaltungen mit höheren Packungsdichten entwickelt wurden. Das Fehlen geeigneter Widerstände zur Verwendung in integrierter Halbleiterschaltungen hoher Packungsdichte führte zu einer Vermeidung von Widerständen. Schaltungen wurden bewußt mit weniger Widerständen ausgestattet; stattdessen verwandte man Transistoren als Lastelemente in vielen Fällen in Ersatz von Widerständen. Die statische Speicherzelle wurde beispielsweise traditionell als sechs-Transistor-bistabile Schaltung konstruiert, in der zwei der sechs Transistoren als Lastelemente dienen.

Widerstandselemente mit ionenimplantierten Gebieten sind in der US-PS 42 46 692 (implantierte Gebiete, die unter Feldoxid vergraben sind), US-PS 41 10 776 (implantierte Widerstände über Feldoxid), US-PS 42 09 716 (implantierte Widerstände in Polysilizium) und US-PS 43 30 931 (zusammengesetzte Polysilizium- oder Wolframbauteile) beschrieben. Die nach Auffassung der Anmelderin der vorliegenden Erfindung am nächsten kommenden bekannten Ausführungsbeispiele sind das vertikal-orientierte, vergrabene Polysiliziumwiderstandselement, beschrieben von Yoshio Sakai u. a., 1984 Symposium on VSLI Technology Digest of Technical Papers, Seite 6-7, Sept. 1984, das ionenimplantierte Polysiliziumwiderstandselement, beschrieben in der US-PS 44 16 049, sowie das Plasma-angereicherte chemische Niederschlagen aus der Dampfphase, beschrieben von A.C. Adams, VLSI Technology, Seiten 93-129, herausgegeben von S.M. Sze, McGraw-Hill, 1983.

Jeder dieser bekannten Methoden haften Probleme an. Die Leitfähigkeit von Polysilizium schafft einen Bedarf an relativ großen Polysilizium-Widerstandselementen, da ein relativ großer Durchgangsweg zur Erzielung des gewünschten Widerstands erforderlich ist. Viele der bekannten Methoden bedingen kritische Maskierschritte zum Erreichen der notwendigen Genauigkeit in der Länge und Breite der Polysiliziumlast. Die Verwendung von Polysiliziumlasten kann auch zu einem ausgeprägten Oberflächenprofil führen, das die Gefahr eines Bruchs der Schichten bzw. Filme auf dem Endprodukt erhöht. Das hohe Diffusionsvermögen von Bor- oder Phosphordotierstoffen in Polysilizium führt zu zusätzlichen Schwierigkeiten bei der Verwendung von hoch-resistiven Polysiliziumbereichen als Lastelemente.

Die Erfindung stellt eine Abkehr von den früheren Technologien dar. Die Erfindung verwendet einen plasmaangereicherten, chemisch aus der Dampfphase niedergeschlagenen, siliziumreichen Nitridfilm (plasma enhanced chemical vapor deposition silicon-rich nitride film) als ein Kontaktfenster-Lastelement. Dieser Film ist nicht Polysilizium, obwohl er Mikropolysilizium, gemischt mit Nitrid enthalten könnte, und er bietet eine Anzahl von Vorteilen gegenüber Polysilizium bei der Verwendung als Widerstandselement.

Die Erfindung gibt ein verbessertes Widerstandselement zur Verwendung in integrierten MOS-Schaltungen an. Dieses Widerstandselement dient als Kontaktfenster-Lastelement zwischen zwei leitenden Zonen, die durch eine Isolierschicht getrennt sind. Eine Öffnung ist in der Isolierschicht gebildet, und ein plasmaangereichertes, chemisch aus der Dampfphase niedergeschlagenes (PEVCD) Silizium (Si)-reiches Nitrid wird niedergeschlagen und gemustert, um das Si-reiche Nitrid über dem Kontaktfenster zu belassen. Dieser Si-reiche Nitridfilm kontaktiert die beiden leitenden Zonen (oberhalb und unterhalb der isolierenden Schicht) und bildet einen Widerstand in einer Vertikalrichtung zwischen diesen beiden Zonen.

Das Plasmaverfahren erlaubt das Niederschlagen des Si-reichen Films bei niedrigen Temperaturen und bildet eine resistive (Widerstands-)Last in einem Halbleiterbauelement. Obwohl das bevorzugte Ausführungsbeispiel die Verwendung des Widerstandsmaterials in einer Speicherzelle beschreibt, ist es für den Fachmann klar, daß diese Methode in anderen integrierten Schaltungen ebenfalls Verwendung finden kann.

Im folgenden wird die Erfindung an einem Beispiel unter Bezugnahme auf die Zeichnung näher erläutert. In der Zeichnung zeigen:

Fig. 1 eine Schnittansicht durch einen Abschnitt eines Siliziumsubstrats, das einen Feldoxidbereich, eine Fülloxidschicht und eine Nitridschicht aufweist;

Fig. 2 das Niederschlagen einer Gateoxidschicht und einer vergrabenen Kontaktöffnung in der Gateoxidschicht;

Fig. 3 das Niederschlagen einer Polysilizium- und einer Wolfram-Silizium-Schicht sowie ein Niederschlagen einer n⁺ Zone des vergrabenen Kontakts;

Fig. 4 das Ätzen und Niederschlagen von Source/Drain- Gebieten;

Fig. 5 das Aufwachsen einer Oxidschicht;

Fig. 6 das Niederschlagen einer Glasfilmschicht;

Fig. 7 das Öffnen von Fenstern zum Aufbringen elektrischer Kontakte;

Fig. 8 das Niederschlagen von Silizium-reichem Nitrid zur Bildung des Vertikalwiderstandes;

Fig. 9 einen Metallisierungsschritt zum Legen von elektrischen Kontakten;

Fig. 10 ein elektrisches Schaltbild einer Speicherzelle; und

Fig. 11 ein Layout der in Fig. 10 gezeigten Speicherzelle.

Beschrieben wird ein Verfahren zur Herstellung eines Kontaktfenster- Widerstandselement in einer integrierten MOS-Schaltung. Wenn auch bei dem beschriebenen Ausführungsbeispiel der Kontaktfenster-Widerstand über eine metallplattierte Polysiliziumzone eines Feldeffekttransistor-Bauelements gelegt wird, ist es für den Fachmann klar, daß die Erfindung auch bei anderen Ausführungsbeispielen anwendbar ist. In der folgenden Beschreibung werden zahlreiche besondere Einzelheiten angegeben, um das Verständnis für die vorliegende Erfindung zu vertiefen. Es ist jedoch für den Fachmann klar, daß die Erfindung ohne diese besonderen Einzelheiten realisierbar ist. In anderen Fällen wird von einer Beschreibung bekannter Verfahrensschritte Abstand genommen, um die vorliegende Erfindung nicht mit unnötigen Einzelheiten zu belasten.

In Fig. 1 ist ein p-leitendes monokristallines Siliziumsubstrat 10 gezeigt. Nach dem Aufwachsen einer relativ dünnen Fülloxidschicht (pad-oxide layer) 11 von 500 bis 1000 A auf der Oberfläche des Substrats 10 wird eine Nitridschicht 12 von 700 bis 1200 A über der Fülloxidschicht 11 gebildet. Durch Lithographie wird eine Nitridschicht 12 über denjenigen Zonen entfernt, wo ein dickes Feldoxid erwünscht ist. Danach wird ein Feldoxid (FOX)-Gebiet 13 thermisch in den Zonen ohne Nitridschicht 12 bis zu einer Dicke von 5000 bis 10 000 A aufgewachsen.

In Fig. 2 sind die Nitridschicht 12 und die Fülloxidschicht 11 durch konventionelle Ätzverfahren entfernt. Eine Gateoxidschicht 14 von 200 bis 250 A wird aufgewachsen. Wo ein vergrabener Kontakt erwünscht ist, wird eine Öffnung 15 durch ein konventionelles lithographisches Verfahren ausgebildet.

In Fig. 3 ist eine Polysiliziumschicht 16 von 1000 bis 3000 A auf der Gateoxidschicht 14 niedergeschlagen. Zur Anbringung eines Gate niedrigen Widerstands wird eine Wolfram-Silizium- (W-Si)-Schicht 17 von 2000 bis 3000 A auf der Polysiliziumschicht 16 niedergeschlagen. Die Polysiliziumschicht 16 wird durch Phospordiffusion dotiert. Die Dotierung der Polysiliziumschicht 16 zur Bildung einer N⁺ Schicht kann entweder vor oder nach dem Niederschlagen der W-Si-Schicht 17 erfolgen. Das Dotierverfahren bildet auch einen n⁺ vergrabenen Kontakt 18 an der Öffnung 15.

In Fig. 4 sind die W-Si-Schicht 17, die Polysiliziumschicht 16 und die Gateoxidschicht 14 gemustert und geätzt, um Öffnungen 19 auszubilden. Dieses Verfahren wird dann gefolgt durch eine selbstausgerichtete Implantation zur Bildung von n⁺ Bereichen 20.

Nach der Bildung der Bereiche 20 wird durch ein Hochtemperatur- Reoxidationsverfahren eine Oxidschicht 21 überall dort gezüchtet, wo Silizium oder Wolfram-Silizium freiliegt, wie in Fig. 5 gezeigt, wobei die W-Si-Schicht 17 mit einer Oxidschicht 21 überzogen wird. Die Oxidschicht 21 wächst auch über der Öffnung 19, wobei die implantierten Gebiete 20 auch während des Züchtvorgangs der Oxidschicht 21 getempert (annealed) werden.

Gemäß Fig. 6 wird entweder eine Borphosphorsilikatglas-(BPSG) oder Phosphorsilikatglas-(PSG) Filmschicht 22 über der Gesamtoberfläche niedergeschlagen und verflüssigt, um die Topologie zu glätten. Danach werden Kontaktfenster 23, 24, und 25 in der Filmschicht 22 durch Lithographie- und Ätzverfahren in der in Fig. 7 gezeigten Anordnung geöffnet.

Fig. 8 zeigt das Anbringen des tatsächlichen Widerstandsmaterials auf das Substrat. Wenn auch potentiell irgendein mit Silizium dotiertes Isoliermaterial zu diesem Zweck verwendet werden kann, wird bei dem beschriebenen bevorzugten Beispiel siliziumreiches Siliziumnitrid, gewonnen durch plasmaangereichertes chemisches Niederschlagen aus der Dampfphase (PECVD) verwendet. Eine Si-reiche Nitridfilmschicht 26 wird über dem Fenster 25 niedergeschlagen und gemuster durch das PECVD-Verfahren. Das PECVD-Verfahren wird mit einer Mischung aus Silan, Stickstoff und Ammoniak bei einem Gesamtdruck von beispielsweise 0,5-1,5 T und bei einer Temperatur von beispielsweise 308-505°C durchgeführt. Der Partialdruck von Silan kann beispielsweise 0,2-0,6 T betragen, während derjenige von Stickstoff beispielsweise 0,3-0,8 T betragen kann. Die Menge an Ammoniak, die bei diesem Verfahren verwendet wird, ist relativ klein und wird zur Steuerung des Verhältnisses von Siliziumnitrid zum Siliziumdotierstoff geändert: Eine relativ niedrigere Ammoniakkonzentration in der PECVD-Mischung ergibt eine relativ höhere Silizium-Dotierstoffkonzentration in dem auf das Substrat niedergeschlagenen Widerstandsmaterial.

Die Korngröße des Materials, auf das das Widerstandsmaterial 26 angebracht wird, bestimmt die Dicke der gewünschten Schicht, und eine dickere halbisolierende Schicht bedingt einen höheren Siliziumdotierstoffanteil, um denselben (sepzifischen) Widerstand zu erzielen. Wolframsilicid, das eine relativ große Korngröße hat, erfordert eine relativ dicke halbisolierende Schicht zur Vermeidung von Stromspitzen durch die halbisolierende Schicht. In diesem Fall kann die halbisolierende Schicht beispielsweise eine Dicke von 1000 bis 2000 A haben. In Zonen, wo kein Si-reicher Nitridfilm erwünscht ist, erfolgt dessen Entfernung durch konventionelle Naßätz- oder Plasmaätzmethoden. Alternativ kann Si-reicher Nitridfilm durch Niedertemperatur-Elektronenstrahl-Verdampfungsmethode niedergeschlagen und die Lift-Off-Maskiermethode verwendet werden.

Im folgenden wird auf die Fig. 8 und 9 Bezug genommen. Eine Titanschicht 27 ist über den Fenstern 23 und 24 sowie über der Si-reichen Nitridschicht 26 über Fenster 25 niedergeschlagen. Die Ti-Schicht 27 hat eine Dicke von 500 bis 1000 A. Die Ti-Schicht 27 verhindert bekanntlich, daß Aluminium das darunterliegende Silizium oder den Si-reichen Nitridfilm kurzschließt. Andere bekannte Barrierenmetalle, wie TiN oder Wolfram können ebensogut verwendet werden. Eine Aluminium-Silizium- Schicht 28, die über den Ti-Schichten 27 angeordnet ist, bildet den elektrischen Kontakt. Auf diese Weise steht die Al-Si-Schicht 29 in elektrischem Kontakt mit einer Kontaktfenster- Widerstandsschicht 26. Der Widerstand wird durch den Si-reichen Nitridfilm 26 gebildet, der vertikal zwischen dem elektrischen Kontakt 30 und einer leitenden Zone 29 liegt. Ein Sourcegebiet 32 bildet einen einfachen elektrischen Kontakt mit einem Metallbauteil 33, wo kein Widerstand vorgesehen ist. Obwohl ein Vertikalkontakt-Lastwiderstand über dem FOX-Bereich 13 gezeigt ist, könnte er auch über denjenigen Kontakten angeordnet sein, die direkt über den n⁺ Diffusionsgebieten 20 liegen, oder dem vergrabenen Silicidbereich über der Diffusionszone 18. Die Metallschicht wird normalerweise Metall 1 genannt, und immer wenn es zweckmäßig ist, ein zweites Metallniveau hinzuzufügen, ist auch der vertikale Lastwiderstand anwendbar.

Im folgenden wird auf die Fig. 10 und 11 Bezug genommen, in denen eine bistabile Direktzugriffsspeicherzelle unter Verwendung der Lehre der vorliegenden Erfindung dargestellt ist. Fig. 10 ist ein schematisches Schaltbild und Fig. 11 ein Halbleiterchip- Layout des Schaltbilds gemäß Fig. 10. Die Bezugszeichen in Fig. 11 entsprechen denjenigen in Fig. 10. Die Schaltung besteht aus zwei kreuzgekoppelten Transistoren 40 und 41, von denen jeder eine Sourceelektrode 42 bzw. 43 aufweist, die mit Erde 46 (V _ss ) verbunden ist. Die Drain-Elektrode 44 des Transistors 40 ist über einen vergrabenen Kontakt 48 mit der Gate-Elektrode 49 des Transistors 41 verbunden, während die Drain-Elektrode 45 des Transistors 41 mit einem vergrabenen Kontakt 47 mit dem Gate 50 des Transistors 40 verbunden ist, wodurch die kreuzgekoppelte Verbindung einer bistabilen Schaltung gebildet wird. Die Gate-Elektrode 49 des Transistors 41 und die Drain-Elektrode 44 des Transistors 40 sind außerdem über einen Widerstand 52 mit einem auf einem ersten Niveau gelegenen Metallstreifen 61 verbunden, der V _cc ist. Der Widerstand 52 ist ein Kontaktfensterwiderstand, hergestellt mit dem Verfahren nach der Erfindung. In ähnlicher Weise sind die Drain-Elektrode 45 des Transistors 41 und die Gate-Elektrode 50 des Transistors 40 über einen Kontaktfensterwiderstand 51 mit dem Streifen 61 (V _cc ) verbunden. Auf einem zweiten Niveau gelegene Metallstreifen, die Datenleitungen 58 und 59 sind, sind mit zwei Wähltransistoren 56 bzw. 57 verbunden. Transistoren 56 und 67 teilen sich in einem gemeinsamen W-Si-Gatestreifen, der die Wortadreßleitung (WL) 60 bildet. WL 60 ist mit den Gate-Elektroden 62 und 63 der Transsistoren 56 und 57 gekoppelt. Transistor 56 ist mit dem Gate 59 an einem vergrabenen Kontakt 53 des Transistors 41 gekoppelt, der seinerseits mit der Drain-Elektrode 44 des Transistors 40 gekoppelt ist. Transistor 57 ist mit der Drain-Elektrode 45 des Transistors 41 gekoppelt. Datenleitung 58 ist mit dem Transistor 56 und Datenleitung 59 mit dem Transistor 57 gekoppelt.

Die Erfindung bietet im Vergleich zu bekannten Technologien eine Anzahl von Vorteilen. Bei der Erfindung finden generell weniger Maskierschritte im Vergleich zu herkömmlichen Herstellungsmethoden Verwendung. Außerdem hat der fertige Schaltkreis ein viel weniger ausgeprägtes Oberflächenprofil, so daß die Probleme des Bruchs von darüberliegenden Metall- oder Oxidüberzügen vermindert sind. Da der (spezifische) Widerstand nicht von der genauen Länge und Breite eines Polysilizium- Lastbauteils abhängig ist, bedingt das erfindungsgemäße Verfahren keine kritischen Maskierschritte. Außerdem ermöglichen die Plasmamethoden ein Niederschlagen bei niedriger Temperatur. Obwohl die Erfindung im Zusammenhang mit einem speziellen Ausführungsbeispiel erläutert worden ist, gibt es für die Erfindung eine Vielzahl von Anwendungsbeispielen, so z. B. als Widerstand zwischen zwei Polysilizium-, zwei Metall-, Polysilizium- oder Metallbauteilen und Polysilizium- oder Metallbauteilen und dem Substrat usw.. Die hohe Kapazität des Widerstandselements macht die Erfindung weniger anfällig als bekannte Technologien gegen sogenannte weiche Fehler, die von Alpha-Streuteilchen induziert werden.

Im Vorstehenden wurde ein verbessertes Widerstandselement zur Verwendung in integrierten MOS-Schaltungen beschrieben. Zwischen zwei leitenden Zonen, die durch eine isolierende Schicht getrennt sind, wird ein Widerstand durch einen dünnen Si-reichen Nitridfilm gebildet, der in einem in der isolierenden Schicht geöffneten Kontaktfenster niedergeschlagen wird.

Claims (16)

1. Verfahren zur Herstellung eines Widerstandes zwischen zwei leitenden Zonen in einem Halbleiterbaustein, dadurch gekennzeichnet, daß ein halbisolierender Film (26) zwischen den leitenden Zonen (29, 30) durch Plasma-angereichertes chemisches Niederschlagen aus der Dampfphase (PEVCD) derart gebildet wird, daß der Film (26) die beiden leitenden Zonen kontaktiert und zwischen diesen einen elektrischen Widerstand bildet.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der halbisolierende Film (26) siliziumangereichertes Siliziumnitrid enthält.

3. Verfahren zum Herstellen eines Widerstands in integrierter Schaltungstechnik zwischen zwei leitenden Zonen, die durch eine Isolierschicht getrennt sind, dadurch gekennzeichnet, daß ein Fenster (25) in der Isolierschicht (21, 22) geöffnet wird und daß in dem Fenster ein halbisolierender Film (26) gebildet wird, der die beiden leitenden Zonen (29, 30) kontaktiert und einen Widerstand für eine Schaltung bildet, zu denen die leitenden Zonen als Elemente gehören.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Fenster (25) in der isolierenden Schicht (21, 22) vor dem Aufbringen der oberen leitenden Zone (28, 29) geöffnet wird, daß der halbisolierende Film (26) in dem Fenster gebildet wird und daß danach die obere leitende Zone über die Isolierschicht aufgebracht und mit dem halbisolierenden Film in Kontakt gebracht wird.

5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Fenster sowohl durch die obere leitende Zone als auch durch die Isolierschicht geöffnet wird und daß der halbisolierende Film in dem Fenster derart gebildet wird, daß er die beiden leitenden Zonen kontaktiert.

6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß der halbisolierende Film (26) aus siliziumreichem Siliziumnitrid besteht.

7. Verfahren zum Herstellen eines Widerstandes in einem Halbleiterbauteil, dadurch gekennzeichnet, daß eine erste leitende Zone in einem Substrat und eine Isolierschicht auf der ersten leitenden Zone gebildet werden, daß eine Fenster in der Isolierschicht geöffnet wird, daß ein Film aus einem siliziumreichen Siliziumnitrid in dem Fenster durch plasmaangereichertes chemisches Niederschlagen aus der Dampfphase derart gebildet wird, daß der Nitridfilm die erste leitende Zone kontaktiert, und daß eine zweite leitende Zone auf dem Nitridfilm in Kontakt mit dem Nitridfilm gebildet wird.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Isolierschicht ein Material aus der aus Phosphorsilikatglas und Borphosphorsilikatglas bestehenden Gruppe enthält.

9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die zweite leitende Zone eine auf dem Si-reichen Nitridfilm angeordnete Titanschicht (27) und eine auf der Titanschicht angeordnete Schicht (28) aus Aluminium-Silizium enthält.

10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß eine Oxidschicht (21) zwischen der ersten leitenden Zone (30, 17) und dem Si-reichen Nitridfilm (26) gebildet wird.

11. Verfahren zur Herstellung eines Widerstands in integrierter Schaltungstechnik, gekennzeichnet durch die folgenden Schritte:
Bilden einer Fülloxidschicht (11) auf einem Substrat (10),
Bilden einer Nitridschicht (12) auf der Fülloxidschicht,
Entfernen eines Abschnitts der Nitridschicht durch Lithographie,
thermisches Züchten einer Feldoxidzone (13) in dem Abschnitt,
Entfernen der Fülloxid- und Nitridschichten durch Ätzen,
Aufwachsen einer Gateoxidschicht (14) auf dem Substrat (10),
Entfernen eines Teils (15) der Gateoxidschicht (14) zum Freilegen des Substrats,
Bilden einer Polysiliziumschicht (16) auf dem Gateoxid (14) und dem freigelegten Teil (15) des Substrats (10);
Dotieren der Polysiliziumschicht durch Phosphordiffusion, wobei ein vergrabener Kontakt (18) in dem Bereich des freigelegten Substrats gebildet wird,
Bilden einer Schicht (17) aus Wolframsilizium auf der Polysiliziumschicht (16),
Entfernen eines Bereichs der Wolframsiliziumschicht, der Polysiliziumschicht und der Feldoxidschicht zum Freilegen einer Zone des Substrats durch Ätzen,
Bilden eines ersten leitenden Gebiets auf der freigelegten Zone des Substrats durch Implantation,
Aufwachsen einer Oxidschicht (21) auf das erste leitende Gebiet und auf freigelegte Polysilizium- und Wolframsiliziumschichten,
Bilden einer Isolierschicht (22) auf der Oxidschicht,
Öffnen eines Fensters (25) in der Isolierschicht, wobei die Öffnung bis zur Wolfram-Siliziumschicht (17) reicht,
Bilden eines Films (26) aus siliziumreichem Siliziumnitrid in dem Fenster durch plasmaangereichertes chemisches Niederschlagen aus der Dampfphase, wobei der Film (26) die Wolfram-Siliziumschicht (17) kontaktiert, und
Bilden eines zweiten leitenden Gebiets (27, 29, 28) auf dem Film (26), wobei das zweite leitende Gebiet eine Titanschicht (27) und eine Aluminium-Silizium-Schicht (28) enthält.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Isolierschicht (22) ein aus der aus Phosphorglas und Bor- Phosphorsilicatglas bestehenden Gruppe ausgewähltes Material enthält.

13. Integrierter Halbleiterbaustein mit wenigstens einem zwischen zwei leitenden Gebieten angeordneten elektrischen Widerstand, dadurch gekennzeichnet, daß die beiden Gebiete (17, 28) durch eine Isolierschicht (21, 22) getrennt sind und daß der elektrische Widerstand ein halbisolierender Film (26) ist, der in einer die Isolierschicht (21, 22) zwischen den leitenden Gebieten durchstoßenden Öffnung (25) angeordnet ist und mit beiden leitenden Gebieten in Kontakt steht.

14. Halbleiterbaustein nach Anspruch 13, dadurch gekennzeichnet, daß der halbisolierende Film (26) siliziumangereichertes Siliziumnitrid enthält.

15. Halbleiterbaustein nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß die Isolierschicht eine Lage (22) aus Phosphorsilikatglas oder Borphosphorsilikatglas enthält.

16. Halbleiterbaustein nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß das eine leitende Gebiet aus einer auf dem halbisolierenden Si-reichen Nitridfilm (26) angeordneten Titanschicht (27) und einer auf letzterer aufgebauten Aluminium- Siliziumschicht (28) besteht.