DE3702409A1 - Verfahren zur herstellung eines elektrischen widerstandes in einem halbleiterbaustein - Google Patents
Verfahren zur herstellung eines elektrischen widerstandes in einem halbleiterbausteinInfo
- Publication number
- DE3702409A1 DE3702409A1 DE19873702409 DE3702409A DE3702409A1 DE 3702409 A1 DE3702409 A1 DE 3702409A1 DE 19873702409 DE19873702409 DE 19873702409 DE 3702409 A DE3702409 A DE 3702409A DE 3702409 A1 DE3702409 A1 DE 3702409A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductive
- silicon
- film
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 28
- 150000004767 nitrides Chemical class 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000012808 vapor phase Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 238000009388 chemical precipitation Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- 239000005368 silicate glass Substances 0.000 claims 4
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 229910008938 W—Si Inorganic materials 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000191 alpha-particle scattering Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf das Gebiet von integrierten
MOS-Schaltungen und insbesondere auf die Herstellung von Widerstandselementen
in derartigen Schaltungen, sowie einen
Halbleiterbaustein mit einem solchen Widerstandselement.
In früheren Jahren der Metalloxidhalbleiter-(MOS)-Technologie
wurden Widerstandselemente für integrierte Schaltungen durch
in das Substrat eindiffundierte Zonen, Polysiliziumbauteile
o. dgl. gebildet. Diese Elemente, welche relativ große Flächen
in der Schaltung einnahmen, wurden seltener verwendet, nachdem
kompliziertere Schaltungen mit höheren Packungsdichten entwickelt
wurden. Das Fehlen geeigneter Widerstände zur Verwendung
in integrierter Halbleiterschaltungen hoher Packungsdichte
führte zu einer Vermeidung von Widerständen. Schaltungen
wurden bewußt mit weniger Widerständen ausgestattet; stattdessen
verwandte man Transistoren als Lastelemente in vielen
Fällen in Ersatz von Widerständen. Die statische Speicherzelle
wurde beispielsweise traditionell als sechs-Transistor-bistabile
Schaltung konstruiert, in der zwei der sechs Transistoren
als Lastelemente dienen.
Widerstandselemente mit ionenimplantierten Gebieten sind in
der US-PS 42 46 692 (implantierte Gebiete, die unter Feldoxid
vergraben sind), US-PS 41 10 776 (implantierte Widerstände
über Feldoxid), US-PS 42 09 716 (implantierte Widerstände in
Polysilizium) und US-PS 43 30 931 (zusammengesetzte Polysilizium-
oder Wolframbauteile) beschrieben. Die nach Auffassung
der Anmelderin der vorliegenden Erfindung am nächsten kommenden
bekannten Ausführungsbeispiele sind das vertikal-orientierte,
vergrabene Polysiliziumwiderstandselement, beschrieben
von Yoshio Sakai u. a., 1984 Symposium on VSLI Technology
Digest of Technical Papers, Seite 6-7, Sept. 1984, das ionenimplantierte
Polysiliziumwiderstandselement, beschrieben in
der US-PS 44 16 049, sowie das Plasma-angereicherte chemische
Niederschlagen aus der Dampfphase, beschrieben von A.C. Adams,
VLSI Technology, Seiten 93-129, herausgegeben von S.M. Sze,
McGraw-Hill, 1983.
Jeder dieser bekannten Methoden haften Probleme an. Die Leitfähigkeit
von Polysilizium schafft einen Bedarf an relativ
großen Polysilizium-Widerstandselementen, da ein relativ
großer Durchgangsweg zur Erzielung des gewünschten Widerstands
erforderlich ist. Viele der bekannten Methoden bedingen kritische
Maskierschritte zum Erreichen der notwendigen Genauigkeit
in der Länge und Breite der Polysiliziumlast. Die Verwendung
von Polysiliziumlasten kann auch zu einem ausgeprägten Oberflächenprofil
führen, das die Gefahr eines Bruchs der Schichten
bzw. Filme auf dem Endprodukt erhöht. Das hohe Diffusionsvermögen
von Bor- oder Phosphordotierstoffen in Polysilizium
führt zu zusätzlichen Schwierigkeiten bei der Verwendung von
hoch-resistiven Polysiliziumbereichen als Lastelemente.
Die Erfindung stellt eine Abkehr von den früheren Technologien
dar. Die Erfindung verwendet einen plasmaangereicherten, chemisch
aus der Dampfphase niedergeschlagenen, siliziumreichen
Nitridfilm (plasma enhanced chemical vapor deposition silicon-rich
nitride film) als ein Kontaktfenster-Lastelement. Dieser
Film ist nicht Polysilizium, obwohl er Mikropolysilizium,
gemischt mit Nitrid enthalten könnte, und er bietet eine Anzahl
von Vorteilen gegenüber Polysilizium bei der Verwendung
als Widerstandselement.
Die Erfindung gibt ein verbessertes Widerstandselement zur
Verwendung in integrierten MOS-Schaltungen an. Dieses Widerstandselement
dient als Kontaktfenster-Lastelement zwischen
zwei leitenden Zonen, die durch eine Isolierschicht getrennt
sind. Eine Öffnung ist in der Isolierschicht gebildet, und ein
plasmaangereichertes, chemisch aus der Dampfphase niedergeschlagenes
(PEVCD) Silizium (Si)-reiches Nitrid wird niedergeschlagen
und gemustert, um das Si-reiche Nitrid über dem Kontaktfenster
zu belassen. Dieser Si-reiche Nitridfilm kontaktiert
die beiden leitenden Zonen (oberhalb und unterhalb der
isolierenden Schicht) und bildet einen Widerstand in einer
Vertikalrichtung zwischen diesen beiden Zonen.
Das Plasmaverfahren erlaubt das Niederschlagen des Si-reichen
Films bei niedrigen Temperaturen und bildet eine resistive
(Widerstands-)Last in einem Halbleiterbauelement. Obwohl das
bevorzugte Ausführungsbeispiel die Verwendung des Widerstandsmaterials
in einer Speicherzelle beschreibt, ist es für den
Fachmann klar, daß diese Methode in anderen integrierten
Schaltungen ebenfalls Verwendung finden kann.
Im folgenden wird die Erfindung an einem Beispiel unter Bezugnahme
auf die Zeichnung näher erläutert. In der Zeichnung
zeigen:
Fig. 1 eine Schnittansicht durch einen Abschnitt eines
Siliziumsubstrats, das einen Feldoxidbereich,
eine Fülloxidschicht und eine Nitridschicht
aufweist;
Fig. 2 das Niederschlagen einer Gateoxidschicht und
einer vergrabenen Kontaktöffnung in der Gateoxidschicht;
Fig. 3 das Niederschlagen einer Polysilizium- und einer
Wolfram-Silizium-Schicht sowie ein Niederschlagen
einer n⁺ Zone des vergrabenen Kontakts;
Fig. 4 das Ätzen und Niederschlagen von Source/Drain-
Gebieten;
Fig. 5 das Aufwachsen einer Oxidschicht;
Fig. 6 das Niederschlagen einer Glasfilmschicht;
Fig. 7 das Öffnen von Fenstern zum Aufbringen elektrischer
Kontakte;
Fig. 8 das Niederschlagen von Silizium-reichem Nitrid
zur Bildung des Vertikalwiderstandes;
Fig. 9 einen Metallisierungsschritt zum Legen von elektrischen
Kontakten;
Fig. 10 ein elektrisches Schaltbild einer Speicherzelle;
und
Fig. 11 ein Layout der in Fig. 10 gezeigten Speicherzelle.
Beschrieben wird ein Verfahren zur Herstellung eines Kontaktfenster-
Widerstandselement in einer integrierten MOS-Schaltung.
Wenn auch bei dem beschriebenen Ausführungsbeispiel der
Kontaktfenster-Widerstand über eine metallplattierte Polysiliziumzone
eines Feldeffekttransistor-Bauelements gelegt wird,
ist es für den Fachmann klar, daß die Erfindung auch bei anderen
Ausführungsbeispielen anwendbar ist. In der folgenden
Beschreibung werden zahlreiche besondere Einzelheiten angegeben,
um das Verständnis für die vorliegende Erfindung zu vertiefen.
Es ist jedoch für den Fachmann klar, daß die Erfindung
ohne diese besonderen Einzelheiten realisierbar ist. In anderen
Fällen wird von einer Beschreibung bekannter Verfahrensschritte
Abstand genommen, um die vorliegende Erfindung nicht
mit unnötigen Einzelheiten zu belasten.
In Fig. 1 ist ein p-leitendes monokristallines Siliziumsubstrat
10 gezeigt. Nach dem Aufwachsen einer relativ dünnen
Fülloxidschicht (pad-oxide layer) 11 von 500 bis 1000 A auf
der Oberfläche des Substrats 10 wird eine Nitridschicht 12 von
700 bis 1200 A über der Fülloxidschicht 11 gebildet. Durch
Lithographie wird eine Nitridschicht 12 über denjenigen Zonen
entfernt, wo ein dickes Feldoxid erwünscht ist. Danach wird
ein Feldoxid (FOX)-Gebiet 13 thermisch in den Zonen ohne Nitridschicht
12 bis zu einer Dicke von 5000 bis 10 000 A aufgewachsen.
In Fig. 2 sind die Nitridschicht 12 und die Fülloxidschicht 11
durch konventionelle Ätzverfahren entfernt. Eine Gateoxidschicht
14 von 200 bis 250 A wird aufgewachsen. Wo ein vergrabener
Kontakt erwünscht ist, wird eine Öffnung 15 durch ein
konventionelles lithographisches Verfahren ausgebildet.
In Fig. 3 ist eine Polysiliziumschicht 16 von 1000 bis 3000 A
auf der Gateoxidschicht 14 niedergeschlagen. Zur Anbringung
eines Gate niedrigen Widerstands wird eine Wolfram-Silizium-
(W-Si)-Schicht 17 von 2000 bis 3000 A auf der Polysiliziumschicht
16 niedergeschlagen. Die Polysiliziumschicht 16 wird
durch Phospordiffusion dotiert. Die Dotierung der Polysiliziumschicht
16 zur Bildung einer N⁺ Schicht kann entweder vor
oder nach dem Niederschlagen der W-Si-Schicht 17 erfolgen. Das
Dotierverfahren bildet auch einen n⁺ vergrabenen Kontakt 18
an der Öffnung 15.
In Fig. 4 sind die W-Si-Schicht 17, die Polysiliziumschicht 16
und die Gateoxidschicht 14 gemustert und geätzt, um Öffnungen
19 auszubilden. Dieses Verfahren wird dann gefolgt durch eine
selbstausgerichtete Implantation zur Bildung von n⁺ Bereichen
20.
Nach der Bildung der Bereiche 20 wird durch ein Hochtemperatur-
Reoxidationsverfahren eine Oxidschicht 21 überall dort
gezüchtet, wo Silizium oder Wolfram-Silizium freiliegt, wie in
Fig. 5 gezeigt, wobei die W-Si-Schicht 17 mit einer Oxidschicht
21 überzogen wird. Die Oxidschicht 21 wächst auch über
der Öffnung 19, wobei die implantierten Gebiete 20 auch während
des Züchtvorgangs der Oxidschicht 21 getempert (annealed)
werden.
Gemäß Fig. 6 wird entweder eine Borphosphorsilikatglas-(BPSG)
oder Phosphorsilikatglas-(PSG) Filmschicht 22 über der Gesamtoberfläche
niedergeschlagen und verflüssigt, um die Topologie
zu glätten. Danach werden Kontaktfenster 23, 24, und 25 in der
Filmschicht 22 durch Lithographie- und Ätzverfahren in der in
Fig. 7 gezeigten Anordnung geöffnet.
Fig. 8 zeigt das Anbringen des tatsächlichen Widerstandsmaterials
auf das Substrat. Wenn auch potentiell irgendein mit
Silizium dotiertes Isoliermaterial zu diesem Zweck verwendet
werden kann, wird bei dem beschriebenen bevorzugten Beispiel
siliziumreiches Siliziumnitrid, gewonnen durch plasmaangereichertes
chemisches Niederschlagen aus der Dampfphase (PECVD)
verwendet. Eine Si-reiche Nitridfilmschicht 26 wird über dem
Fenster 25 niedergeschlagen und gemuster durch das PECVD-Verfahren.
Das PECVD-Verfahren wird mit einer Mischung aus Silan,
Stickstoff und Ammoniak bei einem Gesamtdruck von beispielsweise
0,5-1,5 T und bei einer Temperatur von beispielsweise
308-505°C durchgeführt. Der Partialdruck von Silan kann beispielsweise
0,2-0,6 T betragen, während derjenige von Stickstoff
beispielsweise 0,3-0,8 T betragen kann. Die Menge an
Ammoniak, die bei diesem Verfahren verwendet wird, ist relativ
klein und wird zur Steuerung des Verhältnisses von Siliziumnitrid
zum Siliziumdotierstoff geändert: Eine relativ niedrigere
Ammoniakkonzentration in der PECVD-Mischung ergibt eine relativ
höhere Silizium-Dotierstoffkonzentration in dem auf das
Substrat niedergeschlagenen Widerstandsmaterial.
Die Korngröße des Materials, auf das das Widerstandsmaterial
26 angebracht wird, bestimmt die Dicke der gewünschten
Schicht, und eine dickere halbisolierende Schicht bedingt
einen höheren Siliziumdotierstoffanteil, um denselben (sepzifischen)
Widerstand zu erzielen. Wolframsilicid, das eine
relativ große Korngröße hat, erfordert eine relativ dicke
halbisolierende Schicht zur Vermeidung von Stromspitzen durch
die halbisolierende Schicht. In diesem Fall kann die halbisolierende
Schicht beispielsweise eine Dicke von 1000 bis 2000 A
haben. In Zonen, wo kein Si-reicher Nitridfilm erwünscht ist,
erfolgt dessen Entfernung durch konventionelle Naßätz- oder
Plasmaätzmethoden. Alternativ kann Si-reicher Nitridfilm durch
Niedertemperatur-Elektronenstrahl-Verdampfungsmethode niedergeschlagen
und die Lift-Off-Maskiermethode verwendet werden.
Im folgenden wird auf die Fig. 8 und 9 Bezug genommen. Eine
Titanschicht 27 ist über den Fenstern 23 und 24 sowie über der
Si-reichen Nitridschicht 26 über Fenster 25 niedergeschlagen.
Die Ti-Schicht 27 hat eine Dicke von 500 bis 1000 A. Die
Ti-Schicht 27 verhindert bekanntlich, daß Aluminium das darunterliegende
Silizium oder den Si-reichen Nitridfilm kurzschließt.
Andere bekannte Barrierenmetalle, wie TiN oder Wolfram
können ebensogut verwendet werden. Eine Aluminium-Silizium-
Schicht 28, die über den Ti-Schichten 27 angeordnet ist,
bildet den elektrischen Kontakt. Auf diese Weise steht die
Al-Si-Schicht 29 in elektrischem Kontakt mit einer Kontaktfenster-
Widerstandsschicht 26. Der Widerstand wird durch den
Si-reichen Nitridfilm 26 gebildet, der vertikal zwischen dem
elektrischen Kontakt 30 und einer leitenden Zone 29 liegt. Ein
Sourcegebiet 32 bildet einen einfachen elektrischen Kontakt
mit einem Metallbauteil 33, wo kein Widerstand vorgesehen ist.
Obwohl ein Vertikalkontakt-Lastwiderstand über dem FOX-Bereich
13 gezeigt ist, könnte er auch über denjenigen Kontakten angeordnet
sein, die direkt über den n⁺ Diffusionsgebieten 20
liegen, oder dem vergrabenen Silicidbereich über der Diffusionszone
18. Die Metallschicht wird normalerweise Metall 1
genannt, und immer wenn es zweckmäßig ist, ein zweites Metallniveau
hinzuzufügen, ist auch der vertikale Lastwiderstand
anwendbar.
Im folgenden wird auf die Fig. 10 und 11 Bezug genommen, in
denen eine bistabile Direktzugriffsspeicherzelle unter Verwendung
der Lehre der vorliegenden Erfindung dargestellt ist.
Fig. 10 ist ein schematisches Schaltbild und Fig. 11 ein Halbleiterchip-
Layout des Schaltbilds gemäß Fig. 10. Die Bezugszeichen
in Fig. 11 entsprechen denjenigen in Fig. 10. Die
Schaltung besteht aus zwei kreuzgekoppelten Transistoren 40
und 41, von denen jeder eine Sourceelektrode 42 bzw. 43 aufweist,
die mit Erde 46 (V ss ) verbunden ist. Die Drain-Elektrode
44 des Transistors 40 ist über einen vergrabenen Kontakt
48 mit der Gate-Elektrode 49 des Transistors 41 verbunden,
während die Drain-Elektrode 45 des Transistors 41 mit einem
vergrabenen Kontakt 47 mit dem Gate 50 des Transistors 40
verbunden ist, wodurch die kreuzgekoppelte Verbindung einer
bistabilen Schaltung gebildet wird. Die Gate-Elektrode 49 des
Transistors 41 und die Drain-Elektrode 44 des Transistors 40
sind außerdem über einen Widerstand 52 mit einem auf einem
ersten Niveau gelegenen Metallstreifen 61 verbunden, der V cc
ist. Der Widerstand 52 ist ein Kontaktfensterwiderstand, hergestellt
mit dem Verfahren nach der Erfindung. In ähnlicher
Weise sind die Drain-Elektrode 45 des Transistors 41 und die
Gate-Elektrode 50 des Transistors 40 über einen Kontaktfensterwiderstand
51 mit dem Streifen 61 (V cc ) verbunden. Auf
einem zweiten Niveau gelegene Metallstreifen, die Datenleitungen
58 und 59 sind, sind mit zwei Wähltransistoren 56 bzw. 57
verbunden. Transistoren 56 und 67 teilen sich in einem gemeinsamen
W-Si-Gatestreifen, der die Wortadreßleitung (WL) 60
bildet. WL 60 ist mit den Gate-Elektroden 62 und 63 der Transsistoren
56 und 57 gekoppelt. Transistor 56 ist mit dem Gate
59 an einem vergrabenen Kontakt 53 des Transistors 41 gekoppelt,
der seinerseits mit der Drain-Elektrode 44 des Transistors
40 gekoppelt ist. Transistor 57 ist mit der Drain-Elektrode
45 des Transistors 41 gekoppelt. Datenleitung 58 ist mit
dem Transistor 56 und Datenleitung 59 mit dem Transistor 57
gekoppelt.
Die Erfindung bietet im Vergleich zu bekannten Technologien
eine Anzahl von Vorteilen. Bei der Erfindung finden generell
weniger Maskierschritte im Vergleich zu herkömmlichen Herstellungsmethoden
Verwendung. Außerdem hat der fertige Schaltkreis
ein viel weniger ausgeprägtes Oberflächenprofil, so daß die
Probleme des Bruchs von darüberliegenden Metall- oder Oxidüberzügen
vermindert sind. Da der (spezifische) Widerstand
nicht von der genauen Länge und Breite eines Polysilizium-
Lastbauteils abhängig ist, bedingt das erfindungsgemäße Verfahren
keine kritischen Maskierschritte. Außerdem ermöglichen
die Plasmamethoden ein Niederschlagen bei niedriger Temperatur.
Obwohl die Erfindung im Zusammenhang mit einem speziellen
Ausführungsbeispiel erläutert worden ist, gibt es für die
Erfindung eine Vielzahl von Anwendungsbeispielen, so z. B. als
Widerstand zwischen zwei Polysilizium-, zwei Metall-, Polysilizium-
oder Metallbauteilen und Polysilizium- oder Metallbauteilen
und dem Substrat usw.. Die hohe Kapazität des Widerstandselements
macht die Erfindung weniger anfällig als bekannte
Technologien gegen sogenannte weiche Fehler, die von
Alpha-Streuteilchen induziert werden.
Im Vorstehenden wurde ein verbessertes Widerstandselement zur
Verwendung in integrierten MOS-Schaltungen beschrieben. Zwischen
zwei leitenden Zonen, die durch eine isolierende Schicht
getrennt sind, wird ein Widerstand durch einen dünnen Si-reichen
Nitridfilm gebildet, der in einem in der isolierenden
Schicht geöffneten Kontaktfenster niedergeschlagen wird.
Claims (16)
1. Verfahren zur Herstellung eines Widerstandes zwischen
zwei leitenden Zonen in einem Halbleiterbaustein,
dadurch gekennzeichnet,
daß ein halbisolierender Film (26) zwischen den leitenden
Zonen (29, 30) durch Plasma-angereichertes chemisches Niederschlagen
aus der Dampfphase (PEVCD) derart gebildet wird, daß
der Film (26) die beiden leitenden Zonen kontaktiert und zwischen
diesen einen elektrischen Widerstand bildet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der halbisolierende Film (26) siliziumangereichertes Siliziumnitrid
enthält.
3. Verfahren zum Herstellen eines Widerstands in integrierter
Schaltungstechnik zwischen zwei leitenden Zonen, die durch
eine Isolierschicht getrennt sind, dadurch gekennzeichnet, daß
ein Fenster (25) in der Isolierschicht (21, 22) geöffnet wird
und daß in dem Fenster ein halbisolierender Film (26) gebildet
wird, der die beiden leitenden Zonen (29, 30) kontaktiert und
einen Widerstand für eine Schaltung bildet, zu denen die leitenden
Zonen als Elemente gehören.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
das Fenster (25) in der isolierenden Schicht (21, 22) vor dem
Aufbringen der oberen leitenden Zone (28, 29) geöffnet wird,
daß der halbisolierende Film (26) in dem Fenster gebildet wird
und daß danach die obere leitende Zone über die Isolierschicht
aufgebracht und mit dem halbisolierenden Film in Kontakt gebracht
wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
das Fenster sowohl durch die obere leitende Zone als auch
durch die Isolierschicht geöffnet wird und daß der halbisolierende
Film in dem Fenster derart gebildet wird, daß er die
beiden leitenden Zonen kontaktiert.
6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet,
daß der halbisolierende Film (26) aus siliziumreichem
Siliziumnitrid besteht.
7. Verfahren zum Herstellen eines Widerstandes in einem
Halbleiterbauteil, dadurch gekennzeichnet, daß eine erste
leitende Zone in einem Substrat und eine Isolierschicht auf
der ersten leitenden Zone gebildet werden, daß eine Fenster in
der Isolierschicht geöffnet wird, daß ein Film aus einem siliziumreichen
Siliziumnitrid in dem Fenster durch plasmaangereichertes
chemisches Niederschlagen aus der Dampfphase derart
gebildet wird, daß der Nitridfilm die erste leitende Zone
kontaktiert, und daß eine zweite leitende Zone auf dem Nitridfilm
in Kontakt mit dem Nitridfilm gebildet wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
die Isolierschicht ein Material aus der aus Phosphorsilikatglas
und Borphosphorsilikatglas bestehenden Gruppe enthält.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet,
daß die zweite leitende Zone eine auf dem Si-reichen Nitridfilm
angeordnete Titanschicht (27) und eine auf der Titanschicht
angeordnete Schicht (28) aus Aluminium-Silizium enthält.
10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet,
daß eine Oxidschicht (21) zwischen der ersten
leitenden Zone (30, 17) und dem Si-reichen Nitridfilm (26)
gebildet wird.
11. Verfahren zur Herstellung eines Widerstands in integrierter
Schaltungstechnik, gekennzeichnet durch die folgenden
Schritte:
Bilden einer Fülloxidschicht (11) auf einem Substrat (10),
Bilden einer Nitridschicht (12) auf der Fülloxidschicht,
Entfernen eines Abschnitts der Nitridschicht durch Lithographie,
thermisches Züchten einer Feldoxidzone (13) in dem Abschnitt,
Entfernen der Fülloxid- und Nitridschichten durch Ätzen,
Aufwachsen einer Gateoxidschicht (14) auf dem Substrat (10),
Entfernen eines Teils (15) der Gateoxidschicht (14) zum Freilegen des Substrats,
Bilden einer Polysiliziumschicht (16) auf dem Gateoxid (14) und dem freigelegten Teil (15) des Substrats (10);
Dotieren der Polysiliziumschicht durch Phosphordiffusion, wobei ein vergrabener Kontakt (18) in dem Bereich des freigelegten Substrats gebildet wird,
Bilden einer Schicht (17) aus Wolframsilizium auf der Polysiliziumschicht (16),
Entfernen eines Bereichs der Wolframsiliziumschicht, der Polysiliziumschicht und der Feldoxidschicht zum Freilegen einer Zone des Substrats durch Ätzen,
Bilden eines ersten leitenden Gebiets auf der freigelegten Zone des Substrats durch Implantation,
Aufwachsen einer Oxidschicht (21) auf das erste leitende Gebiet und auf freigelegte Polysilizium- und Wolframsiliziumschichten,
Bilden einer Isolierschicht (22) auf der Oxidschicht,
Öffnen eines Fensters (25) in der Isolierschicht, wobei die Öffnung bis zur Wolfram-Siliziumschicht (17) reicht,
Bilden eines Films (26) aus siliziumreichem Siliziumnitrid in dem Fenster durch plasmaangereichertes chemisches Niederschlagen aus der Dampfphase, wobei der Film (26) die Wolfram-Siliziumschicht (17) kontaktiert, und
Bilden eines zweiten leitenden Gebiets (27, 29, 28) auf dem Film (26), wobei das zweite leitende Gebiet eine Titanschicht (27) und eine Aluminium-Silizium-Schicht (28) enthält.
Bilden einer Fülloxidschicht (11) auf einem Substrat (10),
Bilden einer Nitridschicht (12) auf der Fülloxidschicht,
Entfernen eines Abschnitts der Nitridschicht durch Lithographie,
thermisches Züchten einer Feldoxidzone (13) in dem Abschnitt,
Entfernen der Fülloxid- und Nitridschichten durch Ätzen,
Aufwachsen einer Gateoxidschicht (14) auf dem Substrat (10),
Entfernen eines Teils (15) der Gateoxidschicht (14) zum Freilegen des Substrats,
Bilden einer Polysiliziumschicht (16) auf dem Gateoxid (14) und dem freigelegten Teil (15) des Substrats (10);
Dotieren der Polysiliziumschicht durch Phosphordiffusion, wobei ein vergrabener Kontakt (18) in dem Bereich des freigelegten Substrats gebildet wird,
Bilden einer Schicht (17) aus Wolframsilizium auf der Polysiliziumschicht (16),
Entfernen eines Bereichs der Wolframsiliziumschicht, der Polysiliziumschicht und der Feldoxidschicht zum Freilegen einer Zone des Substrats durch Ätzen,
Bilden eines ersten leitenden Gebiets auf der freigelegten Zone des Substrats durch Implantation,
Aufwachsen einer Oxidschicht (21) auf das erste leitende Gebiet und auf freigelegte Polysilizium- und Wolframsiliziumschichten,
Bilden einer Isolierschicht (22) auf der Oxidschicht,
Öffnen eines Fensters (25) in der Isolierschicht, wobei die Öffnung bis zur Wolfram-Siliziumschicht (17) reicht,
Bilden eines Films (26) aus siliziumreichem Siliziumnitrid in dem Fenster durch plasmaangereichertes chemisches Niederschlagen aus der Dampfphase, wobei der Film (26) die Wolfram-Siliziumschicht (17) kontaktiert, und
Bilden eines zweiten leitenden Gebiets (27, 29, 28) auf dem Film (26), wobei das zweite leitende Gebiet eine Titanschicht (27) und eine Aluminium-Silizium-Schicht (28) enthält.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß
die Isolierschicht (22) ein aus der aus Phosphorglas und Bor-
Phosphorsilicatglas bestehenden Gruppe ausgewähltes Material
enthält.
13. Integrierter Halbleiterbaustein mit wenigstens einem
zwischen zwei leitenden Gebieten angeordneten elektrischen
Widerstand,
dadurch gekennzeichnet,
daß die beiden Gebiete (17, 28) durch eine Isolierschicht (21,
22) getrennt sind und daß der elektrische Widerstand ein halbisolierender
Film (26) ist, der in einer die Isolierschicht
(21, 22) zwischen den leitenden Gebieten durchstoßenden Öffnung
(25) angeordnet ist und mit beiden leitenden Gebieten in
Kontakt steht.
14. Halbleiterbaustein nach Anspruch 13, dadurch gekennzeichnet,
daß der halbisolierende Film (26) siliziumangereichertes
Siliziumnitrid enthält.
15. Halbleiterbaustein nach Anspruch 13 oder 14, dadurch
gekennzeichnet, daß die Isolierschicht eine Lage (22) aus
Phosphorsilikatglas oder Borphosphorsilikatglas enthält.
16. Halbleiterbaustein nach Anspruch 14 oder 15, dadurch
gekennzeichnet, daß das eine leitende Gebiet aus einer auf dem
halbisolierenden Si-reichen Nitridfilm (26) angeordneten Titanschicht
(27) und einer auf letzterer aufgebauten Aluminium-
Siliziumschicht (28) besteht.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US82531486A | 1986-02-03 | 1986-02-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3702409A1 true DE3702409A1 (de) | 1987-08-06 |
Family
ID=25243686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19873702409 Withdrawn DE3702409A1 (de) | 1986-02-03 | 1987-01-28 | Verfahren zur herstellung eines elektrischen widerstandes in einem halbleiterbaustein |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS62186557A (de) |
| CN (1) | CN1005880B (de) |
| DE (1) | DE3702409A1 (de) |
| GB (1) | GB2186116B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3923619A1 (de) * | 1988-07-19 | 1990-01-25 | Mitsubishi Electric Corp | Halbleitereinrichtung und verfahren zu deren herstellung |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62291956A (ja) * | 1986-06-12 | 1987-12-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| KR20010013971A (ko) | 1998-04-21 | 2001-02-26 | 이데이 노부유끼 | 수평편향회로 |
| DE10223954A1 (de) * | 2002-05-29 | 2003-12-11 | Infineon Technologies Ag | Plasmaangeregtes chemisches Gasphasenabscheide-Verfahren zum Abscheiden von Siliziumnitrid oder Siliziumoxinitrid, Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung |
| KR102226609B1 (ko) * | 2014-06-18 | 2021-03-12 | 인텔 코포레이션 | 집적 회로를 위한 필러 저항기 구조 |
| JP7345354B2 (ja) * | 2019-10-25 | 2023-09-15 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5513426B2 (de) * | 1974-06-18 | 1980-04-09 | ||
| US4575923A (en) * | 1983-04-06 | 1986-03-18 | North American Philips Corporation | Method of manufacturing a high resistance layer having a low temperature coefficient of resistance and semiconductor device having such high resistance layer |
| JPS618966A (ja) * | 1984-06-22 | 1986-01-16 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 金属間化合物半導体集積回路 |
-
1986
- 1986-10-06 GB GB8623954A patent/GB2186116B/en not_active Expired
- 1986-11-28 CN CN86107982.5A patent/CN1005880B/zh not_active Expired
-
1987
- 1987-01-28 DE DE19873702409 patent/DE3702409A1/de not_active Withdrawn
- 1987-02-03 JP JP62021913A patent/JPS62186557A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3923619A1 (de) * | 1988-07-19 | 1990-01-25 | Mitsubishi Electric Corp | Halbleitereinrichtung und verfahren zu deren herstellung |
| US5093706A (en) * | 1988-07-19 | 1992-03-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having multiple layer resistance layer structure and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1005880B (zh) | 1989-11-22 |
| CN86107982A (zh) | 1987-08-12 |
| GB8623954D0 (en) | 1986-11-12 |
| GB2186116A (en) | 1987-08-05 |
| JPS62186557A (ja) | 1987-08-14 |
| GB2186116B (en) | 1989-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3500528C2 (de) | Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren | |
| DE3002343C2 (de) | ||
| DE69113579T2 (de) | Verfahren zur Herstellung einer DRAM-Zelle mit Stapelkondensator. | |
| DE3141195C2 (de) | ||
| DE4420365C2 (de) | Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung | |
| DE1903961A1 (de) | Integrierte Halbleiteranordnung | |
| DE3110477A1 (de) | Verfahren zur herstellung von cmos-bauelementen | |
| DE2933849A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
| DE69609224T2 (de) | Kondensator für eine integrierte Schaltung mit leitendem Graben | |
| EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
| DE3785317T2 (de) | Matrix hoher Packungsdichte aus dynamischen VMOS RAM. | |
| DE4010618A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE69214339T2 (de) | Struktur und Verfahren für die Bildung selbstjustierender Kontakte | |
| DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
| DE69027271T2 (de) | Halbleiteranordnung mit E2PROM und EPROM in einem Chip | |
| DE3122437A1 (de) | Verfahren zum herstellen eines mos-bauelements | |
| DE3224287C2 (de) | ||
| DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE4101130C2 (de) | MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung | |
| DE69420805T2 (de) | Herstellungsverfahren für Kontakte in dem Speichergebiet und dem Randgebiet eines IC | |
| DE3109074C2 (de) | ||
| DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
| DE3841927C2 (de) | ||
| DE3124283A1 (de) | Halbleiteranordnung und verfahren zu dessen herstellung | |
| DE4130890A1 (de) | Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |