JPS62186557A - 半導体デイバイスに抵抗を製造する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔利用分野〕 本発明はＭＯ８集積回路の分野に関し、更曙細には、こ
のような回路における抵抗素子の製造方法に関する。

〔従来技術およびその問題点〕

初期の金属−酸化膜一半導体（ＭＯＳ）技術では、集積
回路の抵抗素子は、基板やポリシリコン部材などにおけ
る拡散領域によって得られていた。しかし、回路におい
て比較的大きな面積を占めているこれら素子は、よシ高
い密度を必要とするよ、り複雑な回路の出現とともに、
あまシ広くは使用されなくなった。

高密度半導体集積回路において使用するための適当な抵
抗がないので、抵抗の使用を避けてきた。

回路は、使用する抵抗をよシ少彦くするように設計され
ており、また多くの場合、トランジスタが抵抗のかわシ
に負荷ディバイスとして使用されていた。たとえば、ス
タティック・メモリーセルは、６個のトランジスタのう
ちの２つが負荷ディバイスとして働く６−トランジスタ
双安定回路として、これまで構成されてきた。

イオン注入領域を使用した抵抗素子については、米国特
許第４．２４６　、６９２号　（下のフィールド酸化膜
に埋込まれている注入領域）、　米国特許第４．１１０
，７７６号（フィールド酸化膜上の注入抵抗）、米国特
許第４，２０９，７１６号（第２レベルのポリシリコン
における注入抵抗）、および米国特許第４．３３０，９
３１号（ポリシリコンおよびタングステンの混合部材）
に述べられている。従来例の最近のものとしては、１９
８４年９月の技術論文のＶＳＬＩ　工業技術ダイジェス
トにおける１９８４年シンポジウム（１９８４ＳＦｍｐ
ｏａｉｕｍ　ｏｎ　ＶＳＬＩ　Ｔ＠ｃｈｎｏｌｏｇｙＤ
ｉｇｅ１０）ｔ　ｏｆ　Ｔ＠ｃｈｎ１ｃａｔＰｉｐｅｒ
りの第６〜７頁においてヨシオサカイ他により述べられ
ている垂直向きに配置された埋込ボリンＩＪ　ｊン抵抗
素子、および米国特許第４，４１６，０４９号に述べら
れているイオン注入ポリシリコン抵抗素子（ｌｏｎ　ｉ
ｍｐムｎｔ・ｄｐｏｔｙｍｉＡｌｃｏｎ　ｒｅｓｉｓｔ
ｓｒ　ａｊｅｍｅｎｔ）および１９８３９８３年マツフ
グローヒルゼ（８，Ｍ、５ｚｅ）にょシ編集されたＶＳ
ＬＩテクノロジー（ｖＬＳＩ　Ｔ＠ｃｈｎ。

Ｌｇｙ）第９３〜１２９頁におけるアダムス（んＣｏＡ
ｄａｍｓ）によるプラズマ強化化学蒸着（Ｐｔａ１ｍｍ
＠ｎｈａｎｃ＠ｄ　ｃｈ＠ｍ１ｃａ４　ｖａｐｏｒ　ｄ
ｅｐｏｓｉｔｌｏｎ）が挙げられる。

これら従来技術は、それぞれ問題点をかがえている。ポ
リシリコンの導電率では比較的大きなポリシリコン抵抗
素子を必要とするため、目標の抵抗を得るには比較的長
い通路を要する。多くの従来技術は、ポリシリコン負荷
の長さおよび幅に必要な精度を持たせるため、精密なマ
スキング工程を必要としている。また、ポリシリコン負
荷を使用すると表面外形が高くなるため、最終回路の層
にひび割れが生じてしまう。さらに、ポリシリコンにお
けるボロンまたはリンのドーパントの拡散性は高いため
、負荷ディバイスとして高い抵抗性のポリシリコン領域
を使用するのは一層難かしくなる。

〔発明の概要〕

本発明は、従来技術とは異なシ、接点−窓一負荷ディバ
イスとして、プラズマ強化化学蒸着のシリコン濃度の高
い窒化膜を使用している。この窒化膜は、窒化物が混合
しているマイクロ−ポリシリコンでもよいが、ポリシリ
コンではない。またこの膜は、抵抗素子として使用され
るポリシリコンよシ屯はるかに多くの利点を有している
。

本発明は、ＭＯ８集積回路において使用される改良され
た抵抗素子を提供する。この抵抗素子は、絶縁層により
分離された２つの導電領域間で接点−窓一負荷ディバイ
スとして働く。絶縁層に開口が形成され、かつプラズマ
強化化学１着（ｐｇｃｖｏ。

すなわちｐｊａｇｍａ　ｅｎｈａｎｃ＠ｄ　ｃｈ＠ｍ１
ｃａｔｖａｐｏｒｄ＠ｐｏｓｉｔＩｏｎ）によりリコン
濃度の高い窒化物が被着されかつ接点窓上にシリコン濃
度の高い窒化物を残してパターン化される。とのシリコ
ン濃度の高い窒化膜は（絶縁層の上下の）２つの導電領
域に接触してこれら領域間の垂直方向に抵抗を形成する
。

プラズマ工程は、低い温度でシリコン濃度の高い膜の被
着を可能にし、かつ半導体ディバイスに抵抗性負荷を与
える。好ましい実施例として、メモリ・セル用の抵抗材
料に用いた場合を示しているが、この技術は他の集積回
路においても使用できることは当業者には明白であろう
。

以下、添付の図面に基づいて本発明の実施例について説
明する。

〔実施例〕

ＭＯ８集積回路における接点−窓の抵抗素子の製造工程
について説明する。本発明の実施例では、電界効果形ト
ランジスタ・ディバイスの金属めっきされたポリシリコ
ン領域上に接点−窓の抵抗素子を配置しているが、本発
明は他の例にも容易に使用し得ることは当業者には明白
であろう。以下の説明において、多くの特定の詳細な記
載は、本発明の理解を助けるためのものであシ、本発明
はこれら特定な記載に限定されないで実施し得ることは
尚業者には明白であろう。また、本発明を不明瞭なもの
としないよう、たとえば周知の処理工程などの詳細な記
載は省略する。

第１図には、Ｐ形単結晶シリコン基板１０が示されてい
る。この基板１０の表面上に、５００〜１．００ＯＡの
比較的薄いパッド酸化膜１１を成長させてから、このパ
ッド酸化膜１１上に７００〜１，２００人の窒化膜１２
を形成する。リソグラフィ法により、厚いフィールド酸
化膜を形成すべき領域の窒化膜１２を除去する。その後
、窒化膜１２のない領域に、５，０００〜１０，０ＯＯ
Ａの厚さのフィールド酸化膜（ＦＯＸ）領域１３を熱的
に成長させる。

第２図において、窒化膜１２とパッド酸化膜１１は、普
通のエツチング法によって除去される。そして、２００
〜２５０λのゲート酸化膜層１４を成長させる。埋込接
点を形成すべき場所に、普通のりソゲラフイエ程により
開口１５を形成する。

第３図において、ゲート酸化膜層１４上に、１　、００
０〜３，０００　Ｘのポリシリコン層１６を被着する。

低抵抗ゲートに適用する場合には、ポリシリコン層１６
上に２，０００〜３．ｏｏｏｉのタングステン−シリコ
ン（ｗ−８１）層１Ｔを被着する。ポリシリコン層１６
は、リン拡散によってドープされる。ｎ＋層を形成する
ためのポリシリコン層１Ｇのドーピングは、ｗ−ｓｉ層
１γの被着前または被着後に行なわれる。また、ドーピ
ング工程により、開口１５にｎ　の埋込接点を形成する
。

第４図において、Ｗ−８Ｔ層１７、ポリシリコン層１６
およびゲート酸化膜層１４はパターン化処理され、エツ
チングされて、開口１９が形成される。この工程の後、
自己整合（セルフ・アライン）注入によυ、ｎ　領域２
０が形成される。

領域２０を形成した後、第５図に示すように、シリコン
またはタングステン−シリコンが露出されている場所に
、高温の再酸化工程により酸化膜２１を成長させる。Ｗ
−８ｔ層１Ｔは酸化膜層２１でカバーされる。また、酸
化膜層２１の成長工程において、酸化膜層２１は開口１
９上にも成長し、その開口１９の部分では注入領域２０
がアニールされる。

第６図において、ボローフオスフオシリケート・ガラス
（ＢＰ８Ｇ）またはフオスフオ会シリケート・ガラス（
ＰＳＧ）層２２が、完成した表面上に被着され、表面を
滑らかにするようリフロー（再流動）される。その後、
第７図に示すように、リソグラフィおよびエツチング法
によ、り層２２に、接点用の窓２３．２４および２５を
開ける。

第８図は、基板に実際の抵抗材料を形成した図である。

この目的を達成するため、シリコンがドープされた絶縁
性材料はいずれも使用することができるが、本実施例で
はプラズマ強化化学蒸着法（ＰＥＣＶＤ）により得られ
た、シリコンの濃度が高い窒化シリコンを用いている。

シリコンの濃度が高い窒化展層２６が、ＰＥＣｖＤ方法
により窓２５上に被着されかつパターン化処理される。

ＰＥＣＶＤ工程は、シラ／、窒素、アンモニアの混合物
を用いて、たとえば０．５〜１．５Ｔの全圧において、
たとえば３０８〜５０５℃の温度で行なわれる。シラン
の分圧は、たとえば０．２〜０．６Ｔで、窒素の分圧は
、たとえば０．３〜０．８Ｔである。この工程で使用さ
れるアンモニアの量は、比較的少量で、被着されるシリ
コン・ドーパントに対する窒化シリコンの割合を制御す
るため変えられる。ＰＥＣＶＤ混合物におけるアンモニ
ア濃度が比較的低いと、基板上に被着された抵抗材料の
シリコン・ドーパントの濃度は比較的高くなる。

抵抗素子２６に用いられる材料の粒度によ勺所望の層の
厚さが決定され、かつ半絶縁層が厚くなれば同じく抵抗
率を得るには、よ−り多くのシリコン・ドーパントが必
要となる。比較的大きな粒度を有するタングステン−シ
リサイドでは、半絶縁層における電流スパイキングを避
けるため、その半絶縁層を比較的厚くする必要がある。

この場合、半絶縁層は、たとえ［１，０００〜ｚ、ｏｏ
ｏｉの厚さである。シリコン濃度の高い窒化膜が要求さ
れていない領域では、普通のウェット・エツチングまた
はプラズマ・エツチング法により除去が行なわれる。別
の手法として、シリコン濃度の高い窒化膜層を、低温ｅ
−ガン蒸着法およびリフト−オフ・マスキング法によっ
ても被着し得る。

第８図および第９図において、チタン層２７は窓２３．
２４上に被着され、シリコン濃度の高い窒化膜２６は窓
２５上に被着されている。１１層２７の厚さは５００〜
１，０００χである。

Ｔｉ層２Ｔは、アルミニウムがその下のシリコンまたは
シリコン濃度の高い窒化膜にショートするのを防止する
。たとえは、ＴＩＮまたはタングステンのような他の周
知のバリヤ材料も同様に使用し得る。Ｔｉ層２７上に形
成されたアルミニウム−シリコン（ＡＬ−８ｌ）領域２
８は、電気接点を与える。したがって、Ａｔ−Ｊ領域２
９は接点−窓抵抗層２６と電気的に接触している。抵抗
は、電気的接点３０と導電領域２９との間に垂直方向に
位置する、シリコン濃度の高い窒化膜２６によ多形成さ
れている。ソース領域３２は、抵抗が存在し危い金属部
材３３と簡単に電気接触している。

垂直接点負荷抵抗は、ＦＯＸ領域１３上に配置されるも
のとして示されているが、ｎ　拡散領域２０上に直接的
に形成された接点上や、拡散領域１Ｂ上のシリサイド埋
込領域上に位置していてもよい。

金属層２８は、通常メタル１と呼称され、第２レベルの
メタルの追加が好ましくても、垂直負荷抵抗を提供でき
る。

第１０図および第１１図には、本発明の技術を用いた双
安定スタティック・ランダム書アクセス・メモリーセル
が示されている。第１０図は回路図であ一す、その回路
図の半導体チップの配置図が第１１図に示されている。

第１０図において使用の参照番号は第１１図でも同じ部
材に対して使用している。この回路は、アース４６　（
ｖｍｓ）　　に接続したソース４２．４３をそれぞれ有
する一対の交差接続トランジスタ４０．４１から成って
いる。

トランジスタ４０のドレイン４４は、埋込接点４８を介
してトランジスタ４１のゲート４９に接続し、一方、ト
ランジスタ４１のドレイン４５は埋込接点４Ｔにおいて
トランジスタ４０のゲート５０に接続して、双安定回路
の交差接続を形成している。

トランジスタ４１のゲート４９とトランジスタ４０のド
レイン４４は、さらに抵抗５２を介してＶＣＣである第
ルベルの金属条６１に接続している。

抵抗５２は本発明にしたがって製造された接点−窓の抵
抗である。同様に、トランジスタ４１のドレイン４５と
トランジスタ４０のゲート５０は、接点−窓抵抗５１を
介して金属条６１におけるＶＣＣに接続している。デー
タ・ライン５８．５９である第２レベルの金属条は、一
対の選択トランジスタ５６．５７にそれぞれ接続してい
る。トランジスタ５６．５７は、ワード書アドレス・ラ
イン（ＷＬ）６０である共通Ｗ−８ｉゲート条を共用し
ている。ＷＬ６０はトランジスタ５６．５７　のゲー）
６２，６３に接続している。トランジスタ５６は、トラ
ンジスタ４１の埋込接点５３によリゲート４９に接続し
、埋込接点５３はさらにトランジスタ４０のドレイン４
４に接続している。トランジスタ５７はトランジスタ４
１のドレイン４５に接続している。データ・ライン５８
はトランジスタ５６に接続し、またデータ・ライン５９
はトランジスタ５７に接続している。

本発明は、従来技術に較べると数多くの利点を提供して
いる。一般に、本発明では、初期の技術において必要と
する工程よシも、使用しているマスキング工程の数が少
々い。さらに、最終的回路の表面形状は、かなシ低いの
で、その上の金属または酸化膜コーティングのひび割れ
の問題も低減する。また、抵抗は、ポリシリコン負荷デ
ィバイスの精密な長さと幅にしたがって決まるわけでは
ないので、本発明では、精密なマスキング工程は必要な
い。さらに、プラズマ技術は、低い温度での蒸着を可能
とする。本発明は、特定の実施例に関して述べられてい
るが、本発明は高い適応性を有し、かつ２つのポリシリ
コン部材間、２つの金属部材間、ポリシリコンおよび金
属部材間、ボリシリコン部材と基板間、金属部材と基板
間などに抵抗を形成する場合にも容易に使用することが
できる。また抵抗素子の高キャパシタンスにより、本発
明は、従来のものよりも漂遊アルファ粒子によるソフト
争エラーを受けにくくなっている。

以上のように、本発明は、ＭＯ８集積回路において使用
される改良された抵抗素子について述べてきた。抵抗は
、絶縁層により分離された２つの導電領域間で、かつ絶
縁層に開けられた接点窓に被着された薄いシリコン濃度
の高い窒化膜層によって形成されている。

【図面の簡単な説明】

第１図はフィールド酸化膜領域、パッド酸化膜および窒
化膜層を含んでいるシリコン基板の一部断面図、第２図
はゲート酸化膜の被着およびゲート酸化膜における埋込
接点用開口の断面図、第３図は埋込接点のｎ　領域の被
着およびポリシリコンおよびタングステン−シリコン層
の被着の断面図、第４図はソース／ドレイン領域のエツ
チングおよび被着の断面図、第５図は酸化膜成長の断面
図、第６図はガラス膜の被着の断面図、第７図は電気接
点用窓の断面図、第８図は垂直抵抗を形成するためのシ
リコン濃度の高い窒化物の被着の断面図、第９図は電気
接点を形成する金属化工程を示した断面図、第１０図は
メモリ・セルの電気回路図、第１１図は第１０図に示さ
れたメモリ・セルの配置図である。 １０・・・・基板、１１争・・・パッド酸化膜、１２・
・・・窒化膜層、１３・・φ・ＦＯＸ領域、１４・・・
・ゲート酸化膜、１５・・・・開口、１６−―・拳ポリ
シリコン層、１７−・参・タングステン−シリコン層、
１９−−・−開口、２０・・−・ｎ　領域、２１・・・
・酸化膜、２２　・・Φ・ＢＰＳＧまたはＰＳＧ層、２
３，２４，２５曹・・・窓、２６・・・・抵抗素子、２
Ｔ・拳・−チタン層、２８・−・俳Ａｔ−８ｉ領域、４
０．４１・・・・トランジスタ、４７．４８．５３・Ｉ
ｌｌ＋・埋込接点、５１．５２・・・−抵抗素子、５６
゜５７・―Ｉｌ譬トランジスタ、５８．５９−−−争デ
ータ・ライン、６０・−参φワード番アドレス―−１９
〜 ライン。 特許出願人　　インチル・コーポレーション代理人　山
川政樹（＃１か２名） へ

Claims (12)

【特許請求の範囲】
1. （１）プラズマ強化化学蒸着（ＰＥＣＶＤ）された半絶
   縁膜を２つの導電領域の間に形成する工程より成り、上
   記半絶縁膜は上記導電領域の両方に接触し、かつ上記導
   電領域間に電気抵抗を与えて、抵抗素子を製造すること
   を特徴とする２つの導電領域間で半導体ディバイスに抵
   抗を製造する方法。
2. （２）特許請求の範囲第１項記載の方法において、半絶
   縁膜はシリコン濃度の高い窒化シリコンから成ることを
   特徴とする方法。
3. （３）絶縁層により分離された２つの導電領域の間に集
   積回路の抵抗を製造する方法において：上記絶縁層に窓
   を開ける工程と； 上記窓に半絶縁膜を形成する工程と から成り、上記膜は上記両導電領域に接触しかつ上記導
   電領域が素子である回路に抵抗を与えて、抵抗素子を製
   造することを特徴とする集積回路の抵抗を製造する方法
   。
4. （４）特許請求の範囲第３項記載の方法において：窓は
   その上の導電領域の形成前に絶縁層に開けられ； 半絶縁膜は上記窓に形成され； 上記上の導電領域は上記絶縁層上に形成されかつ上記半
   絶縁膜に接触していることを特徴とする集積回路の抵抗
   を製造する方法。
5. （５）特許請求の範囲第３項記載の方法において：窓は
   その上の導電領域と絶縁層の両方に開けられ； 半絶縁膜は上記窓に形成されかつ上記導電領域に接触し
   ていることを特徴とする集積回路の抵抗を製造する方法
   。
6. （６）特許請求の範囲第４項または第５項のいずれかに
   記載の方法において、半絶縁膜はシリコン濃度の高い窒
   化シリコンから成つていることを特徴とする集積回路の
   抵抗を製造する方法。
7. （７）基板に第１導電領域を形成する工程と；上記第１
   導電領域上に絶縁層を形成する工程と；上記絶縁層に窓
   を開ける工程と； 上記窓にシリコン濃度の高い窒化シリコン膜を形成する
   工程にして、上記シリコン濃度の高い窒化シリコン膜は
   プラズマ強化化学蒸着により上記窓に被着され、上記窒
   化シリコン膜は上記第１導電領域に接触している、窒化
   シリコン膜の形成工程と； 上記窒化シリコン膜上にこれに接触している第２導電領
   域を形成する工程と から成り、２つの導電体の間に抵抗素子を製造すること
   を特徴とする、半導体ディバイスに抵抗を製造する方法
   。
8. （８）特許請求の範囲第７項記載の方法において、絶縁
   層はフオスフオシリケート・ガラスおよびボローフオス
   フオシリケート・ガラスから成るグループから選択され
   た材料から成ることを特徴とする半導体ディバイスに抵
   抗を製造する方法。
9. （９）特許請求の範囲第８項記載の方法において、第２
   導電領域は、シリコンの濃度が高い窒化膜上のチタン層
   と上記チタン層上のアルミニウム−シリコンの層とから
   成ることを特徴とする集積回路の抵抗を製造する方法。
10. （１０）特許請求の範囲第９項記載の方法において、酸
    化膜は第１導電領域とシリコン濃度の高い窒化膜との間
    に形成されていることを特徴とする集積回路の抵抗を製
    造する方法。
11. （１１）基板上にパッド酸化膜を形成する工程と；上記
    パッド酸化膜上に窒化膜を形成する工程と；リソグラフ
    イにより上記窒化膜の一部分を除去する工程と； 上記部分にフィールド酸化膜領域を熱的に成長させる工
    程と； エッチングにより上記パッド酸化膜と上記窒化膜とを除
    去する工程と； 上記基板上にゲート酸化膜を成長させる工程と；上記基
    板を露出させるため、上記ゲート酸化膜の一部を除去す
    る工程と； 露出された基板の上記部分と上記ゲート酸化膜上にポリ
    シリコン層を形成する工程と； リン拡散により上記ポリシリコン層をドープする工程に
    して、埋込接点は露出された基板の上記部分に形成され
    ている、ドープ工程と； 上記ポリシリコン層上にタングステン−シリコンの層を
    形成する工程と； エッチングにより上記基板のある領域を露出するため、
    上記タングステン−シリコン、上記ポリシリコンおよび
    上記フィールド酸化膜の一部分を除去する工程と； 注入により上記基板の上記露出領域上に第１導電領域を
    形成する工程と； 上記第１領域上と、露出されたポリシリコン層およびタ
    ングステン−シリコン層のいずれか上に酸化膜を成長さ
    せる工程と； 上記酸化膜上に絶縁層を形成する工程と； 上記タングステン−シリコン層まで延びる窓を上記絶縁
    層に開ける工程と； 上記窓にシリコンの濃度の高い窒化シリコン膜を形成す
    る工程にして、上記シリコンの濃度の高い窒化シリコン
    膜はプラズマ強化化学蒸着により上記窓に被着され、上
    記膜は上記タングステン−シリコン層に接触している、
    窒化シリコン膜の形成工程と； チタン層とアルミニウム−シリコン層を有する第２導電
    領域を上記膜上に形成する工程と から成り、抵抗素子は集積回路の２つの導電体の間に製
    造されることを特徴とする集積回路の抵抗を製造する方
    法。
12. （１２）特許請求の範囲第１１項記載の方法において、
    絶縁層はリン・ガラスおよびボローフオスフオシリケー
    ト・ガラスから成るグループから選択された材料から成
    ることを特徴とする集積回路の抵抗を製造する方法。