DE2530730A1 - Verfahren zum herstellen von metall- oxid-halbleiter (mos)-strukturen - Google Patents

Verfahren zum herstellen von metall- oxid-halbleiter (mos)-strukturen

Info

Publication number
DE2530730A1
DE2530730A1 DE19752530730 DE2530730A DE2530730A1 DE 2530730 A1 DE2530730 A1 DE 2530730A1 DE 19752530730 DE19752530730 DE 19752530730 DE 2530730 A DE2530730 A DE 2530730A DE 2530730 A1 DE2530730 A1 DE 2530730A1
Authority
DE
Germany
Prior art keywords
layer
substrate
siop
silicon
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19752530730
Other languages
English (en)
Inventor
Arthur Gilbert Blachman
Donald Reeder Young
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2530730A1 publication Critical patent/DE2530730A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Verfahren zum Herstellen von Metall-Oxid-Halbleiter (MOS)-Strukturen
Die Erfindung betrifft ein Verfahren zum Herstellen von Metall-Oxid-Halbleiter (MOS)-Strukturen, bei welchem nach dem Aufbringen einer SiIicium-Dioxidschicht auf ein p-leitendes Substrat aus Silicium eine Anpassung des Oberflächenpotentials des SiIiciums vorgenommen wird.
Sines der Probleme, die bei der Herstellung von Halbleiterbauelementen durch die Verwendung von Siliciumdioxid (SiOp) als passivierendes Material für Silicium (Si) entstehen, ist die Bildung von Schichten mit positiven Ladungen in der SiOp-Schicht oder in der Grenzschicht zwischen Si und SiOp. Durch diese positiv geladenen Schichten kann die Oberfläche des Siliciums i-leitend werden, trotz dem die Masse des übrigen Siliciums p-Leitend ist. Dieser Effekt hat z. B. zur Folge, daß zwischen einzelnen n-Kanal-Feldeffekttransistoren (MOSFET's) unerwünschte, leitende Schichten gebildet werden. Die Bildung dieser Ladungen kann von Verunreinigungen, wie Natrium, herrühren. Zusätzlich existiert eine resultierende positive Ladung, die vom Oxidationsprozeß zur Bildung der SiOp-Schicht herrührt. Auch sind (Leitungen zur Verbindung der Bauelemente teilweise über den Bereichen mit dickem Oxid angeordnet. An diesen Leitungen können positive Spannungen anliegen, die ebenfalls zu unerwünschten leitenden Schichten im Silicium führen.
Um dieses Problem zu reduzieren, sind bisher verschiedene Methoden angewandt worden, darunter die Verwendung einer Oxidschicht, die dicker ist als die Gate-Oxidschicht, die Vorspannung des Substrats und die Anordnung von elektrostatischen Abschirmungen in diesei.i Bereich. Diese Vorfahren sind entweder nur teilweise erfolgreich oder sie bedingen die Einführung von schwierigen und kostspieligen Verfahrensschritten.
Aufgabe der Erfindung ist es, durch ein einfaches, leicht und exakt zu steuerndes Verfahren das Potential der Oberfläche des Si-Substrats derart anzupassen, daß die Bildung von positiven Ladungen in der SiO?-Schicht verhindert und das Substrat an seiner Oberfläche stärker ρ-leitend gemacht wird.
Gemäß der Erfindung wird diese Aufgabe bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß in der Grenzschicht zwischen dein Siliciumsubstrat und der SiO -Schicht durch Einbringen von Bor-Ionen in die SiO„-Schicht eine negative Ladung erzeugt wird, welche die Oberfläche des Substrats stärker p-leitend macht, und daß anschließend das mit der Oxidschicht bedeckte Substrat in einer Gasatmosphäre getempert wird.
Eine besonders vorteilhafte Ausbildung des Verfahrens besteht darin, daß das Einbringen der Bor-Ionen in die SiO2-Schicht durch Ionenimplantation erfolgt.
An sich ist die Ionenimplantation, insbesondere die Implantation von Bor-Ionen, bei der Herstellung von Halbleiterbauelementen bekannt. In der US-Patentschrift 3 756 861 ist ein Verfahren zur Herstellung von bipolaren Transistoren beschrieben, bei welchem durch Ionenimplantation die Dotierung des Emittergebietes gesteuert wird. In der US-Patentschrift 3 789 504 ist ein Verfahren zur Herstellung n-Kanal-Peldeffektransistoren beschrieben, bei welchem durch Ionenimplantation die Dotierungen der Drain- und Source-Gebiete gesteuert wird. Bei diesen bekannten Anwendungen der Ionen-
YO 974 033
*~ "5 —
implantation bei der Herstellung von Halbleiterbauelementen, werden stets Dotierungen von sehaltungsnäßig wirksamen Gebieten gesteuert. Ein Zusammenhang mit dem durch die Erfindung gelösten Problem ist nicht zu erkennen.
Cine weitere vorteilhafte Ausbildung des erfindungsgemäßen Verfahrens besteht darin, daß die Ionenimplantation bezüglich der
indringtiefe derart gesteuert wird, daß der Spitzenwert etwa in der Mitte der Dicke der SiO?-Schicht liegt.
Das Verfahren kann sowohl bei dünnen SiOp-Schichten, wie sie im Gate-Bereich eines Feldeffekttransistors .vorhanden sind, oder · auch bei dicken Oxidschichten, die sich zwischen zwei Feldeffekttransistoren befinden, angewendet Xferden. Eine vorteilhafte Ausführung des erfindungsgemäßen Verfahrens besteht darin, daß bei einem Substrat aus p-leitendem Si mit zwei Ohm · cm und einer Dicke der SiOp-Schicht im Bereich von 500 bis 1000 S die Bor-Ionen mit einer Dosierung in der Größenordnung von
10« - 1
erfolgt.
13 14 2
10 J - 10 Ionen pro cm und einer Energie von 8 bis 30 keV
ine andere vorteilhafte Ausbildung des erfindungsgemäßen Verfahrens besteht darin, daß bei einem Substrat aus p-leitenden Silicium mit 2 Ohm · cm und einer Dicke der SiOp-Schicht im Bereich von 5000 bis 10000 Ä die Bor-Ionen mit einer Dosierung
Ί Q Λ
in der Größenordnung von 10 - 10 Energie von 80 bis 450 keV erfolgt.
12 14 2
in der Größenordnung von 10 - 10 Ionen pro cm und einer
Das Tempern erfolgt vorzugsweise etwa bei 775 C während einer Zeitdauer von 30 Minuten.
Die Erfindung wird anhand von durch die Zeichnungen erläuterten Ausführungsbeispielen beschrieben. Es zeigen
YO 974 033
609809/0670
Pig. 1 - einen η-Kanal-Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) im Querschnitt,
Fig· 2 ebenfalls im Querschnitt, eine Metall-Oxid-
Halbleiterstruktur ohne Implantation im Oxid,
ig. 3 die Struktur der Fig. 2, jedoch nach der
Ionenimplantation in der Oxidschicht, und
ig. 4 in einer graphischen Darstellung den Verlauf
der Kapazität gegen die Gate-Spannung in den Strukturen der Fign. 2 und 3·
)as in Fig. 1 im Querschnitt dargestellte Halbleiterbauelement esteht aus dem p-leitenden Silicium-Substrat 10 mit den darauf angebrachten SiO?-Schichten 12, 14 und 16. Die dargestellte, merwünschte leitende Schicht 18 ist durch die positive Ladung η der dicken Oxidschicht 16 entstanden.
Das Verfahren dient dazu, das Oberflächenpotential des Siliciums durch Implantation von Bor-Ionen in die SiO -Schicht über dem Si so zu verändern, daß die Flachbandspannung der durch das Aufbringen einer Metallschicht auf das SiO gebildeten Kapazität in positiver Richtung verschoben wird. Durch diesen Verfahrensschritt wird das Oberflächenpotential in Richtung der negativen Ladung verschoben, so daß die Oberfläche des Si mehr p-leitend wird.
Das Verfahren kann sowohl bei dünnen Oxidschichten (14) im Bereich des Gates mit einer Dicke von 500 bis 1000 8 als auch im Bereich von dicken Oxidschichten (16) mit einer Dicke von 5000 bis 10 000 Ä angewendet werden. Die Implantationsenergie beträgt bei den dünnen Oxidschichten 8 bis 30 keV und.bei den dicken Oxidschichten 80 bis 450 keV. Die Dosierung liegt bei dünnen Oxid-
YO 974 033 ·
609809/0670
13 14 2
schichten in der Größenordnung von 10 ■* bis 10 Ionen pro cm
12 und bei dicken Oxidschichten in der Größenordnung von 10 bis
14 2
10 Ionen pro cm .
Im folgenden wird das Verfahren am Beispiel einer dünnen Oxid- j schicht im einzelnen beschrieben. Unter Bezugnahme auf Fig. 2 wird auf ein Substrat 22 aus p-leitendem Si mit 2 Ohm · cm eine SiO2-Schicht aufgebracht, die etwa 700 S dick ist. Das Aufbringen der SiOp-Schicht geschieht mittels herkömmlicher Verfahren durch thermische Oxidation, durch Kathodenzerstäubung oder durch chemische Ablagerung aus der Gasphase. In diese Struktur werden danach Bor-Ionen implantiert, wie in Fig. 3 dargestellt, unter
13
Verwendung einer Dosierung von beispielsweise 10 J Ionen pro cm mit einer Energie von 10 keV. Dadurch wird eine Implantation von Bor erzeugt mit einer Eindringtiefe, deren Spitze ungefähr in der Mitte der Oxidschicht 20 liegt. Die Struktur wird dann beispielsweise bei 775 C während 30 Minuten in einer Stickstoff atmosphäre getempert. Danach wird auf die Oberfläche der SiOp-Schicht 20 ein Leiter 24, beispielsweise Aluminium oder dotiertes Polysücium, in kleinen Bereichen aufgebracht und dadurch die Struktur einer Metall-Oxid-Halbleiter-Kapazität gebildet. Diese Struktur kann danach nochmals getempert werden, beispielsweise bei 500° G während 5 Minuten in einer Stickstoffatmosphäre .
VJie aus Fig. 4 zu ersehen, ist durch dieses Verfahren die Flachbandspannung um +2,0 auf +4,5 Volt im Vergleich zu einer nicht implantierten Struktur verschoben worden. Diese Verschiebung ist dadurch zustande gekommen, daß das Oberflächenpotential des Substrats 22 (Fig. 3) eine negative Verschiebung erfahren hat, wodurch die Oberfläche stärker p-leitend wurde als der Block desp-leitenden Siliciumsubstrats. Wie aus Fig. 4 weiter ersichtlich ist, hat es sich auch herausgestellt, daß die Flachbandspannung (Vfb) in ihrem absoluten Wert größer wurde. Diese positive Verschiebung der Flachbandspannung entspricht einem Anwachsen der
YO 974 033
negativen Ladung, wie in Fig. 3 dargestellt.
Das Verfahren wurde unter Bezugnahme auf ilOS-Kapazitäten beschrieben, da sie gute Beispiele zur Demonstration des erzielten Effektes sind. Darüberhinaus ist das Verfahren bei der Herstellung von i-IOS-Feldeffekttransistoren (MOSPET1S) und integrierten Schaltungen, die ilOSFKT1 s enthalten, in v/eitern Umfange anwendt bar.
iine Anwendung des Verfahrens bezieht sich auf den Gate-Bereich äines MOS-Feldeffekttransistors. Die Anwendung von i-IOSFET's in digitalen Schaltkreisen und Speichern verlangt im allgemeinen sin Rauelement, das normalerweise nicht leitend ist, wenn keine Jate-Spannung anliegt. Bei n-Kanal-Bauelementen ist dies ein Problem, da, wie erwähnt, das p-leitende Silicium an der Oberfläche dazu neigt zur η-Leitung zu invertieren, auch wenn die Gate-Spannung gleich O ist. Dieses Problem wird normalerweise dadurch gelöst, daß eine geeignete Vorspannung zwischen dem Substrat, der Source und der Drain angelegt wird. Durch das beschriebene Verfahren der Bor-Implantation in das Gate-Oxid wird diese Inversion bei 0 Volt Vorspannung verhindert, so daß sich in Bauelement ergibt, bei dem erst nach überschreiten einer 3chwells,pannung ein Strom zwischen Source und Drain fließt. Die Jröße dieser Spannung wird bestimmt durch die Konzentration der 3or-Atome und/oder der Energie (Eindringtiefe) der in das SiO„ implantierten Ionen.
Eine andere Anwendungsmöglichkeit des Verfahrens sind Schaltungen, bei denen auf demselben Halbleiterplättchen sowohl im Anreicherungsverfahren als auch im Verarmungsverfahren arbeitende Bauelemente angeordnet sind. Dabei sind die im Anreicherungsyerfahren arbeitenden Bauelemente eingeschaltet, wenn die im Verarmungsverfahren arbeitenden Bauelemente ausgeschaltet sind und umgekehrt. Bei derartigen Anwendungen können die im Anrei-
YO 974 033
1cherungsverfahren arbeitenden Bauelemente implantiert werden und die im Verarmungsverfaiiren arbeitenden Bauelemente nicht implantiert werden. Das Einbringen der Bor-Ionen kann auch durch andere Verfahren, beispielsweise durch thermische Diffusion oder durch Kathodenzerstäubung erfolgen.
YO 974 033
609809/0670

Claims (1)

  1. PATENTANSPRÜCHE
    Verfahren zum Herstellen von Metall-Oxid-Halbleiter
    (MOS-Strukturen), bei welchem nach dem Aufbringen einer Siliciumdioxidschicht auf ein p-leitendes Substrat aus Silicium eine Anpassung des Oberflächenpotentials des
    Siliciums vorgenommen wird, dadurch gekennzeichnet, daß in der Grenzschicht zwischen dem Siliciumsubstrat und
    der SiO -Schicht durch Einbringen von Bor-Ionen in die SiOp-Schicht eine negative Ladung erzeugt wird, welche die Oberfläche des Substrats stärker p-leitend macht,
    und daß anschließend das mit der Oxidschicht bedeckte
    Substrat in einer Gasatmospähre getempert wird.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Einbringen der Bor-Ionen in die SiOp-Schicht durch Ionenimplantation erfolgt.
    Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Ionenimplantation bezüglich der Eindringtiefe derart, gesteuert wird, daß der Spitzenwert
    etwa in der Mitte der Dicke der SiOp-Schicht liegt.
    Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß bei einem Substrat aus p-leitendem Si mit ■ 2 Ohm · cm und einer Dicke der SiOp-Schicht im Bereich von 500 bis 1000 Ä die Bor-Ionen mit einer Dosierung in
    I^ Ik
    der Größenordnung von 10 J - 10 Ionen pro cm
    Energie von 8 bis 30 keV implantiert werden.
    und einer
    Verfahren nach den Ansprüchen 1 bis 3» dadurch gekennzeichnet, daß bei einem Substrat aus p-leitendem Si mit 2 0hm · cm und einer Dicke der SiOp-Schicht im Bereich
    5000· bis 10 000 S.die Bor-Ionen mit einer Dosierung in
    12 ih 2
    der Größenordnung von 10 - 10 pro cm und einer Ener-
    YO 974 033
    609809/0670
    gie von 30 - 450 keV implantiert werden.
    6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß das Tempern bei etwa 775°C während 30 Hinuten erfolprt.
    YO 974 033
    L e e r s e 11 e
DE19752530730 1974-08-12 1975-07-10 Verfahren zum herstellen von metall- oxid-halbleiter (mos)-strukturen Pending DE2530730A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US49641874A 1974-08-12 1974-08-12

Publications (1)

Publication Number Publication Date
DE2530730A1 true DE2530730A1 (de) 1976-02-26

Family

ID=23972541

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752530730 Pending DE2530730A1 (de) 1974-08-12 1975-07-10 Verfahren zum herstellen von metall- oxid-halbleiter (mos)-strukturen

Country Status (4)

Country Link
JP (1) JPS5141973A (de)
DE (1) DE2530730A1 (de)
FR (1) FR2282163A1 (de)
IT (1) IT1039154B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0002421A2 (de) * 1977-11-25 1979-06-13 International Business Machines Corporation Verfahren zum Neutralisieren der positiven Ladungen in der Torisolierschicht von mindestens einem Feldeffekttransistor mit isoliertem Tor
EP0213972A1 (de) * 1985-08-30 1987-03-11 SILICONIX Incorporated Verfahren zum Ändern der Schwellspannung eines DMOS Transistors

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3138960A1 (de) * 1981-09-30 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erzeugung elektrisch leitender schichten
JPS59154077A (ja) * 1983-02-23 1984-09-03 Clarion Co Ltd 可変容量素子
JPH03190230A (ja) * 1989-12-20 1991-08-20 Fujitsu Ltd 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3328210A (en) * 1964-10-26 1967-06-27 North American Aviation Inc Method of treating semiconductor device by ionic bombardment
DE2245165A1 (de) * 1971-09-18 1973-04-26 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung
IT1012166B (it) * 1973-06-08 1977-03-10 Rca Corp Dispositivo semiconduttore

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0002421A2 (de) * 1977-11-25 1979-06-13 International Business Machines Corporation Verfahren zum Neutralisieren der positiven Ladungen in der Torisolierschicht von mindestens einem Feldeffekttransistor mit isoliertem Tor
EP0002421A3 (en) * 1977-11-25 1979-08-22 International Business Machines Corporation Process of neutralizing the positive charges in the insulating gate of at least one field-effect transistor with insulated gate
EP0213972A1 (de) * 1985-08-30 1987-03-11 SILICONIX Incorporated Verfahren zum Ändern der Schwellspannung eines DMOS Transistors

Also Published As

Publication number Publication date
JPS5141973A (ja) 1976-04-08
FR2282163A1 (fr) 1976-03-12
IT1039154B (it) 1979-12-10
FR2282163B1 (de) 1977-07-22

Similar Documents

Publication Publication Date Title
DE69212383T2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE69119820T2 (de) Halbleiteranordnung mit verringten zeitabhängigen dielektrischen Fehlern
DE3587799T2 (de) Elektrisch programmierbare Eintransistorvorrichtung und Verfahren.
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE2655998C2 (de) Isolierschicht-Feldeffekttransistor mit zusammengesetztem Kanal und Verfahren zu seiner Herstellung
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE3500528A1 (de) Verfahren zur herstellung komplementaerer mos-transistoren mit niedriger schwellenspannung in integrierten schaltungen hoher dichte sowie damit herstellbare struktur
DE19527131A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE1614540A1 (de) Halbleiteranordnung
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE19946437A1 (de) Ferroelektrischer Transistor
DE3236469C2 (de)
DE2644832A1 (de) Feldeffekt-transistor und verfahren zu seiner herstellung
DE2527621B2 (de) Feldeffekt-Halbleiterbauelement
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE3122382A1 (de) Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur
DE2201028A1 (de) Feldeffekt-Speicherelement
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE2530730A1 (de) Verfahren zum herstellen von metall- oxid-halbleiter (mos)-strukturen
DE3915594A1 (de) Halbleitervorrichtung
DE3138324A1 (de) Integrierter halbleiterschaltkreis

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee