DE2245165A1 - Verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung

Info

Publication number
DE2245165A1
DE2245165A1 DE19722245165 DE2245165A DE2245165A1 DE 2245165 A1 DE2245165 A1 DE 2245165A1 DE 19722245165 DE19722245165 DE 19722245165 DE 2245165 A DE2245165 A DE 2245165A DE 2245165 A1 DE2245165 A1 DE 2245165A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
foreign matter
field effect
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19722245165
Other languages
English (en)
Inventor
Sadaaki Takagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7290071A external-priority patent/JPS4840386A/ja
Priority claimed from JP182472A external-priority patent/JPS4871887A/ja
Priority claimed from JP47003301A external-priority patent/JPS4871976A/ja
Priority claimed from JP47059746A external-priority patent/JPS4921079A/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2245165A1 publication Critical patent/DE2245165A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8236—Combination of enhancement and depletion transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Verfahren zum Herstellen einer Halbleitervorrichtung Kurzfassung der Beschreibung Es wird ein Verfahren zum Herstellen eines Feldeffekttransistors mit isoliertem Tor in dem Aufbau Metall Isolierschicht-Halbleiter beschrlebeni bei dem eine vorbestimmte Fremdstoffmenge inden Isolierfilm einige bracht wird, um eine unbewegliche Ladung zu erzeugens um dadurch die Trägerkonzentration in der Fläche des Halb leiters zu steuern und den Leitfähigkeitstyp zu ändern.
  • Es wird auch ein Verfahren beschrieben, das aus dem vorstehenden Verfahren entwickelt worden ist, um einen Feldeffekttransistor mit isoliertem Tor herzustellen bei dem ein Transistor des Verarmungstyps als Last mit einem Transistor des Anreicherungstyps gekoppelt ist.
  • Anwendungsgebiet der Erfindung Die Erfindung betrifft ein Verfahren zum Herstellen eines Feldeffekttransistors mit isoliertem Tor in dem Aufbau Metall-Isolierschicht-Halbleiter und insbesondere ein Verfahren zum Herstellen eines Peldeffekttransistors mit isoliertem Tor, bei dem eine vorbestimmte Prendstoffmenge in den Isolierfilm eingeführt wird, um eine unbewegliche Ladung zu erzeugen, um die Trägerkonzentrat ion in der Fläche des Halbleiters zu steuern und den Leitfähigkeitstyp zu ändern, und ein von diesem Verfahren abgeleitete. Verfahren, das die Herstellung eines Feldeffekttransistors mit isoliertem Tor erleichtert, bei dem ein Transistor des Verarmungstyps als Isst mit einem Transistor des Anreicherung.typs gekoppelt ist.
  • Stand der Technik Feldeffekttransistoren mit isoliertem Tor werden in N-Kanal- und P-Ranal-Typen entsprechend dem Trägerleitfähigkeitstyp klassifiziert und sie werden auch eingeteilt in solche, die bei Null-Vorspannung leiten (Verarmungstyp), und solche, die bei Null-Vorspannung nicht leiten (Anreicberungstyp), entsprechend der Betriebsart, Bei einem Transistor des Anreicherungstyps haben die Torvorspannung und die Abflußvorspannung dieselbe Pola -rität, eo daß eine direkt. Zwischenstufenkopplung möglich ist, und verschiedene integrierte Schaltungen werden unter Verwendung dieser Eigenschaft hergestellt.
  • Es ist bei diesen integrierten Schaltungen vorteilhaft, daß die Last ein Transistor ist, der sich normalerweise im Aus-Zustand befindet, und demgemäß der Lelgtungeverlust relativ gering ist. Wenn die Last ein Transistor des Verarmungstyps ist, ist es möglich, die Schaltcharakteristik zu verbessern, indem seine Tor- und Quellenelektroden miteinander verbunden werden, um den Transistor zu allen Zeiten im Ein-Zustand zu halten.
  • Auf der Fläche eines Siliziumhalbleiters gebildetes Siliziutndioxyd tendiert dahin, die Fläche etwas N-leitfähig zu machen, und der P-Kanal-Transistor des Anreicherungstyps ist leicht herzustellen, während der P-Kanal Transistor des Verarmungstyps schwierig herzustellen ist.
  • Ein Verfahren zum Herstellen des Transistors des Verarmungstyp besteht darin, Bor über eine Toroxydschicht in ein N-Sili ziumsubstrat durch ein Ionenimplantationsverfahren zu diffundieren, um die Konzentration in der Fläche des Substrats zu verringern, um einen P-Kanal dünn zu bilden, Jedoch ist eine Ionenimplantationsvorrichtung sehr teuer und sehr schwierig zu steuern0 Ein weiteres Verfahren besteht darin, den P-Kanal zu in4uzieren indem als Torisolierschicht eine Aluminiumoxydschicht verwendet wird, die eine negative Ladung enthält, , Jedoch ist dieses Verfahren mangelhaft durch die kombinierte Verwendung einer Oxydschicht mit der Aluminiumschicht durch die Schwierigkeit der Steuerung der Schichtdicke und durch die ungenügende Reproduzierbarkeit aufgrund der Schwierigkeit in der Steuerung der Ladung in der Schicht.
  • Zusammenfassung der Erfindung Demgemäß betrifft die Erfindung Verbesserungen der oben beschriebenen bekannten Verfahren und hat den Hauptzweck, ein Verfahren zum Herstellen eines Feldeffekttransistors mit isoliertem Tor des Verarmungstyps leichter auszuführen.
  • Ein weiterer Zweck der Erfindung besteht darin, ein sinfaches und praktisches Verfahren zum Herstellen eines Feldeffekttransistors mit isoliertem Tor der Art zu schaffen, bei der Transistoren des Anreicherungstyps und des Verarmungstyps miteinander gekoppelt sind, um eine verbeseerte Scbaltcharakteristik zu schaffen.
  • Ein weiterer Zweok der Erfindung besteht darin, ein Der fahren zum Herstellen von Transistoren des Anreicherung.-typs und des Veraruungstyps gleichzeitig durch ein Diffusionsverfahren zu schaffen, das die Eigenschaften einer polykristallinen Siliziumschicht, einer dtlnnen Siliziumdioxydschicht und einer Isolierschicht, wie einer Nitridschicht, verwendet und auf den Tatsachen beruht, daß die polykristalline Siliziumschicht und die dünne Siliziumdloxyduchicht eine Diffusion mit einem ?remdstoff, wie Bor, ermöglichen und daß die Nitrid- od.dgl. Isolierschicht den Durchlaß eines solchen Fremdstoffes hemmt, auch wenn die Schicht dünn ist.
  • Ein weiterer Zweck der Erfindung besteht darin, ein Verfahren zu schaffen, durch das gleichzeitig mit der Bildung der diffundierten Quellen- und Abflußschichten des Transistors des Anreicherungs- und Verarmungstype eine notwendige diffundierte Fremdstoffschicht unter einem Tor gebildet wird, das die Schicht des Transistors des Verarmungstyps isoliert.
  • Gemäß der Erfindung wird eine vorbestimmte Fremdstoffmenge, welche den Leitfähigkeitstyp eines P- oder N-Halbleiters bildet, in eine Isolierschicht hoher Reinheit eingebracbt, wodurch die Ladungsverteilung in der Fläche eines Halbleiters oder dessen Leitfäh.igkeittyp einge-Etellt wird. Für die Bildung der Transistoren der beiden Arten auf demselben Substrat werden die Dicken der Isolierschichten fUr die Jeweiligen Transistoren unterschiedlich ausgewählt und derselbe Fremdstoff wie oben erwähnt wird in das Substrat über die Iaolierschicht eingebracht, um die ransistoren der beiden Arten herzustellen. Es ist festgestellt worden, daß Bor, wenn dieses als Fremdstoff verwendet wird, in das Halbleitersubstrat Uber die Isolierschichten, wie die dünne Siliziumdioxydschicht und die monokristalline Siliziumschicht, diffundiert und daß in einem solchen Falle die Fremdstoffdiffusionstiefe und die Fremdstoffkonzentration kleiner als in dem Falle sind, bei dem der Fremdstoff direkt in das Halbleitersubstrat diffundiert wird. Die Erfindung nutzt die vorstehenden Tatsachen aus. Die Erfindung nutzt des weiteren die Tatsache aus, daß die Isolierschicht, wie eine Nitratschicht, nicht eine Diffusion eines Fremdstoffs, wie Bor, durch sie erlaubt, auch wenn die Schicht dünn ist, wie vorstehend beschrieben worden ist. Bei der Herstellung von Transistoren der beiden Arten auf demselben Substrat wird nämlich eine Torisolierschicht an der Stelle der Torelektrode Jedes Elements gebildet und eine Isolierschicht, wie z.B. ein Siliziumnitrldr schicht Si3N4, bei der die Diffusion eines Fremdstoffs schwierig ist, wird auf der Torisolierschicht des einen Elements gebildet und dann wird der vorher erwähnte Fremdstoff diffundiert, auf welche Weise gleichzeitig ein Transistorelement, bei dem der vorher erwähnte Premdstoff nicht in die Torisolierscbicht diffundiert ist und kein elektrisches Feld aufgebaut ist, und ein Transistorelement hergestellt werden, bei dem der vorstehend.erwähnte Fretndstoff in die Torisolierscbicbt diffundiert worden ist und ein elektrisches Feld aufgebaut worden ist Wenn der Fremdntoff in'die Fläche des Halbleiters über die Torisolierschicht des zuletzt genannten Transistorelements diffundiert, wird in diesem Falle die Fremdstoffkonzentrationsverteilung in der Fläche des Substrats geändert um einen Kanal zu bilden.
  • Zusammenfassend können die vorstehend beschriebenen Verfahren wie, folgt klassifiziert werden: 1. Ein Verfahren, bei dem ein Fremdstoff ala Ladung in der Torisolierschicht gehalten wird, um eine Fremdstoffdiffusion in das Halbleitersubstrat zu verhindern.
  • 2. Ein Verfahren, bei dem ein Fremdstoff Uber die Torisolierschicht diffundiert wird, um die Fremdstoffkonzentrationsverteilung in der Fläche des Z*lbleitersubstrats zu ändern.
  • Jedes der vorstehenden Verfahren enthält ein Verfahren, bei dem die Isolierschichten aus demselben Isoliermaterial gebildet werden, und ein Verfahren, bei dem verschiedene Isolierschichten aufeinander gebildet werden. Die Verfahren werden anhand von Beispielen der Erfindung nachfolgend bescbrieben.
  • Kurze Beschreibung der Zeichnung Bevorzugte Ausführungsformen der Erfindung werden anhand der Zeichnung beschrieben, in der sind Fig. 1 ein Teilschnitt eines Siliziumhalbleitersubstrats vor der Diffueinebehandlung, Fig. 2 ein Kennliniendiagramm eines Weobseln einer Schwellwertspannung, wenn die Dicke der Toroxydschicht beim Beispiel der Fig. 1 geändert wird, Fig. 3 ein Querschnitt eines Transistorpaare gemäß einem weiteren Beispiel der Erfindung, bei dem P-Kanal-Transistoren des Anreicherungstyps und des Verarmungstyps miteinander durch ein Verfahren zum Herstellen eines bekannten MOS-Trnsltors gekoppelt werden, Fig. 4 ein Querschnitt eines N-Xanal-Transistorpaars nach einem weiteren Beispiel der Erfindung, Fig. 5 ein Querschnitt eines N-Kanal-Transistorpaars, das durch eine Siliziumtortechnik nach einem -weiteren Beispiel der Erfindung hergestellt ist, Fig. 6A und 6B Querschnitte einer Halbleitervorrichtung zum Erläutern der Schritte der Herstellung nach dem Verfahren der Erfindung und Fig. 7 bis 10 Querschnitte weiterer Beispiele der Erfindung unter Verwendung einer Nitratisolierschicht, wobei Fig. 7 und 8 Beispiele zeigen, bei denen ein Fremdstoff (Bor) in die eine Torisolierschicht diffundiert wird, um ein elektrisches Feld zu erzeugen, und wobei Fig. 9 und 10- Beispiele zeigen, bei denen der Fremdstoff (Bor) über die Torisolierschicht diffundiert wird, um die Fremdstoffkonzentration in der Fläche eines Halbleitersubstrats zu ändern.
  • Beschreibung der bevorzugten Ausführungsformen Ein Verfahren zum Herstellen eines Feldeffekttransistors mit isoliertem Tor besteht in der Siiiziumtortecbnik.
  • Gemäß diesem Verfahren wird eine Toroxydschicht gebildet, wird ein polykristallines Silizium auf dem Torteil gebildet und wird dann eine Fremdstoffdiffusion ausgeführt, um die Quelle und den Abfluß zu bilden und gleichzeitig wird der Widerstand des Silizium des Tors niedrig gemacht.
  • Es it festgestellt worden, daß der Fremdstoff, wenn die Diffusion weiter fortgeführt wird, über das Silizium des Tores i in die Tcroxydscbicbt diffundiert wird um den Flächenzustand des Halbleiters zu ändern. Im besonderen erzeugt eine Diffusion eines P-Fremdstoffs, wie Bor, eine unbewegliche negative Ladung und die Diffusion eines N-FremdBtoffs, wie Phosphor, erzeugt eine unbewegliche positive Ladung. Dies ist auch in Verbindung mit der Diffusion in ein Siliziuusubstrat mit nur einer Siliziumdioxyschicht festgestellt worden. Dieselben Ergebnisse sind auch mit anderen Isolierschichten, wie einer Alumi,niumoxydschioht und einer Siliziumnitridschicht, erhältlich.
  • Bisher ist eine Phosphorbetiandlung, d.h. eine Phosphorpassivierung, als Mittel zum Stabilisieren der Tororydschicht bekannt gewesen. Diese Behandlung verursacht manchmal eine Verringerung der Pläohenelektronenkonzentration NFB und es ist festgestellt worden, daB dies in dem Fall der Verwendung der Getterwirkung d'es Phosphors und eines Oxidfilms mit wenig Fremdstoff und viel Natrium geschieht. Die Getterwirkung des Phosphors ist derart, daß Natriumionen bei einer Temperatur der Phosphorbehandlung bewegt und durch Phosphor abgefangen werden, was zu einer Flächenelektronenkonzentration NFB führt.
  • Bei der Erfindung wird Jedoch kein Natriumion verwendet und die Flächenelektronenkonzentration NFB tendiert zu einem Anstieg. In diesem Falle haben Ionen in dem Film eine weit geringere Beweglichkeit als die bei einer Ublichen Pho,sphorpassivierung des Oxidfilms mit wenig Fremdstoff, haben jedoch größere Beweglichkeit als eina negative Ladung, die durch die Diffusion des Borsverursacht wird. In dieser Hinsicht ist die Verwendung der P-Fremdstoffdiffusion fUr die Stabilität der Halbleitervorrichtung hervorragend. Bei der Erfindung wird die Änderung des Flächenzustandes des Halbleiters aufgrund der Fremdstoffdiffusion in die Isolierschicht an der Fläche des Halbleiters positiv für die Herstellung des Feldeffekttransistors mit isoliertem Tor ausgenutzt.
  • Ein Anstieg der Menge eines durch Diffusion einsubringenden Fremdstoffs verursacht einen Anstieg der Menge der Ladung in dem Isolierfilm, um den Einfluß auf die Fläche des Halbleiters zu vergrößern. Dies ändert die Trägerkonzentration in der Halbleiterfläche und ändert letztlich den Ieitfähigkeitstyp' in der Fläche.
  • Es wird nämlich eine flächenumkebrschicht gebildet. Wenn das Halbleitersubstrat N-leitend ist, induziert z.B.
  • eine negative Ladung, die in dem Isolieriflm durch Diffusion eines P-Fremdstoffs erzeugt worden ist, eine positive Ladung in der Fläche des' Halbleiters, um eine Verringerung der Trägerkonzentration des N-Halbleiters zur Folge su.haben, Mit einem weiteren Anstieg der negativen Ladungsdichte, d.h. der elektrischen Feldstärke, wird der Leitungstyp zur P-Leitfähigkeit umgekehrt. Das elektrische Feld kann mit einem Anstieg der Menge des diffundierten Fremdetoffs oder mit' einem Abfall der Dicke der Isolierschicht intensiviert werden.
  • Demgemäß wird die Herstellung eines Kreises mit einem Feldeiiekttranaistor mit isoliertem Tor, bei dem der Yerarmungatransistor als, eine Last mit dem nreicberungstransistor gekoppelt is-t, dadurch möglich gemacht, daß die Dicken der Torisolierßchichten beider Transistoren und die Stecken der vorstehend erwähnten elektrlschen Felder geändert werden.
  • Dies wird noch deutlicher aus der nachfolgenden BeBCHre1-bung der Beispiele der Erfindung.
  • Zuerst wird die Herstellung des Feldeffekttransistors mit isoliertem Tom durch die vorstehend erwähnte Siliziumtortechnik beschrieben.
  • Fig. 1 ist ein Teilquerschnitt einesw Transistorteils eines Siliziumhalbleitersubstrats vor der Diffusionsbehandlung. 1 bezeichnet ein N-Siliziumsubstrat mit einer Fremdstoffkonzentration von 5x1014 cm 3, dessen Peche die Kristallebene (iii) ist.
  • Mit 2 ist eine relativ dicke Oxydschicht bezeichnet, die durch tier nische Oxydation gebildet ist. 3 ist eine Toroxydsohicht mit einer Dicke von weniger als 3000 i, die durch Reoxydation nach der Bildung von Fenstern in dar Oxydschicht 2 hergestellt worden Ist. 4 ist eine polykristalline Silisiumsohicht mit einer Dicke von weniger als 7000Å, die durch Aufwachsen mittels Verdampfung gebildet ist. Die Schicht 4 wird tor der Fremdstoffdiffusion so aufgebracht, wie dies gezeigt ist.
  • Dann wird die Diffusion durch Verdampfung von Bor ansgeführt. Es gibt die beiden folgenden Verfähren fUr die Diffusion. Bei dem ersten Verfahren wird ein Niederschlag bei 100000 20 Minuten lang unter Verwendung von Xlortribromid ausgefUhrt, das bei 2500 gehalten wird, und der Flächenwiderstand ist in diesem Falle 30 Ohm pro Flächeneinheit. Eine Behandlung wird bei 110000 45 Minuten lang ausgeführt und der Flächenwiderstand beträgt 40 Ohm pro Flächeneinheit. P-Bereiche 5 der Quelle und des Abflusses werden bis zu einer Tiefe von 1,8 Mikron gebildet. Bei einem zweiten Verfahren wird ein Niederschlag bei 104000 45 Minuten lang unter Verwendung von Bortribromid ausgeführt, das in gleicher Weise auf 2500 gehalten wird, wobei der Flächenwiderstand 20 Ohm pro Flächeneinheit und die Diffusionstiefe 1,8 Mikron sind.
  • Die für eine Leitung zwischen der Quelle und cem Abfluß notwendige Schwellwertspannung wurde nach der oben be schriebenen Diffusionsbehandlomg gemessen. Eine Änderung in der Schwellwertspannung in Abhängigkeit von der Dicke des Toroxydfilms ist derart, wie dies in Fig. 2 gezeigt ist. Eine kurve a zeigt das Ergebnis der Diffusion, die unter der ersteren Bedingung aüsgefti,hrt wird, und eine Kurve b zeigt das Ergebnis der Diffusion unter der letzteren Bedingung. Die Flächenkonzentrationen sind Jeweils 3,5xI019cm3 und 7#10-19 cm-3. Die tbermlsche Oxydationsschicht induziert üblicherweise Elektronen in der Größenordnung von 1012 cm-3 in der Flächenelektronenkonzentration, wenn aber Bor in die Toroxydschicht über polykristallines Silizium diffundiert wird, wird eine negative Ladung in der Schicht erzeugt, um eine positive Ladung in der Fläche des Halbleiters zu induzieren. Der Leitfähigkeitstyp unter dem Tor, der gemessen wurde, nachdem die Oxydschicht entfernt worden ist, war N, Dies bedeutet, daß der P-Kanal nicht durch die Diffusion von Bor in Silizium, sondern durch die Bildung einer negativen Ladung in dem Oxydfilm aufgrund der Diffusion von Bor in die Oxydschicht gebildet worden tat.
  • Wenn die Toroxydschicht eine Dicke von 1000 Å hat, beträgt mit der Kurve b in Fig. 2 die Schwellwertspannung +2V, und wenn die Filmdicke 1500 Å beträgt, ist die Schwellwertspannung -1,5V. Es ist möglich, Jeweils P-Kanai-Verarmungs- und Anreicherungstransistoren zu erhalten.
  • Damit der P-Kanal-Verarmungstransistor als Last für den P-Anreicherungstransistor verwendet werden kann, werden die Quelle des ersteren und der Abfluß des letzteren miteinandere verbunden und der erstere Transistor wird im E4.n-Zustand unter normalen Bedingungen gehalten und zu diesem Zwecke wird das Tor des letzteren mit de Verbindungspunkt der beiden Transistoren verbunden Unte: Bezugnahme auf Fig. 3 wird ein Verfahren zum Herstellen von Transistoren beider Arten durch das grundlegendste Verfahren ohne Verwendung der SilizI.umtortechnik beschrieben.
  • Die Herstellung beginnt mit einer thermischen Oxydation des N-Halbleitersubstrats 21, um darauf eine dicke Oxydschicht 24 zu bilden. Dann werden Fenster in der Oxydschicht 24 mittels Fotoätzen gebildet, durch welche Fenster ein P-Fremdstoff in das Substrat 21 diffundiert wird, um P-Bereiche 28, 29 und 30 zu bilden, die letztlich jeweils als Quelle und Abfluß dienen. Ein Anreicherunas transistor 22 wird zwischen den Bereichen 28 und 29 gebildet und ein Verarmungstraneistor 23 wird zwischen den Bereichen 29 und 30 gebildet. Der Bereich 29 dient als Quelle und Abfluß der beiden Transistoren, wodurch ein erhöhter Grad der Integrierung erbalten wlrd.
  • Dann wird der dicke Oxydfilm 24 selektiv für die Bildung der Toroxydschicht entfernt. Zuerst wird nur eine Toroxydschicht 25 des Transistors, der letztlich derAnreicherungstyp transistor wird, durch thermische Oxydation halb so stark wie der gewünschte, zu bildende Film hergestellt, d e h, stark genug, um bis zur gewünschten Dicke durch die nachfolgende thermische Oxydation gebildet zu werden, und dann wird eine Toroxydschicht 26 des Verarmungstransistors durch thermische Oxydation bis zu der gewtlnschten Dicke gebildet und gleichzeitig wird die vorstehend erwähnte Oxydaohicht 25 bis zu der gewünschten Dicke gebildet.
  • Dann wird eine P-Fremdstoffdiffusicn ausgeführt. Der P-Fremdstoff wird auf diese Weise in die Toroxydschicht 25 und 26 eingebracht, jedoch ist die Oxydschic-ht 26 dünn und eine negative Ladung darin hat eine elektrische Feldstärke, die groß genug ist, um einen P-Kanal 30' zu bilden. Die Oxydschicht 25 ist relativ dick und eine negative Ladung darin hat nicht eine genügende Feldstärke und die Fläche des Substrate unmittelbar unter der Oxydschicht 25 bleibt N-leitend und der Anreicherungstyp trat tor wird erhalten. 27 bezeichnet entsprechende Elektroden Gemäß der Erfindung wird ein N-Kanal-Tranststor auf folgende Weine erzeugt Beim Beispiel der Fig. 4 wird eine dicke Oxydsobicbt 34 auf einem P-Substrat 31 mit einer Fremdstoffkonzentration von etwa 1014 cm-3 gebildet und selektiv durch Fotoätzen -entfernt, um Fenster zu bilden, durch die ein N-Fremdstoff in das Substrat 31 diffundiert wird, um darin N-Bereiche 382 39 und 40 zu bilden. Verstärker- und Sperr-Transistoren 32 und 33 werden jeweils zwischen den Bereichen 38 und 39 und zwischen 39 und 40 gebildet.
  • In diesem Fall wird ein dicker Toroxydfilm 35 vorher durch thermische Oxydation bis zu einer bestimmten Dicke gebildet und dann wird ein dünner Toroxydfilm 36 gebildet, wonach ein -Fremdstoff diffundiert wird Die Toroxydscbicht 35 ist relativ dick und eine negative Ladung aufgrund des P-Fremdstoffs, , der in die Schicht 35 eingebracht wird, hat nicht ein ausreichendes elektrisches Feld, so daß ein N-Kanal 40' durch eine positive Ladung (insbesondere Natriumionen od.dgl.) gebildet wird, die anfänglich in dem Film vorhanden ist. Die Toroxydschicht 36 ist jedoch relativ dünn und die negative Ladung aufgrund des P-Fretndsto£fs, der darin diffundiert worden ist, erzeugt ein elektrisches Feld mit ausreichend hoher Stärke und eine positive Ladung in der Oxydschicht 36 kompensiert die Siliziumfläche, die N-leitend wird, wodurch die Halbleiterfläche unmittelbar unter der Oxydschicht 36 P-leitend gehalten wird. Auf diese Weise wird der Anreicherungstyptransistor unter der Xoroxydschicht 36 gebildet, wie dies durch 32 angezeigt ist, und der Verarmungstyptransistor wird unter der Toroxydechicht 35 gebildet, wie durch 33 angezeigt ist. 57 bezeichnet die entsprechenden nlektroden.
  • In Fig. 5 ist ein Beispiel der Herstellung eines N-Kanal-Feldeffektransistors mit isoliertem Tor unter Verwendung der Siliziumtortecbnik dargestellt.
  • Bei diesem Beispiel wird ein P-Substrat 41, das identisch mit dem in dem obigen Beispiel verwendeten Substrat ist, auf dem eine dicke Oxydschiçht 44 gebildet wird, verwendet. Die Oxydschicht 44 wird in einer ausgewählten Fläche einschließlich aller diffundierten Bereiche, die nachfolgend gebildet werden sollen, entfernt, wodurch ein Fenster gebildet wird. Eine Oxydschicht wird durch thermische Oxydation bis zu einer bestimmten Dicke gebildet und dann entfernt, um darin ein Fenster an einer Fläche zu bilden, wo eine Toroxydscbicht 45 des Anreicherungstransistors 42 gebildet werden soll, und eine Oxydation wird wieder ausgeführt, durch die eine gevünschtew relativ dünne Oxydachicht gebildet wird, und gleicbzeitig wird die gewUnschte, relativ dicke Oxydscbioht gebildet. Bei diesem Beispiel besteht der näcbste Schritt im Dotieren mit P-Premdstoff. Dann wird ein polykristal lines Silizium durch Aufwachsen mittels Verdampfung gebildet und eine polykristalline Siliziumschicht 47, die letztlich als Torelektrode dient, und Toroxydfilme 45 und 46 werden im uster aufgebracht und dann wird die Fläche des Siliziumsubstrats an denjenigen Flächen freigelegt, in die ein N-Fremdstoff nachfolgend diffundiert wird9 um eine Quelle und einen Abfluß zu bilden. Dann werden die diffundierten Quellen- und Abflußbereiche 48, 49 und 50 durch N-Fremdstoffdiffusion gebildet und gleichzeitig wird auch der N-Fremdstoff in die Siliziumschicht 47 diffundiert, um dise leitend zu machen, was zur Bildung einer offensichtlich neuen Oxyd, schicht 51 führt.
  • Somit werden die Anreicherungs- und Verarmungstransistoren 42 und 43 jeweils unter den Toroxydfilmen 45 und 46 aus denselben Gründen wie bei dem obigen Beispiel gebildet.
  • Bei jedem der vorangehenden Beispiele wird der Flächenzustand durch die Diffusion des P-Fremdstoffs gesteuert, jedoch ist die Steuerung des Flächenzustands auch bei Verwendung eines N-Fremdstoffs möglich.
  • Beim Diffundieren von Phosphor in sehr reines Siliiumdioxyd mit einer Flächenelektronenkonzentration von weniger als 1013 cm-3 wird Phosphorsilikatglas durch die Erhitzung für die Diffusion gebildet Die rSIächen elektronenkonzentration N wird Jedoch nicht durch die Getterung von Natriumionen wie beim Stand der Technik verringert, sondern statt dessen erzeugt der in die Schicht eingebrachte Phosphor eine positive Ladung, um die Flächenelektronenkonzentration NEB zu erhöhen. Dies ist durch die Tatsache festgestellt erden, daß bei der Herstellung des N-Kanal-Transistors nach der Erfindung die Schwelle wert Spannung anders als bei der bekannten Pbospborpassivierung ansteigt Auf ds Weise ist bei der Erfindung eine Steuerung des Flächenzustandes eines Halbleiters durch Dotierer des Torisolierfilms mit einem Fremdstoff möglich, in welchem Falle die Fremdstoffdiffusion steuerbar und deren Reproduzierbarkeit ausreichend groß ist. Des weiteren ist es unter Ausnutzung der Wirkungen der Erfindung möglich, Anreicherungstyp- und Verarmungstyptransistoren in den entsprechenden Leitfähigkeitskanälen herzustellen, und insbesondere die Verwendung der Silislumtortechnik ermöglicht, daß ein Transistorpaar aus den Transistoren beider Arten, die miteinander gekoppelt sind, durch bekannte Verfahren ohne das Erfordernis der Hinzufügung eines Verfahrens zum Dotieren eines Fremdstoffes gemäß der Erfindung hergestellt werden.
  • Fig 6A und B zeigen Schritte bei der Herstellung einer Halbleitervorricbtung nach einem weiteren Beispiel der Erfindung.
  • In den Figuren bezeichen 61 z.B. ein N-Siliziumhalbleitersubstrat, 62 einen Bereich eines Anreicherungstyptransistors, 63 einen Bereich eines Verarmungstyptransi stors, 64 eine dicke thermische Oxydationsscbicht z.B. aus Siliziumdioxyd, 65 eine Torisolierschicht des Anreicherungstyptransistors, die s.B. aus Siliziumdioxyd gebildet ist, 66 eine gleichartige Torisolierschicht des Verarmungstyptransistors, 67 eine polykristalline Halbleiterschicht, 68 diffundierte Quellenschichten mit z.B.
  • P-ieitfähigkeit, 69 diffundierte Abflußschichten mit z.B. P-Leitfähigkeit, 70 eine diffundierte Fremdstoffschicht (leitfähiger Kanal) derselben Leitfähigkeit wie die Quelle und die diffundierten Abflußschichteh 68 und 69 71 eine Isolierschicht z.B. aus Siliziumdioxyd und 72 leitende, die Elektroden bildende Schichten. Bei diesem Beispiel wird ein Fremdstoff in die Fläche des Halbleitersubstrats über die Torisolierschicht 66 diffundiert.
  • Das Halbleitersubstrat 61 ist ein N-Siliziumhalbleiter, der eine Fremdstoffkonzentration von z.B. 1,5x1015 Atom/cm3 und eine Kristallausrichtung (111) hat. Die thermische Oxydationsschicht 64 aus Siliziumdioxyd wird ungeführ 0,1 Mikron über dem gesamten Bereich der Fläche des Halbleitersubstrats 61 gebildet und die Oxydschicht 64 wird selektiv weggeätzt, um darin Fenster entsprechend den Bereichen der Transistoren 62 und 63 zu bilden, wie in Fig. 6A gezeigt. Dann werden die Torisolierschichten 65 und 66 des Anreicherungs- und Verarmungstransistors 62 und 63 jeweils ungefähr 1500 Å und 1000 Å stark gebildet. Als nächsten werden die polykristallinen Silizium-Halbleiterschichten 67 ungefähr 0,8 Mikron stark jeweils auf den Torisolierschichten gebildet. In diesem Falle ist es möglich, eine bekannte Technik der Silizium tor-Selbstausrichtung zu verwenden.
  • Dann werden der polykristalline Siliziumfilm und der Siliziumoxydfilm, die über anderen Flächen als den Torflächen liegen,weggeätzt, um Fenster zu bilden.
  • Danach wird ein Fremdstoff mit entgegengesetzter Leitfähigkeit zu dem Halbleitersubstrat 61 durch die Fenster in das Halbleitersubstrat 61 diffundiert, wie in Fig. 6A gezeigt. Wenn der Fremdstoff Bor ist, wird dieses in die freigelegten Quellen- und Abflußbereiche diffundiert und gleichzeitig darin jeweils über die polykristallines Halbleiterfilme 67 und die Torisolierfilme 5 und 66 diffundiert. Da die Torisolierschicht 66 des Verarmungstyptransistors dünn ist, geht in diesem Fall der Fremdstoff, d.h. Bor, durch die Torisolierschicht 66, um eine fremdstoffdiffundierte Schicht 70 unmittelbar darunter zu bilden Da die Torisolierschicht 65 an der Seite der Anreicherungstyptransistors 63 dick ist, wird während dessen eine solche fremdstoffdiffundierte Schicht 70, wie oben erwähnt, nicht gebildet und die diffundierten Quellen- und Abflußschichten 68 und 69 werden voneinander durch den N-Bereich des dazeischen liegenden Halbleitersubstrats 61 isoliert. Die diffundierten Quellen- und Abflußschichten 68 und 69 haben eine Flächenfremdstoff konzentration von 3,0x1019 Atom/cm3 und eine Diffusionstiefe von etwa 2 Mikron, während die fremdstoffdiffundie te Sc Schicht 70 eine Flächenfremdstoffkonzentration von 3,0x1015 Atom/cm3 und eine Diffusionstiefe von ungefähr 0,45 Mikron hat. Diese Werte sind für den Verarmungstyptransistor bevorzugt.
  • Nach der Bildung der diffundieren Schichten 68, 69 ud 70 wie oben beschrieben, wird die Schicht des Halbleitersubstrats 61 einschließlich der darauf freigelagten Schichten vollständig wieder mit der Isolierschicht 71 aus Siliziumdioxyd bedekt, die selektiv entfernt wird, um Fenster zu bilden, um die Quellen-, Abfluß- und Tor bereiche freizulegen. und dann werden die leitenden Schichten 72 durch Dampf;aiederschlag od.dgl. gebildet.
  • Nach diesem Beispiel wird bei der Herntellung des Anreicherungstyp- und Verarmungstyptransistors auf demselben Halbleitersubstrats die Bildung der fremdstoffdiffundierten Schicht 70 durch Steuern der Dicke der Toriscliebschichten 65 und 66 auf der Banin der Tatsache gesteuert, daß der Fremdstoff, d.h. Bor, in das Halbleitersubstrat über eine dünne Isolierschicht, z.B. aus Siliziumdioxyd, wie oben beschrieben, diffundiert. Deshalb kann die fremdstoffdiffundierte Schicht 70, die für den Verarmungs typtransistor notwendig ist, unmittelbar unter der Torisolierschicht 66 gleichzeitig mit dem Diffusionsvorgang für die diffundierten Quellen- und Abflußschichten 68 und 69 gebildet werden wodurch die Herstellung dieser Art der Halbleitervorrichtung vereinfacht wird.
  • Die Eigenschaften der nach dem erfindungsgemäßen Bei spiel hergestellten Transistoren, wie dies oben beschrieben worden ist, sind derart, daß Vth = -2V und Vth = +2V Jeweils in dem Anreicherungstyp- und Yerargungstyptransistor sind Unter Bezugnahme auf die Fig. 7 und 10 werden nachfolgend andere Beispiele der Erfindung beschrieben, die jeweils eine Nitridisolierschicht verwenden.
  • In Fig. 7 bezeichnen 81 ein Halbleitersubstrat, 82 einen Bereich eines Anreicherungstyptransistors, 83 einen Bereich eines Verarmungstyptransistors und 84 eine Isolierschicht z.B. aus Siliziumdioxyd, 85 bezeichnet eine Isolierschicht verschieden von der Torisolierschicht 84 und aus z.B.
  • Siliziumnitrid (Si3N4) od.dgl. derart gebildet 9 daß deren Diffusionskoeffizient für einen Fremdstoff, in den sie in einem nachfolgenden Vorgang eingetaucht wird geringer als dr der Torisolierschicht 84 ist. 86 bezeichnet Quellen- oder Abflußelektroden, 87 bezeichnet Torelektroden und 88, 89 und 90 bezeichnet diffundierte Schichten die letztlich die 87 als Quellen S und Abflüsse D dienen. In Fig. 7 bildet e linke Torelektrode 87 ein erstes Feldef£ekttr *9xelement 82 zusammen mit den Quellen- und Abflußelektroden 86 an beiden Seiten der Elektrode 87 und die rechte Torelektrode 87 in der Figur bildet ein zweites Fe1deffkttransistorelement 83 zusammen mit den Quellen-und Abflußelektroden 86 an dessen beiden Seiten. Das Transistorelement 82, auf dem die Isolierschicht 85 gebildet wird, wird der Verarmungstyp in dem Falle, in dem der Fremdstoff zum Tauchen in einem nachfolgenden Vorgang ein Fremdstoff ist, der den Leitfähigkeitstyp des HalbZeiters gleich dem der diffundierten Schichten 88, 89 und 90 macht, und das Transistorelement 82 wird der Anreicherungstyp , wenn der vorstehend erwähnte Fremdstoff ein solcher Fremdstoff ist, daß er den Halbleiter in der Leitung entgegengesetzt zu den diffundierter Schichten 88, 89, und 90 macht. Das Anreicherungstyptransistorelement wirkt als üblicher Feldeffekttransistor und das Verarmungstransistorelement wird z.B. als Laetwiderstand verwendet. Die beiden Elemente werden in Reihe zueinander über die Mittelelektrode 86 in Fig. 7 geschaltet, so daß diese Mittelelektrode 86 als AbfluB- und Quellenelektroden D und S dient.
  • Das E-D-Element wird auf folgende Weise bergestellt. Die dünne Torisolierschicht 84 aus Siliziumdioxyd wird auf dem monokristallinen Siliziumsubstrat 81 mit s.B. N-teitfähigkeit gebildet und die dünne Slllsiuonltrld-Isoliersebicbt 85 (Si3N4) wird auf der Torisolierschicht des einen Transjstorelements gebildet und dann werden die polykristallinen Siliziumschicbten 87, die lestlicb als Torelektroden dienen, auf den Torisoliersobichten der beiden Elemente gebildet. Danach wird die gesamte Anordnung einer Fremdstcffdiffusion unterzogen. Bei dem Beispiel ist der Halbleiterfremdstoff Bor, das den Halbleiter P-leitend macht. Bor diffundiert leicht in die polykristallinen Siliziumschichten 87 und diffundiert auch in die Siliziumdioxydschicht, wenn diese relativ darin ist. Auch wenn die Siliziumnitridschicht (Si3N4) dünn ist, wird durch die Schicht vollständig verhindert, daß Bor durch diese gelangt. Als Ergebnis wird das Transistorelement mit den Siliziumnitridschicht (Si3N4) der An reicherun,gsty'während bei dem anderen Transistorelement Bor in die Torisolierschicht diffundiert wird, um darin ein elektrisches Feld zu erzeugen, um einen Einfluß auf das Substrat 81 auszuben, und es wird bewirkt, -daß dieses Transistorelement dadurch der Verarmungstyp wird.
  • Fig. 8 erläutert den Fall eines Selbstausrichtungsaufbaus unter Verwendung eines polykristallinen Halbleiters, der im Aufbau identisch mit dem Beispiel der Fig. 7, jedoch in seinem Herstellungsverfahren von dem letzteren aufgrund des Selbstausrichtungsaufbaus verschieden ist. Die Heru stellung der Vorrichtung, die in, Fig. 8 dargestellt ist, wird nachfolgend beschrieben. Die Herstellung beginnt mit einem N-Siliziumhalbleitersubstrt 91 mit e'ine'r' Fremdstoffko,nzentration von 1, 5x1O1 5Atom/cm3 und eine Siliziumdioxydschicht mit einer Dicke von 1200 wird durch thermische Oxydation einer Torisollerschiaht auf dem ganzen Bereich der Flä,che'des Substrats 91 gebildet. Als nächstes wird eine Siliziumdioxydschiht 95 100 2 dick auf der Isolierschicht 94 gebildet und wird dann' selektiv in einer Fläche entfernt, die über dem Tor bereich des Transistorelements 93 liegt, das letztlich der Verarmungstyp wird. Danach wird polykristallines Silizium etwa 1 Mikron dick über die gesamte Fläche des Substrats 91 einschließlich der darauf gebildeten Filme angebracht und davon selektiv weggeätzt mit Ausnahme der Flächen, die über den Torbereichen liegen. Dann werden, die Isolierschichten mit Ausnahme der auf den Torbereichen in der Reihenfolge der Schichten 95 und 94 entiernt, wobei die verbleibenden polykristallinen Siliziumschichten 97 als Ätzrnasken verwendet werden, wodurch die fläche des Substrats 91 in denJenigen Bereichen freigelegt wird, in die ein P-Fremdstoff diffundiert werden soll.
  • Bei der Bildung der diffundierten P-Schichten 98, 99 und 100 wird Bor als Fremdstoff dafür verwendet und dessen Flichenfremdstoffkonsentration beträgt 4x1O19Atom/cm2. Das Transistorelement 92 mit den Isolierschichten 94 und 95 hat den Anreicherungstyp und dessen Charakteristik ist Vth=-1V, während das andere Transistorelement 93 lediglich mit der Isolierschicht 94 den Verarmungstyp hat und dessen Charakteristik ist Vth=1,5V.
  • Um die Torelektrolen 97 werden Siliziuudioxydschichten 101 gebildet und dann werden die Quellen- und Abflußelektroden 96 angebracht, wodurch ein E-D-Element vervollständigt wird. In dem Fall, in dem die Torelektroden 96 aufl Aluminium gebildet werden, wird die Fremdstoffdiffusion vor deren Bildung ausgeführt.
  • Nach diesem Beispiel kann das E-I)-Element durch einfacbe Schritte der Bildung der Isolterschtcht 95 aus einem für eine Fremdstoffdiffusion schwierigen Material auf dem Torbereich des einen Elements und der Premdvtoffdiffusion hergestellt werden. Dieses Verfahren ist deehalb vorteilhaft, weil die Reprodusierbarkelt sehr gut ist.
  • Die Beispiele der Fig. 9 und 10 sind im wesentlichen gleichartig denen, die oben in Verbindung mit Fig. 7 und 8 beschrieben worden sind, jedoch haben diese Beispiele das folgende Merkmal. In dem Falle, in dem ein normalerweise abgeschaltet es (.iereicherungstyp) Feldeffekttransistorelement und ein normalerweise leitendes (Verarmungstyp) Feldeffecttransistorelement gleichzeitig auf demselben Halbleitersubstrat gebildet werden, werden Torisolierschichten an den Stellen der Torelektroden der entsprechen den Elemente gebildet, wird eine für eine Fremdstoff diffusion schwierige Isolierschicht auf den Torisolierschicht des einen Elements gebildet und wird die vorher erwähnte Fremdstoffdiffusion ausgeführt, wodurch gleichzeitig ein Transistorelement, in dem der Fremdstoff nicht in die Fläche des Halbleitersubstrats über die Torisolierschicht diffundiert ist, und ein Transistorelement hergestellt werden, in dem der Fremdstoff in die Fläche des Halbleitersubstrats über die Torisolier schicht diffundiert ist. Mit anderen Worten sind-dese Beispiele von denen der Fig. 7 und 8 darin verschieden, da der Fremdstoff über die Torisolierschicht in die Fläche des Halbleitersubstrats diffundiert wird, um darin die Fremdstoffkonzentration zu andere In Fig 9 bezeichnen 1t1 ein Halbleitersubstrat9 , 112 einen Bereich des Anreicherungstransistors, 113 einen Bereich eines Verarmungstransistors und 114 Isolierscbichten z.B.
  • aus Siliziumdioxyd. 115 bezeichnet eine Isolierschicht verschieden von den Torisolierschichten 114, die z0B.
  • aus Siliziumnitrid (Si3N4) gebildet ist. Das bedeutet daß die Isolierschicht 115 aus einem Material derart gebildet wird, daß der Diffusionskoeffizient für einen Fremdstoff, in den die Anordnung in einem späteren Verfahrensschritt getaucht wird, geringer als der Diffusionskoeffizient der Torisolierschicht 114 ist.
  • 116 bezeichnet Quellen- oder Abflußelektroden, 117 bezeichnet Torelektroden und 118, 119 und t20 bezeichnen diffsndierto Schichten, die nachfolgend als Quellen S oder Abflüsse D dienen.
  • In Fig. 9 bildet eine linke Torelektrode 117 ein erstes Feldeffekttransistorelement mit Quellen- und Abflußelektroden 116 an beiden Seiten der Elektrode 117 und eine rechte Torelektrode 117 bildet ein zweites Feldeffekttransistorelement mit Quellen- und Abtlußelektroden 116 an beiden Seiten der Elektrode 117.
  • Wenn ein Fremdstoff, der zum Eintauchen bei einem nachfolgenden Verfahrenoschritt verwendet wird, ein solcher Fremdstoff ist, daß der Leitfähigkeitstyp des Halbleiters gleich dem Leitfähigkeitstyp der diffundierten Schichten 118 und 119 gemacht wird, wird das Transistorelement 112 mit der isolierschicht 115 der Verarmungstyp und wenn der Fremdstoff derart ist, daß der Leitfähigkeitatyp des Halbleitern entgegengesetzt zu dem der diffundierten Schichten 118 und 119 wird, wird das Transistorelement 1t2 der Anreicherungstyp. Das Anreicherungstransistorelement wirkt als üblicher Feldeffekttransistor und das Yerarmungstransistorelement wird s.B.-als Lastwiderstand verwendet. Diese Elexente.werden in Reihe zueinander über die Mittelelektrode 116 in Fig. 9 verbunden, so daß diese Mittelelektrode 116 die Wirkungen der Abfluß- und Quellenelektroden D und S ausführt.
  • Dieses E-D-Element wird auf folgende Weise erzeugt.
  • Die dünne Torisolierschicht 114 aus Siliziumdioxyd wird nämlich getrennt auf der Fläche des monokristallinen Siliziumsubstrat,s 111 mit s.B. N-Leitfähigkeit gebildet und die dünne Isolierschicht 115 aus Siliziumnitrid (5i3N4) wird auf der Torisolierschicht 114 des einen Transistorelements 112 gebildet und dann werden die -polykristallinen Siliziumschichten 117, die als Tor elektroden dienen, auf den Torisolierschichten beider Elemente gebildet. Danach wird die gesamt Anordnung einer Fremdstoffdiffusion ausgesetzt. Bei dem Beispiel ist der Halbleiterfremdstoff Bor, das den Halbleiter P-leitend macht. Bor wird schnell in die polykristalline Siliziumschicht 117 diffundiert und auch in die Siliziumdioxydschicht diffundiert, falls diese relativ dünn ist.
  • Auch wenn die Siliziumnitridsohicht (Si3-N4) dünn ist, wird durch die Schicht vollständig verhindert, daß der Fremdstoff hindurch gelangt, und der Fremdstoff kann nicht die Fläche des Halbleitersubstrata erreichen. Als Ergebnis wird das Transistorelement 112 mit der Si3N4-Schicht der Anreicherungstyp und in dem anderen Transistorelement 113 ohne Si3N4-Schicht diffundiert Bor in die Fläche des Halbleitersubstrats, um einen Kanal 121 zu bilden, um zu bewirken, daß das Transistorelement der Verarmungstyp wird.
  • Fig. 10 erläutert den Fall des Selbstausrichtungsaufbaus unter Verwendung eines polykristallinen Halbleiters, der identisch im Aufbau mit dem Beispiel der Fig. 9, Jedoch in seinem Herstellungsverfahren davon unterschiedlich ist. Die Herstellung beginnt mit der Vorbereitung eines N-Siliziumhalbleitersubstrats 131 mit einer Fremdstoffkonzentration von 1,5x1015 Atom/cm3, auf dessen Fläche eine Siliziumdioxydschicht mit einer Dicke von 1200 2 durch thermische Oxydation als Torisolierschicht 134 gebildet wird. Des weiteren wird eine Siliziumnitridschicht 155 100 2 dick auf der Isolierschicht j34 gebildet. Dann wird die Siii:ziumnitridschicht 135 auf dem Torbereich des Transistorelements, das schließlich der Verarmunfstyp wird, entfernt. Als nächstes wird polykristallines Silizium ungefähr 1 Mikron stark als Torelektrodenmaterial auf dem gesamten Bereich der Fläche der Anordnung gebildet und selektiv weggeätzt mit Ausnahme derjenigen Flächen, die über den Torbereichen liegen Danach werden die Isolierschichten mit Ausnahme der auf den Torbereichen in der Reihenfolge der Schichten 135 und 134 entfernt, wobei die verbleibenden polykristallinen Siliziumschichten 137 als Ätzmaschen verwendet werden, wodurch die Fläche des Substrats in denjenigen Bereichen freigelegt wird, in die ein P-Fremdstoff diffundiert werden soll. Bei der Bildung der diffundierten P-Schichten 138, 139 und 140 wird Bor als Fremdstoff dafür verwentiet.
  • Die diffundierten P-Schichten haben eine Übergangstiefe von 1,8 Mikron und eine Flächenfremdstoffkonzentration von 8x1019 Atom/cm2. Das Tranßistorelement 132 mit den Isolierschichten 134 und 145 hat den Anreicherungstyp und weist eine aharakteristik Vth=-2,5V.auf während in dem Transistorelement 133 nur mit der IsolierschLcht 134 ein Kanal 142 gebildet wird und das Element der Verarmungstyp wird und eine Charakteristik Vth=+2V aufweist. Nachdem die Siliziumdioxydschichten 141 uai die Torelektroden 137 u.s.w. entfernt worden sind, werden Quellen- und Abtludelektroden 136 hergestellt, um ein E-D-Element zu vervollständigen. Wenn Torelektroden 137 aus Aluminium hergestellt werden, wird die Fremdstoffdiffusion vor deren Bildung ausgeführt.
  • nach diesem Beispiel kann das E-D-Element durch einfache Verfabren der Bildung einer für eine, vremdstof:tditfuslon schwierigen Isolierschicht auf dem Vorteil des einen Transistors und des Ditfundierens des Premdatoffe hergestellt werden und dieses Verfahren ist darin vorteilhaft, daß die Reproduzierbarkeit sehr gut ist.
  • Vorangehend sind im einzelnen Beispiele des Herstellungsverfahrens der Erfindung beschrieben worden. Die nachfolgende Beschreibung bezieht sich auf einige Beispiele des Feldeffekttransistors, die gemäß der Erfindung in der Praxis hergestellt worden sind. Die folgenden Beispiele beziehen sich auf ein P-Kanal-Siliziumtorsystem und werden bei der Herstellung von MOSv Transistoren des Anreicherungstyps und des Verarmungstyps beschrieben, wobei sie in zwei Klassen aufgeteilt werden: (A) Der Fall der Bildung eines induktiven Kanals in einem Halbleitersubstrat und (B) der Fall der Diffusion eines Fremdstoffs in ein Halbleitersubstrat über eine Torisolierschicht.
  • A. Verfahren, bei dem bewirkt wird, daß ein Fremdstoff als negative Ladung in der Torisolierschicht vorhanden ist.
  • Dieses Verfahren besteht darin, einen induktiven Kanal in dem Halbleitersubstrat ohne Diffusion eines Fremdstoffs in ein Siliziumsubstrat zu bilden. Dieses Verfahren wird in zwei Verfahrensarten wie folgt aufgeteilt.
  • (a) Verfahren unter Verwendung von zwei Arten von Isolierschichten. -Die Charakteristiken ca Halbleitersubstrats, die Dicken der Torisolierschicht und die Schwellwertspannung (Vth)9 die bei diesem Verfahren verwendet werden sind in der nachfolgenden Tabelle angegeben.
  • Tabelle 1 N-Silizium-Halbleiter Fremdstoff-Substrat konzentration: 1,5x1015 Atom/cm3 Leitfähigkeit: 3 Ohm-cm, Kristallausrichtung: (100) Art Anreicherungstyp Verarmungstyp Beschaffenheit und Dicke der SiO2 1200 Å + Si3N4 100 Å SiO2 1200 Å Torisolierschicht Vth -1,5V +0,5V Der Diffusionsprozeß besteht aus einem Vorniederschlag und einer Eintreibdiffusion. Der Vorniederschlag besteht darin, 3203 auf der Fläche des Stlisiumsubstrats unter Verwendung von BBr3 und trockene. 02 niedersuschlagen, um eine dünne Diffusionsschicht' in der Fläche des Substrats zu bilden. Der Flächenwiderstand der Fläche des Substrat. beträgt 20 Ohm pro Flächeneinheit.
  • Die Eintreibdiffusion umfaßt zwei Diffusionsvorgänge.
  • Zuerst wird bei der Vorbehandlung nasses 02, das erzeugt wird, indem trockenes 02 durch Wasser von 5000 geleitet wird, bei einer Strömungsgeschwindigkeit von 2 1/min gesteuert und eine Diffusion wird bei 95000 15 Minuten lang ausgeführt. Der Grund, warum nasses 02 verwendet wird, besteht darin, H2 des Dampfes auszunutzen, um die Diffusion zu beschleunigen. Danach wird eine Hauptdiffusionsbebandlung ausgeführt, bei der eine Diffusion in einer Atmosphare von trockenem N2 bei 105000 40 Minuten lang ausgeführt wird. Als Ergebnis dieser Diffusion in die Quelle S und den Abfluß D ist der Flächenwiderstand 25 Ohm pro Flächeneinheit und ist die Übergangstiefe 1,2 Mikron.
  • (b) Verfahren unter Ausnutzung der -Stärkendifferenz zwischen Isolierfilmen derselben Art.
  • Die Charakteristiken des Halbleitersubstrats, die Beschaffenheiten und Dicken der Torisolierfilme und die Schwellwertspannung (Vth), die bei diese Verfahren verwendet werden, sind in der folgenden Tabelle angegeben.
  • Tabelle 2 N-Silizium-Halbleiter, Fremdstoffkonzentration: 1,5x1015 Atom/cm3 Substrat Leitfähigkeit: 3 Ohm-cm, Kristallausrichtung: (100) Art Anreicherungstyp Verarmungstyp Beschaffenbe it und Dicke der SiO 1500 Å SiO 1200 Å Torisolier- 2' 2' schicht Vth -1,OV +0,5V Das Diffu.ionsverfahren besteht aus einem Vorniederschlag und einer Eintreibdiffusion. Der Vorniederschlag besteht darin, B203 auf der Fläche des Siliziumsubstrats unter Verwendung von BBr3 und trockenem 02 niederzuschlagen, um eine dünne Difuusionsschicht in der Fläche des Substrats zu bilden. Der Flächenwiderstand in der Fläche des Substrats beträgt 20 Ohm pro Flächeneinheit. Die Eintreibdiffusion umfaßt zwei Diffusionsvorgänge. Zuerst wird bei der Vorbehandlung nasses 02, das dadurch hergestellt worden ist9 daß trockenes 02 durch Wasser von 5000 geleitet wird,bei einer Strömungsgeschwindigkeit von 2 lmin gesteuert und eine Diffusion wird bei 95000 15 Minuten lang auegeführt. Der Grund, warum nasses O2 verwendet wird, besteht darin, H2 des Dampfs auszunutzen, um die Diffusion zu beschleunigen. Danach wird die Hauptdiffusion in eimer Atmosphäre von trockenem N2 bei 105000 40 Minuten lang ausgeführt. Als Ergebnis der Diffusion in die Quelle S und den Abfluß D ist der Flächenwiderstand 25 Ohm pro Flächeneinheit und ist die Übergangstiefe 1,2 Mikron.
  • B. Verfahren der Diffusion eines Fremdstoffs in das Halbleitersubstrat über die Torisolierschicht.
  • Dieses Verfahren wird in zwei Arten von nachfolgend beschriebenen Verfahren aufgeteilt, mit denen es möglich ist, Transistoren der verschiedenen Eigenschatten durch Ändern der Charakteristiken des Halbleitersubstrats und der Art und Dicke der Tor isolierschicht zu erhalten.
  • (a) Verfahren unter Verwendung von zwei Arten von Isolierschichten.
  • Tabelle 3 N-Silizium-Halbleiter, Fremdstoffkonzentration: 5x1014 Atom/cm3, Substrat Leitfähigkeit: 10 Ohm-cm, Kristallausrichtung: (111) Art Anreicherungstyp Verarmungstyp Beschaffenheit und SiO2, 1100 Å + Dicke der Tor- SiO2, 1100 Å isolierschicht SiO3O4, 100 Å Vth -2,V +2,5V Tabelle 4 N-Silizium-Halbleiter, Fremdstoff-Substrat konzentration: 1,5x1014 Atom/cm3, Leitfähigkeit: 3 Ohm-cm, Kristall ausrichtung: (100) Anreicherungstyp Verarmungstyp Beschaffenheit und SiO2, 1000 2 + Dicke der Torisolierschicht Si3O4, 100 Å SiO2, 1000 Å Vth 1,5V +5V Bei den in den voranstehenden Tabellen 3 und 4 gezeigten Beispielen ist das Diffualonaverfabren eo, wie es nacS folgend besebrieben und für beide B piele gemeinsam ist.
  • Das Diffusionsverfahren besteht aus einet Torniedexschlag und einer Eintreibdiffusion. Der Vorniederschlag besteht darin, B2O3 auf der Fläche des Siliziumsubstrats unter Verwendung von BBr3 und trockenem O2 niederzuschlagen, um eine dünne Diffusionsschicht in der Fläche selcht 29 der FEBe deB Substrats zu bilden. Der Flächenwlderstand in der Fläche des Substrats beträgt 20 Ohm pro Flächeneinheit.
  • Die Eintreibdiffusion umfaßt zwei Diffusionsvorgänge.
  • Zuerst wird bei der Vorbehandlung nasses O2, das dadurch hergestellt ist, daß trockenes O2 durch Wasser von 80°C geleitet wird, bei einer Strömungsgeschwindigkeit von 21/min gesteuert und eine Diffusion wird bei 1000°C 15 Minuten lang ausgeführt. Der Grund, warum nasses O2 3 verwendet wird, besteht darin, H2 des Dampfs auszunutzen, um die Diffusion zu bschleunigen. Danach felgt eine Hauptdiffusionbehandlung, bei der eine Diffusion in einer Atmosphäre von trockenem N2 bei 1050°C Minuten lang ausgeführt wird. Als Ergebnis der Diffusion in die Quell6 S und den Abfluß D i8t der Flächenwiderstand 30 Ohm pro Flächeneinheit und ist die Übergangstiefe 1,2 Mikron.
  • Die somit erhaltenen Transistoren haben solche Schwellwerte Vth, wie sie in den Tabellen 3 und 4 angegeben sina, (b) Verfahren unter Ausnutzung der Stärkendifferenz zwischen Isolierschichten derselben Art.
  • Tabelle 5 N-Silizium-Halbleiter, Fremdstoff-Substrat konzentration: 5x1014 Atom/cm3, Leitfähigkeit: 10 Ohm-cm, Kristallausrichtung: (111) Art Anreicherungstyp Verarmungstyp Beschaffenheit und Dicke der Tor- SiO2, 1500 Å SiO2, 1000 Å isolierschicht Vth -1,5V +2,5V Das Diffusionsverfahren besteht aus einem Vorniederschlag und einer Eintreibdiffusion. Der Vorniederschlag besteht darin, 3203 auf der Fläche des Siliziumsubstrats unter Verwendung von BBr) und trockenem 02 niederzuschlagen, um eine dünne Diffusionsschicht in der Fläche dea Substrats zu bilden. Der Flächenwiderstand in der sache des Substrats beträgt 20 Ohm pro Flächeneinheit Die Eintreibdiffusion umfaßt zwei Diffusionsvorgänge.
  • Zuerst wird bei der Vorbehandlung nasses 03r das dadurch hergestellt worden ist, daß trockenes O2 durch Wasser von 80°C geleitet wird, bei einer Strömungsgeschwindigkeit von 2 l/min gesteuert und eine Diffusion wird bei 1000°C 15 Minuten lang ausgeführt. Der Grund, warum nasses 02 verwendet wird, besteht darin, H2 des Dampft auszunutzen, um die Diffusion zu beschleunigen. Darauf folgt eine Hauptdiffusionsbehandlung, bei der eine Diffusion in einer Atmosphäre von trockenem N bei 105000 40 Minuten lang ausgeführt wird. Als Ergebnis der Diffusion in die Quelle S und den Abfluß D ist der Flächenwiderstand 30 Ohm pro Flächeneinheit und ist die Ubergangstiefe 1,2 Mikron. Die Schwellwertspannung Vth des somit erhaltenen Transistors ist in Tabelle 5 angegeben.

Claims (5)

P a t e n t a n s p r ü c h e
1. Verfahren zum Herstellen eines Feldeffekttransistors mit isoliertem Tor in dem Aufbau Metall-Isolierschicht-Halbleiter, dadurch gekennzeichnet, daß die Isolierschicht mit einer Isolierschicht hoher Reinheit und mit einer verringerten Natriummenge gebildet wird und daß eine vorbestimmte Fremdstoffmenge zum Herstellen des P- oder N-Leitfähigkeitstyps des Halbleiters in die Isolierschicht eingebracht wird, wodurch die Ladungsverteilung oder der Leitfähigkeitstyp der Fläche des Halbleiters eingestellt wird.
2. Verfahren zum Herstellen eines Feldeffekttransistors(IG-FET) mit isoliertem Tor mit einem Transistor des Verarmungstyps, der als Last mit einem Transistor des Anreicherungstyps gekeppelt ist, dadurch gekennzeichnet, daß eine Isolierschicht mit hoher Reinheit und mit einer verringerten Natriummenge gebildet wird, daß die Dicken der Isolierschichten der Transistoren der beiden Typen verschieden voneinander ausgewählt werden und daß eine vorbestimmte Grundstoffmenge in die Isolierschicht eingebracht wird, um den Leitfähigkeitstyp des Halbleiters P- oder N-leitend zu machen, wodurch die Transistoren beider Typen erhalten werden.
3. Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Transistor des Anreicherungstyps und einem Transistor des Verarmungstyps, die auf demselben Halbleitersubstrat gebildet sind, dadurch gekennzeichnet, daß eine auf dem Halbleitersubstrat entsprechend dem Tor des Transistors des Anreicherungstyps gebildete Torisolierschicht dicker als entsprechend dem Tor des Transistors des Verarmungstyps wird und ein Fremdstoff mit zu dem Halbleiter entgegengesetzem Leitfähigkeitsyp in den Halbleiter diffundiert wird, wodurch ein leitfähiger Kanal desselben Leitfähigkeitstyps wie die diffundierten Quellen- und Abflußschichten unmittelbar unter der Torisolierschicht des Transistors den Verarmungstyps gebildet wird,
4. Verfahren zum Herstellen einer Halbleitervorrichtung mit Seite an Seite auf demselben Halbleitersubstrat liegenden Feldeffekttransistorelementen des Anreicherungstyps und des Verarmungstyps, dadurch gekennzeichnet daX Torisolierschichten jeweils an den Stellen der Torelektroden der Feldeffekttransistorelemente gebildet werden, daß eine für einen Fremdstoff schwer zu diffundierende Isolierschicht auf der Torisolierschicht des einen Feldeffekttransistorelemente gabildet wird und daß gleichzeitig das Feldeffekttransistorelement mit der nicht in die Torisolierschicht diffundierten Fremdstoff, um darin kein elektrisches Feld zu erzeugen, und das Feldeffektransistorelement mit dem in dio Torisoliersschicht diffundierten Fremdstoff, um darin ein elektrisches Feld zu erzeugen, gebildet werden.
5. Verfahren zum Herstellen einer Halbleitervorrichtung mit Feldeffekttransistorelementen des Anreicherungs typs ud des Verarmungstyps. die Seite an Seite auf demselben Halbleitersubstrat gebildet sind, dadurch gekennzeichnet, daß die Torisolierschichten jeweils an den Stellen der Torelektroden der Feldeffekttransistor elemente gebildet werden. daß eine für einen Fremdstoff schwer zu diffundierende Isolierschicht auf der Tor Isolierschicht des einen Feldeffekttransistorelements gebildet wird, daß der Fremdstoff in das Halbleitersubstrat diffundiert wird und daß gleichzeitig das Feldeffekttransistorelement mit dem nicht in die Fläche des Halbleiters ueber die Torisolierschicht diffundierten Fremdstoff und das Feldeffekttransistor element mit dem in die Fläche des Halbleiters titer die Torisolierschicht diffundierten Fremdstoff gebildet werden,
DE19722245165 1971-09-18 1972-09-14 Verfahren zum herstellen einer halbleitervorrichtung Ceased DE2245165A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7290071A JPS4840386A (de) 1971-09-18 1971-09-18
JP182472A JPS4871887A (de) 1971-12-27 1971-12-27
JP47003301A JPS4871976A (de) 1971-12-28 1971-12-28
JP47059746A JPS4921079A (de) 1972-06-15 1972-06-15

Publications (1)

Publication Number Publication Date
DE2245165A1 true DE2245165A1 (de) 1973-04-26

Family

ID=27453490

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722245165 Ceased DE2245165A1 (de) 1971-09-18 1972-09-14 Verfahren zum herstellen einer halbleitervorrichtung

Country Status (4)

Country Link
DE (1) DE2245165A1 (de)
FR (1) FR2153004B1 (de)
GB (1) GB1379838A (de)
NL (1) NL165331C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2841201A1 (de) * 1977-09-29 1979-04-05 Philips Nv Verfahren zur herstellung einer halbleiteranordnung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1039154B (it) * 1974-08-12 1979-12-10 Ibm Miglioramento a processi di fabricazione di dispositivi impieganti semiconduttori particolarmente strutture mos

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2841201A1 (de) * 1977-09-29 1979-04-05 Philips Nv Verfahren zur herstellung einer halbleiteranordnung

Also Published As

Publication number Publication date
FR2153004A1 (de) 1973-04-27
NL165331B (nl) 1980-10-15
GB1379838A (en) 1975-01-08
NL7212627A (de) 1973-03-20
FR2153004B1 (de) 1977-04-01
NL165331C (nl) 1981-03-16

Similar Documents

Publication Publication Date Title
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE3019850C2 (de)
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE4112072C2 (de) MIS-Transistor mit hoher Stehspannung und Verfahren zu seiner Herstellung
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE3688057T2 (de) Halbleitervorrichtung und Methode zur Herstellung.
DE19744687A1 (de) Feldeffekttransistor und Herstellungsverfahren desselben
DE2512373B2 (de) Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone
DE1913052A1 (de) Halbleitervorrichtung
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
CH623959A5 (de)
DE2455730B2 (de) Feldeffekt-Transistor
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2441432A1 (de) Feldeffekt-transistor, damit aufgebaute logikschaltung und verfahren zur herstellung derselben
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE2823967A1 (de) Npn-transistor
DE2529598B2 (de) Verfahren zur herstellung einer monolithisch integrierten halbleiterschaltung mit bipolaren transistoren
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
DE1948921A1 (de) Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
DE19517002A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE2419019A1 (de) Verfahren zum herstellen eines sperrschichtfeldeffekttransistors
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes

Legal Events

Date Code Title Description
8131 Rejection