DE3013563C2 - - Google Patents
Info
- Publication number
- DE3013563C2 DE3013563C2 DE3013563A DE3013563A DE3013563C2 DE 3013563 C2 DE3013563 C2 DE 3013563C2 DE 3013563 A DE3013563 A DE 3013563A DE 3013563 A DE3013563 A DE 3013563A DE 3013563 C2 DE3013563 C2 DE 3013563C2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor substrate
- iii
- insulating layer
- mis device
- formula
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 6
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 claims description 5
- 239000003708 ampul Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 claims 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims 1
- LSNNMFCWUKXFEE-UHFFFAOYSA-N Sulfurous acid Chemical compound OS(O)=O LSNNMFCWUKXFEE-UHFFFAOYSA-N 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 239000007789 gas Substances 0.000 claims 1
- 229910000037 hydrogen sulfide Inorganic materials 0.000 claims 1
- 229910052717 sulfur Inorganic materials 0.000 claims 1
- 239000011593 sulfur Substances 0.000 claims 1
- 125000000101 thioether group Chemical group 0.000 claims 1
- 238000000034 method Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- -1 Ge2N Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Lasers (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
Die Erfindung betrifft eine MIS-Vorrichtung der im
Oberbegriff des Patentanspruchs 1 genannten Art sowie
Verfahren zu deren Herstellung. Eine derartige
MIS-Vorrichtung ist durch die DE-OS 15 89 922 bekannt, in
welcher als III-V-Verbindung speziell GaAs genannt ist.
Seit bereits einigen Jahren zeigt sich ein wachsendes Interesse
an den Halbleiterverbindungen des Typs III-V (z. B.
GaAs oder InP). Diese Materialien zeigen bemerkenswerte Eigenschaften, die sie ganz besonders zur Herstellung
von integrierten elektronischen Bauelementen des
MIS-Typs bestimmen, deren Eigenschaften sie im Vergleich
mit den herkömmlichen Bauelementen auf Silicium- und Germaniumbasis
beträchtlich verbessern sollten. Zu diesen
Eigenschaften gehören die hohe Elektronenbeweglichkeit
(in der Größenordnung von 10 000 cm/s für GaAs
und 5000 cm/s für InP gegenüber nur 1200 cm/s für Si und 3500 cm/s
für Ge), die Breite des verbotenen Energiebandes (in der
Größenordnung von 1,4 eV gegenüber 1,1 eV für Si und 0,7 eV
für Ge) und der hohe spezifische Widerstand (in der Größenordnung
von 10⁶ Ωcm).
Jedoch wurden die in diese III-V-Verbindungen gesetzten
Hoffnungen nicht von Erfolg gekrönt, was insbesondere darauf
zurückzuführen ist, daß sich die Herstellung einer geeigneten
Isolierstoff-Halbleiter-Grenzfläche als sehr schwierig
erwiesen hat. Man hat versucht, Isolierstoffe, wie z. B.
SiO₂, Al₂O₃, Si₃N₄, Ge₂N, GaN usw. . . . abzuscheiden, doch
weisen die bei diesen Isolierstoff-Halbleiter-Grenzflächen
erhaltenen elektrischen Eigenschaften (Strom-Spannung,
Kapazität-Spannung, Grenzflächenladungen) nicht die zur
Herstellung von MIS-Bauelementen erforderliche Qualität
auf.
Die oben erwähnte DE-OS 15 89 922 offenbart als
Isolierschichtmaterial gleichartiger Gitterstruktur und
im wesentlichen gleicher Gitterkonstante wie das
Halbleitersubstratmaterial solche Stoffe, die keine
Verbindungen des Halbleitersubstratmaterials sind,
beispielsweise Isolierschichten aus GaAs, ZnS oder
ZnS/ZnSe-Mischkristall für ein Germaniumsubstrat, die
vorteilhaft durch Epitaxie erzeugt oder aufgedampft
werden.
Der Erfindung liegt die Aufgabe zugrunde, eine
MIS-Vorrichtung der im Oberbegriff des Patentanspruchs 1
genannten Art sowie Verfahren zu deren Herstellung
anzugeben, gemäß denen die Isolierschicht aus einer
Verbindung des Halbleitersubstratmaterials besteht.
Diese Aufgabe wird hinsichtlich der MIS-Vorrichtung
erfindungsgemäß durch die Merkmale im kennzeichnenden
Teil des Patentanspruchs 1 gelöst.
Vorzugsweise ist die III-V-Verbindung des Halbleitersubstrats
GaAs oder InP. Man kann aber auch davon
abgeleitete Verbindungen, z. B. GaAs1-x P x , wo x unter 1
ist, dafür verwenden.
Die Erfinder stellten fest, daß das Sulfid (AIIIBV)S₄ bei
der Herstellung von Isolierstoff-Halbleiter-Grenzflächen
eine besondere Rolle gegenüber den Isolierstoffen des Standes
der Technik spielt, da der Molekularaufbau dieses Materials
dem des Substrats analog ist. Zufällig handelt es
sich um ein tetraedrische Struktur. Die dem Substrat eigene kristallographische
Umgebung wird daher bei dessen Passivierung bewahrt.
Die nach dem Stand der Technik verwendeten Isolierstoffe
weisen dagegen diese tetraedrische Struktur nicht auf, und
ihre Verwendung verursacht unvermeidlich einen "Bruch" in
der Grenzfläche und damit das Auftreten von elektrischen
Ladungen, die die Unregelmäßigkeiten der chemischen Zusammensetzung
kompensieren.
Die Kontinuität der Kristallstruktur, die mit der erfindungsgemäß
auf dem eine (110)-Orientierung aufweisenden Halbleitersubstrat
gebildeten
Sulfidschicht der Formel (AIIIBV)S₄ erhalten wird, führt im Gegensatz
dazu zu einer Restladungsdichte an der Grenzfläche, die
sehr viel geringer ist, was bei der Anwendung in der
Mikroelektronik sehr günstig ist.
Somit ist die Wahl des Sulfids (AIIIBV)S₄ zum Passivieren
eines Halbleitersubstrats (AIIIBV) nicht einfach eine Frage
der chemischen Zusammensetzung. Diese Wahl wird durch viel
komplexere Überlegungen diktiert, die die innere Funktion
der Halbleiterbauteile des Isolierstoff-Halbleiter-Typs berühren.
Die erfindungsgemäße MIS-Vorrichtung ist einerseits als
Bauelement mit hoher Geschwindigkeit und hohem
Integrationsgrad in der Mikroelektronik, andererseits
als optoelektronisches Bauelement, z. B. Halbleiterlaser,
mit passiverten Flächen verwendbar. Die Verwendung des
erfindungsgemäß für die Isolierschicht vorgeschlagenen
Sulfids der Formel (AIIIBV)S₄ ergibt bei den optoelektronischen
Bauelementen einen zusätzlichen Vorteil
gegenüber den Oxid-Halbleiter-Strukturen, da im letzteren
Fall das beim Passivierungsverfahren auftretende Oxid
eine sehr aktive Falle im Halbleiter darstellt, die dem
Wirkungsgrad der Anordnung schadet.
Die obengenannte Aufgabe wird hinsichtlich der Verfahren
erfindungsgemäß durch die Merkmale in den kennzeichnenden
Teilen der Patentansprüche 4 und 5 gelöst.
Das Verfahren nach Patentanspruch 4 kann durchgeführt
werden, indem man die Ampulle in einen Ofen einführt, auf
eine Temperatur in der Größenordnung von 400°C bringt
und nach Erhalten der gewünschten (AIIIBV)S₄-Isolierschichtdicke
auf Raumtemperatur abkühlen läßt, wonach man
das beschichtete Halbleitersubstrat aus der Ampulle
entnimmt.
Claims (5)
1. MIS-Vorrichtung mit einem einkristallinen Halbleitersubstrat
aus einer III-V-Verbindung der Formel AIIIBV
und mit einer das Halbleitersubstrat überziehenden
Isolierschicht aus hochohmigen Material, das zur
Vermeidung von Oberflächenzuständen an der Grenzfläche
zwischen Halbleitersubstrat und Isolierschicht eine
gleichartige Gitterstruktur und und eine im wesentlichen
gleiche Gitterkonstante wie das Material des Halbleitersubstrats
aufweist,
dadurch gekennzeichnet,
daß das Halbleitersubstrat eine kristallographische
(110)-Orientierung aufweist und daß die Isolierschicht
aus einem Sulfit des Materials des Halbleitersubstrats
der Formel (AIIIBV)S₄ besteht.
2. MIS-Vorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß die III-V-Verbindung GaAs ist.
3. MIS-Vorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß die III-V-Verbindung InP ist.
4. Verfahren zum Herstellen einer MIS-Vorrichtung nach
einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
daß aus einem Halbleitermaterial der Formel AIIIBV ein
einkristallines Halbleitersubstrat mit kristallographischer
(110)-Orientierung hergestellt wird und daß
das Halbleitersubstrat in einer Schwefel oder Schwefelwasserstoff
enthaltenden Ampulle für eine der gewünschten
(AIIIBV)S₄-Isolierschichtdicke entsprechende Zeitdauer
auf 400°C erhitzt wird.
5. Verfahren zum Herstellen einer MIS-Vorrichtung nach
einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
aus einem Halbleitermaterial der Formel AIIIBV ein
einkristallines Halbleitersubstrat mit kristallographischer (110)-Orientierung hergestellt wird und daß
das Halbleitersubstrat in einer das Sulfid (AIIIBV)S₄
enthaltenden Ampulle einem Temperaturgradienten ausgesetzt
wird, der zu einer Abscheidung des Sulfids aus
der Gasphase auf dem Halbleitersubstrat führt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7909044A FR2454184A1 (fr) | 1979-04-10 | 1979-04-10 | Structure de type isolant-semi-conducteur dans laquelle le semi-conducteur est un compose iii-v et l'isolant un sulfure, et procedes de fabrication de cette structure |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3013563A1 DE3013563A1 (de) | 1980-10-23 |
DE3013563C2 true DE3013563C2 (de) | 1989-04-13 |
Family
ID=9224170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803013563 Granted DE3013563A1 (de) | 1979-04-10 | 1980-04-09 | Bauteil vom isolierstoff-halbleiter- typ, in dem der halbleiter eine iii-v- verbindung und der isolierstoff ein sulfid sind und verfahren zur herstellung eines solchen bauteils |
Country Status (6)
Country | Link |
---|---|
US (1) | US4320178A (de) |
JP (1) | JPS55140235A (de) |
DE (1) | DE3013563A1 (de) |
FR (1) | FR2454184A1 (de) |
GB (1) | GB2046994B (de) |
NL (1) | NL8002043A (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4447469A (en) * | 1982-06-10 | 1984-05-08 | Hughes Aircraft Company | Process for forming sulfide layers by photochemical vapor deposition |
US4513057A (en) * | 1982-06-10 | 1985-04-23 | Hughes Aircraft Company | Process for forming sulfide layers |
AU559363B2 (en) * | 1982-06-22 | 1987-03-05 | Hughes Aircraft Co. | Low temperature process for depositing epitaxial layers |
GB2133928B (en) * | 1982-12-04 | 1986-07-30 | Plessey Co Plc | Coatings for semiconductor devices |
US4590130A (en) * | 1984-03-26 | 1986-05-20 | General Electric Company | Solid state zone recrystallization of semiconductor material on an insulator |
US4632886A (en) * | 1984-09-28 | 1986-12-30 | Texas Instruments Incorporated | Sulfidization of compound semiconductor surfaces and passivated mercury cadmium telluride substrates |
JPS61275191A (ja) * | 1985-05-29 | 1986-12-05 | Furukawa Electric Co Ltd:The | GaAs薄膜の気相成長法 |
FR2604826B1 (fr) * | 1986-10-06 | 1989-01-20 | France Etat | Procede de formation d'une couche isolante comportant du sulfure, derives sulfures obtenus et appareillage pour la mise en oeuvre du procede |
US4751200A (en) * | 1987-03-04 | 1988-06-14 | Bell Communications Research, Inc. | Passivation of gallium arsenide surfaces with sodium sulfide |
US4811077A (en) * | 1987-06-18 | 1989-03-07 | International Business Machines Corporation | Compound semiconductor surface termination |
US4843037A (en) * | 1987-08-21 | 1989-06-27 | Bell Communications Research, Inc. | Passivation of indium gallium arsenide surfaces |
JP2659830B2 (ja) * | 1989-11-06 | 1997-09-30 | シャープ株式会社 | 半導体レーザ素子及びその製造方法 |
JP2650769B2 (ja) * | 1989-02-03 | 1997-09-03 | シャープ株式会社 | 半導体レーザ装置の製造方法 |
US5393680A (en) * | 1990-08-01 | 1995-02-28 | Sumitomo Electric Industries, Ltd. | MIS electrode forming process |
US5760462A (en) * | 1995-01-06 | 1998-06-02 | President And Fellows Of Harvard College | Metal, passivating layer, semiconductor, field-effect transistor |
WO1996021251A1 (en) * | 1995-01-06 | 1996-07-11 | President And Fellows Of Harvard College | Minority carrier device |
US6793906B2 (en) | 2002-04-04 | 2004-09-21 | Robert W. Shelton | Methods of making manganese sulfide |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1273484B (de) * | 1963-08-01 | 1968-07-25 | Siemens Ag | Verfahren zum Herstellen von reinem, gegebenenfalls dotiertem Halbleitermaterial mittels Transportreaktionen |
DE1589922A1 (de) * | 1967-01-26 | 1970-04-09 | Ibm Deutschland | Verfahren zur Herstellung von Halbleiterbauelementen |
US3519492A (en) * | 1967-12-21 | 1970-07-07 | Dow Chemical Co | Process for the production of pure semiconductor materials |
US3914784A (en) * | 1973-12-10 | 1975-10-21 | Hughes Aircraft Co | Ion Implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates |
JPS5120154A (ja) * | 1974-08-09 | 1976-02-18 | Takeshi Kawai | Jidoshikikansosochi |
-
1979
- 1979-04-10 FR FR7909044A patent/FR2454184A1/fr active Granted
-
1980
- 1980-04-02 US US06/136,568 patent/US4320178A/en not_active Expired - Lifetime
- 1980-04-08 NL NL8002043A patent/NL8002043A/nl not_active Application Discontinuation
- 1980-04-08 GB GB8011537A patent/GB2046994B/en not_active Expired
- 1980-04-09 DE DE19803013563 patent/DE3013563A1/de active Granted
- 1980-04-10 JP JP4745680A patent/JPS55140235A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
US4320178A (en) | 1982-03-16 |
JPS55140235A (en) | 1980-11-01 |
GB2046994A (en) | 1980-11-19 |
FR2454184B1 (de) | 1982-09-24 |
JPS6328339B2 (de) | 1988-06-08 |
DE3013563A1 (de) | 1980-10-23 |
NL8002043A (nl) | 1980-10-14 |
GB2046994B (en) | 1983-05-25 |
FR2454184A1 (fr) | 1980-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3013563C2 (de) | ||
DE3490007C2 (de) | ||
DE2655341C2 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung | |
DE3208239C2 (de) | Oberflächenwellenbauelement | |
DE69631662T2 (de) | GaAs-SUBSTRAT MIT GRADIERT ZUSAMMENGESETZTEM AeGaAsSb-PUFFER ZUR HERSTELLUNG VON FELDEFFEKTTRANSISTOREN MIT HOHEM INDIUM-GEHALT | |
DE2416550A1 (de) | Verfahren zum aufwachsen von uebergitterstrukturkristallen | |
DE2818261C2 (de) | Verfahren zur Herstellung von Galliumarsenid-Solarzellen | |
DE2931032A1 (de) | Halbleiteranordnung | |
DE2730566C3 (de) | Halbleitervorrichtung mit einem pn-übergang und Verfahren zu ihrer Herstellung | |
EP1410442A1 (de) | Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement | |
EP0681314B1 (de) | Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung | |
DE3217026A1 (de) | Halbleitervorrichtung | |
DE60210912T2 (de) | Verfahren zum Bilden von Keimschichten für die Herstellung ferroelektrischer Dünnschichten mittels MOCVD auf Gateoxiden hoher Dielektrizitätskonstanten | |
DE2739762A1 (de) | Verfahren zur stabilisierenden oberflaechenbehandlung von halbleiterkoerpern | |
DE3810243C2 (de) | Supraleitende Dünnfilme und Verfahren zu ihrer Herstellung | |
DE4427715C1 (de) | Komposit-Struktur mit auf einer Diamantschicht und/oder einer diamantähnlichen Schicht angeordneter Halbleiterschicht sowie ein Verfahren zu deren Herstellung | |
DE1544287A1 (de) | Verfahren zum Herstellen einer Schutzschicht aus einer Silizium-oder Germaniumstickstoff-Verbindung an der Oberflaeche eines Halbleiterkristalls | |
DE2703518A1 (de) | Verfahren zur beschleunigten zuechtung von kristallen aus der gasphase und durch dieses verfahren hergestellte erzeugnisse | |
DE2519360A1 (de) | Aluminiumhaltiges mittel und ein verfahren zu seinem auftragen auf ein substrat | |
DE2154386B2 (de) | Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch | |
DE2430859C3 (de) | Verfahren zum Herstellen einer oxydierten, bordotierten Siliciumschicht auf einem Substrat | |
DE2422970B2 (de) | Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase | |
DE3301479A1 (de) | Verfahren zum herstellen eines halbleiterelementes | |
EP0831520A2 (de) | Verfahren zur Herstellung einer MIS-Struktur auf Siliziumkarbid (SiC) | |
DE3313163A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8128 | New person/name/address of the agent |
Representative=s name: BEETZ SEN., R., DIPL.-ING. BEETZ JUN., R., DIPL.-I |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |