DE60210912T2 - Verfahren zum Bilden von Keimschichten für die Herstellung ferroelektrischer Dünnschichten mittels MOCVD auf Gateoxiden hoher Dielektrizitätskonstanten - Google Patents

Verfahren zum Bilden von Keimschichten für die Herstellung ferroelektrischer Dünnschichten mittels MOCVD auf Gateoxiden hoher Dielektrizitätskonstanten Download PDF

Info

Publication number
DE60210912T2
DE60210912T2 DE60210912T DE60210912T DE60210912T2 DE 60210912 T2 DE60210912 T2 DE 60210912T2 DE 60210912 T DE60210912 T DE 60210912T DE 60210912 T DE60210912 T DE 60210912T DE 60210912 T2 DE60210912 T2 DE 60210912T2
Authority
DE
Germany
Prior art keywords
ferroelectric
thin film
pgo
layer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60210912T
Other languages
English (en)
Other versions
DE60210912D1 (de
Inventor
Tingkai Vancouver Li
Sheng Teng Camas Hsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Application granted granted Critical
Publication of DE60210912D1 publication Critical patent/DE60210912D1/de
Publication of DE60210912T2 publication Critical patent/DE60210912T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)

Description

  • Damit in Zusammenhang stehende Anmeldungen
  • Diese Anmeldung bezieht sich auf die US-Patentanmeldung, Serien-Nr. US 2 003 082 909 , eingereicht am 30. Oktober 2001, für Gate-Oxide mit hoher Dielektrizitätskonstante mit Pufferschichten von Ti für MFOS-Eintransistor-Speicheranwendungen.
  • Gebiet der Erfindung
  • Diese Erfindung bezieht sich auf ferroelektrische Dünnschichtverfahren, ferroelektrische Speichervorrichtungsstrukturen und integrierte Verfahren für ferroelektrische nichtflüchtige Speichervorrichtungen und insbesondere auf ein Verfahren zur Herstellung einer ferroelektrischen Dünnschicht, gebildet auf einem Gate-Oxid mit hoher Dielektrizitätskonstante.
  • Hintergrund der Erfindung
  • Metall-, Ferroelektrika-, Oxid- und Silicium(MFOS)-Transistor-ferroelektrische Speichervorrichtungen wurden in den diesbezüglichen Anmeldungen vorgeschlagen. Um eine MFOS-Transistorspeichervorrichtung mit erwünschten Charakteristika bereitzustellen, muss das Oxid nicht mit dem ferroelektrischen und Siliciumsubstrat reagieren, noch in es diffundieren. Andererseits sollten auf einer Oxidschicht abgeschiedene ferroelektrische Dünnschichten gute ferroelektrische Eigenschaften zur Verwendung in einem Speichertransistor aufweisen. Homogene ferroelektrische Dünnschichten mit erwünschten ferroelektrischen Eigenschaften sind schwierig auf Gate-Oxiden abzuscheiden, weil die Grenzfläche zwischen dem Gate-Oxid mit hoher Dielektrizitätskonstante und den ferroelektrischen Materialien nicht passt. Das nicht Passen resultiert in statistischen ferroelektrischen Dünnschichten, wie PGO, und einer gröberen Oberflächenrauigkeit. Saatschichtverfahren wurden für MFOS-Transistor-ferroelektrische Speicheranwendungen entwickelt, um die Grenzflächen-Fehlanpassung zu lösen.
  • Zusammenfassung der Erfindung
  • Die Erfindung besteht aus einem Verfahren zum Bilden einer ferroelektrischen Dünnschicht auf einer Schicht mit hoher Dielektrizitätskonstante gemäß Anspruch 1.
  • Es ist ein Ziel der Erfindung, eine Saatschicht aus FE-Material bereitzustellen, um das FE-Abscheidungsverfahren zu verbessern.
  • Ein weiteres Ziel der Erfindung ist es, eine FE-Vorrichtung bereitzustellen, die nicht durch eine Grenzflächen-Fehlanpassung verschlechtert wird.
  • Ein weiteres Ziel der Erfindung ist es, eine FE-Vorrichtung unter Verwendung eines Saatschichtverfahrens bereitzustellen, um homogene ferroelektrische Dünnschichten auf einem Gate-Oxid mit hoher Dielektrizitätskonstante, wie ZrO2, HfO2 und (ZrxHf1-x)O2, bei einer MFOS-Transistor-ferroelektrischen Speicheranwendung abzuscheiden.
  • Ein weiteres Ziel der Erfindung ist es, eine MFOS-Eintransistor-Vorrichtung bereitzustellen.
  • Diese Zusammenfassung und Ziele der Erfindung werden bereitgestellt, um ein schnelles Verständnis der Art und Weise der Erfindung zu ermöglichen. Ein noch tieferes Verständnis der Erfindung kann anhand der folgenden detaillierten Beschreibung der bevorzugten Ausführungsform der Erfindung im Zusammenhang mit den Zeichnungen erhalten werden.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine PGO-Dünnschicht, wie abgeschieden, ohne eine Saatschicht.
  • 2 zeigt die PGO-Dünnschicht von 1 nach Härten.
  • 3 zeigt das Röntgenbeugungsmuster einer PGO-Saatschicht und einer PGO-Dünnschicht, wie gewachsen und nach Härten.
  • 4 zeigt eine PGO-Dünnschicht, wie gewachsen, abgeschieden auf einer Schicht mit hoher Dielektrizitätskonstante mit einer Saatschicht.
  • 5 zeigt die PGO-Dünnschicht von 4 nach Härten.
  • 6 zeigt eine K-S-Kurve (Kapazitäts-Spannungs-Kurve) eines PGO-MFOS-Kondensators, aufgebaut gemäß dem Verfahren der Erfindung.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Um die Herstellung einer ferroelektrischen Schicht auf einer Schicht mit hoher Dielektrizitätskonstante zu erläutern, wurde eine ferroelektrische (FE) Dünnschichtmetallferroelektrische Oxidsilicium(MFOS)-Struktur zum Einbeziehen in eine Eintransistorspeichervorrichtung als ein Beispiel des Verfahrens der Erfindung ausgewählt. Um geeignete elektrische Eigenschaften in einer MFOS-Transistorspeichervorrichtung zu erhalten, wird gemäß dem Verfahren der Erfindung für eine MFOS-Transistor-ferroelektrische Speicheranwendung eine Saatschicht hergestellt. Ein glatter ferroelektrischer Anschluss von Germaniumoxid(Pb5Ge3O11)(PGO)-Dünnschichten kann auf einem Gate-Oxid mit hoher Dielektrizitätskonstante, wie ZrO2, HfO2 oder (Zrx, Hf1-x)O2, abgeschieden werden, wobei die PGO-Dünnschicht eine geringe Oberflächenrauigkeit und gleichmäßige Dicke unter Verwendung des Saatschicht-MOCVD-Verfahrens der Erfindung aufweist.
  • Das Verfahren der Erfindung
  • In der bevorzugten Ausführungsform des Verfahrens der Erfindung wird ein Silicium-Wafer des P-Typs als Substrat einer MFOS-Eintransistor-Speicherzelle verwendet. Der Silicium-Wafer wird unter Verwendung von SC1 + SC2 gereinigt, worin SC1 eine Mischung von 5.500 ml deionisiertem Wasser, 1.100 ml NH4OH und 1.100 ml H2O2 ist, und worin SC2 eine Mischung von 6.000 ml deionisiertem Wasser, 1.000 ml HCl und 1.000 ml H2O2 ist. Das Oberflächenoxid wird durch ein HF-Tauchätzen entfernt. Die Schicht mit Material hoher Dielektrizitätskonstante, wie eine HfO2- und (Zr0,5Hf0,5)O2-Dünnschicht mit einer Dicke zwischen etwa 3,5 bis 15 nm, wird in der bevorzugten Ausführungsform durch Zerstäuben auf einem Siliciumsubstrat abgeschieden. Der Silicium-Wafer mit den HfO2- und (Zr0,5Hf0,5)O2-Schichten wird zwischen etwa 500°C und 550°C in einer reinen Sauerstoffatmosphäre gehärtet, um vollständige Oxidation zu erreichen. Ein Oxid-MOCVD-Reaktor wird zum Wachsen lassen einer Schicht mit einer Dicke zwischen etwa 200 bis 300 nm einer c-Achsen orientierten Pb5Ge3O11-(PGO)-Dünnschicht auf der (Zr0,5Hf0,5)O2-Schicht verwendet. Eine Kopfelektrode aus Platin mit einer Dicke von etwa 100 nm wird durch eine Elektronenstrahl-Verdampfungstechnik abgeschieden.
  • Für die MOCVD-Abscheidung von FE-Material, [Pb(thd)2] und [Ge(ETO)4], worin thd C11H19O2 und ETO OC2H5 ist, werden in einem molaren Verhältnis von etwa 5,0:3 bis 5,5:3 in einem gemischten Lösungsmittel von Butylether oder Tetrahydrofuran, Isopropanol und Tetraglym im molaren Verhältnis von etwa 8:2:1 gelöst, um eine Vorläuferlösung zu bilden. Die Vorläuferlösung hat eine Konzentration von etwa 0,1 M/L PGO. Die Lösung wird in einem Verdampfer bei einer Temperatur im Bereich zwischen etwa 180°C und 240°C durch eine Pumpe mit einer Flußrate zwischen etwa 0,05 ml/min bis 0,20 ml/min injiziert, um Vorläufergase zu bilden. Die Zuführleitung wird bei einer Temperatur zwischen etwa 185°C bis 245°C gehalten.
  • Das FE-Saatschicht-MOCVD- und Härtungsverfahren in der bevorzugten Ausführungsform umfasst das Abscheiden einer Schicht einer c-Achsen-orientierten PGO-Dünnschicht, abgeschieden auf dem (Zr0,5Hf0,5)O2 mit hoher Dielektrizitätskonstante wie folgt: Die Abscheidungstemperaturen betragen zwischen etwa 500°C und 540°C und der Druck liegt zwischen etwa 1 Torr und 5 Torr; die Sauerstoffpartialdrücke liegen zwischen etwa 20% bis 30%, die Verdampfertemperatur beträgt zwischen etwa 180°C bis 200°C; die Lösungszuführungsgeschwindigkeiten betragen zwischen etwa 0,05 ml/min bis 0,1 ml/min, und die Abscheidungszeit beträgt zwischen etwa 5 Minuten bis 20 Minuten.
  • Der Hauptkörper oder die obere FE-Schicht an PGO wird auf der Saatschicht bei einer relativ niederen Temperatur wie folgt abgeschieden: Die Abscheidungstemperaturen betragen zwischen etwa 380°C und 420°C und der Druck liegt zwischen etwa 5 Torr und 10 Torr; der Sauerstoffpartialdruck beträgt zwischen etwa 30% und 40%, die Verdampfertemperatur liegt zwischen etwa 200°C und 240°C; die Lösungsfreisetzungsgeschwindigkeit liegt zwischen etwa 0,1 ml/min bis 0,2 ml/min und die Abscheidungszeit liegt zwischen etwa 1 Stunde bis 3 Stunden, abhängig von der gewünschten Filmdicke.
  • Die Nachabscheidungs-Härtungstemperatur beträgt zwischen etwa 520°C bis 560°C für zwischen etwa 30 Minuten und 1 Stunde in einer reinen Sauerstoffatmosphäre. Die Phasen der Filme werden unter Verwendung von Röntgenbeugung identifiziert. Die Kapazität der PGO-MFOS-Kondensatoren wird unter Verwendung eines Keithley-182 CV-Analysators gemessen.
  • Ergebnisse
  • Um eine glatte PGO-Dünnschicht mit geringer Oberflächenrauheit und enthaltend relativ kleine Teilchen zu bilden, muss eine PGO-Dünnschicht bei einer relativ niedrigen Abscheidungstemperatur abgeschieden und dann bei einer relativ höheren Temperatur gehärtet werden, um gleichmäßiges Kornwachstum zu fördern. Die Versuchsergebnisse zeigen, dass glatte amorphe PGO-Dünnschichten nach einer Hochtemperaturhärtung sehr rau werden, wie gezeigt durch die REM-Photos von 1 und 2. Der Grund für die raue Oberfläche ist, dass es nicht genug Kristallkerne in der PGO-Dünnschicht gibt, die bei der niederen Temperatur abgeschieden werden, um gleichmäßiges Kornwachstum zu fördern, was in einer hohen Oberflächenrauigkeit resultiert.
  • Das Saatschicht-MOCVD-Verfahren des Verfahrens der Erfindung wurde entwickelt, um dieses Problem zu lösen. Eine PGO-Saatschicht wird bei relativ hoher Temperatur und einem relativ niederen Abscheidungsdruck abgeschieden. Die hieraus folgende niedrige Abscheidungsgeschwindigkeit und der relativ niedrige Sauerstoffpartialdruck vermeiden jegliche Gasphasenreaktion, woraus die Bildung von unerwünschten Teilchen resultieren kann. Die Bildung einer homogenen und kontinuierlichen c-Achsen-orientierten PGO-Saatschicht ist erforderlich für die darauf folgenden Dünnschicht-Wachstumsschritte. 3 zeigt das Röntgenbeugungsmuster einer PGO-Saatschicht, im allgemeinen bei 10, was die Gegenwart einer Einphasen-c-Achsen-Saatschicht zeigt.
  • Der nächste Schritt im Verfahren der Erfindung ist es, eine amorphe PGO-Dünnschicht auf der Saatschicht bei einer relativ niedrigen Abscheidungstemperatur wachsen zu lassen, und dann die PGO-Dünnschicht bei relativ hoher Temperatur zu härten, um die PGO-Dünnschicht vollständig zu kristallisieren. Weil die PGO-Saatschicht homogene Kristallkerne für das PGO-Kernwachstum während des Härteverfahrens bereitstellt, wird eine glatte und vollständig kristallisierte PGO-Dünnschicht gebildet. 3 zeigt ebenfalls die Röntgenbeugungsmuster von PGO-Dünnschichten, wie gewachsen 12, und nach dem Härten 14.
  • 4 ist ein REM-Photo einer PGO-Dünnschicht wie gewachsen auf (ZrxHf1-x)O2, während 5 ein REM-Photo der PGO-Dünnschicht nach dem Härten ist. Die PGO-Dünnschichten wie gewachsen sind sehr glatt und haben sehr niedrige Oberflächenrauigkeit. Nach dem Härten bei etwa 540°C nimmt die Korngröße der PGO-Dünnschicht, die gemäß des Verfahrens der Erfindung gebildet wurde, zu, aber die PGO-Dünnschicht ist weiterhin glatt, und das Härten hat fast keinen Einfluss auf die Oberflächenrauigkeit der Dünnschicht.
  • Platin-Kopfelektroden werden auf den PGO-Dünnschichten, hergestellt durch das Saatschicht-MOCVD-Verfahren des Verfahrens der vorliegenden Erfindung, abgeschieden, um einen MFOS-Kondensator zu bilden. 6 zeigt die K-S-Kurve eines PGO-MFOS-Kondensators, gebildet gemäß dem Saatschicht-MOCVD-Verfahren des Verfahrens der Erfindung. Das Speicherfenster von 1,5 bis 2,0 V wird ohne weiteres gemessen.
  • Eine homogene ferroelektrische Dünnschicht kann auf einem Gate-Oxid mit hoher Dielektrizitätskonstante abgeschieden werden, während ausgezeichnete ferroelektrische Eigenschaften gemäß dem Saatschicht-Verfahren der Erfindung aufrechterhalten werden. Die Saatschicht wird durch MOCVD abgeschieden. Eine homogene und glatte PGO-Dünnschicht mit niedriger Oberflächenrauigkeit und gleichmäßiger Dicke kann auf einer (ZrxHf1-x)O2-Schicht unter Verwendung des Saatschicht-MOCVD-Verfahrens der Erfindung abgeschieden werden. Die Speicherfenster von PGO-MFOS-Kondensatoren werden in einem Bereich von etwa 1,5 bis 2,0 V gemessen.
  • Somit wurden Saatschicht-Verfahren für MOCVD-ferroelektrische Dünnschichten, abgeschieden auf Gate-Oxiden mit hohen Dielektrizitätskonstanten, offenbart. Es ist verständlich, dass weitere Variationen und Modifikationen hiervon im Umfang der Erfindung, wie definiert in den angefügten Ansprüchen, durchgeführt werden können.

Claims (10)

  1. Verfahren zum Bilden einer ferroelektrischen Dünnschicht auf einer Schicht mit hoher Dielektrizitätskonstante, umfassend: Herstellen eines Siliziumsubstrats; Bilden einer Schicht mit hoher Dielektrizitätskonstante auf dem Substrat; Abscheiden einer ferroelektrischen PGO-Keimschicht bei einer höheren Temperatur auf der Schicht mit hoher Dielektrizitätskonstante unter Verwendung einer MOCVD-Abscheidungstechnik; Abscheiden einer ferroelektrischen PGO-Oberschicht auf der Keimschicht bei einer niedrigeren Temperatur unter Verwendung einer MOCVD-Abscheidungstechnik; und Härten des Substrats, der Schicht mit hoher Dielektrizitätskonstante und der ferroelektrischen Schichten, um eine ferroelektrische Dünnschicht zu bilden.
  2. Verfahren nach Anspruch 1, worin das Abscheiden einer Keimschicht das Abscheiden einer c-Achsen-orientierten PGO-Dünnschicht umfasst, bei einer Temperatur zwischen etwa 500°C bis 540°C, bei einem Druck zwischen etwa 133 bis 667 Pa (1 Torr bis 5 Torr) in einer Atmosphäre mit einem Sauerstoffpartialdruck zwischen etwa 20% bis 30%, bei einer Verdampfertemperatur zwischen etwa 180°C bis 200°C, worin eine Vorläuferlösung eine Zuführrate zwischen etwa 0,05 ml/min bis 0,1 ml/min für eine Abscheidungszeit zwischen etwa 5 Minuten bis 20 Minuten aufweist.
  3. Verfahren nach Anspruch 1, worin das Abscheiden einer ferroelektrischen Oberschicht das Abscheiden einer PGO-Dünnschicht umfasst, bei einer Abscheidungstemperatur zwischen etwa 380°C und 420°C, worin der Abscheidungsdruck zwischen etwa 5 Torr bis 10 Torr liegt, in einer Atmosphäre mit einem Sauerstoffpartialdruck zwischen etwa 30% bis 40%, bei einer Verdampfertemperatur zwischen etwa 200°C bis 240°C, worin eine Vorläuferlösung eine Zuführrate zwischen etwa 0,1 ml/min bis 0,2 ml/min aufweist und worin die Abscheidungszeit zwischen etwa 1 Stunde bis 3 Stunden aufweist.
  4. Verfahren nach Anspruch 1, worin das Härten ein Härten des Substrats bei einer Temperatur zwischen etwa 520°C bis 560°C für zwischen etwa 30 Minuten und 1 Stunde in einer reinen Sauerstoffatmosphäre umfasst.
  5. Verfahren nach den Ansprüchen 1, 2, 3 und 4, das weiterhin umfasst: Härten der Schicht mit hoher Dielektrizitätskonstante, um eine Oxidschicht zu bilden.
  6. Verfahren nach den Ansprüchen 1 oder 5, das weiterhin umfasst: Herstellen eines ferroelektrischen Vorläufers zur Abscheidung durch MOCVD, worin eine Lösung von [Pb(thd)2] und [Ge(ETO)4], worin thd C11H19O2 und ETO OC2H5 darstellt, in einem molaren Verhältnis von etwa 5,0:3 bis 5,5:3, in einem gemischten Lösungsmittel, bestehend aus Lösungsmitteln, ausgewählt aus der Gruppe von Lösungsmitteln, bestehend aus Butylether und Tetrahydrofuran, Isopropanol und Tetraglym, in einem molaren Verhältnis von etwa 8:2:1, gelöst werden, wobei die Lösung eine Konzentration von etwa 0,1 M/1 PGO aufweist, und worin die Lösung bei einer Temperatur im Bereich zwischen etwa 180°C bis 240°C durch eine Pumpe bei einer Flußrate zwischen etwa 0,05 ml/min bis 0,20 ml/min in einen Verdampfer injiziert wird, um ein Vorläufergas zu bilden, und worin eine MOCVD-Zuführleitung bei einer Temperatur zwischen etwa 185°C und 245°C gehalten wird.
  7. Verfahren nach den Ansprüchen 1 oder 5, worin das Bilden einer Schicht mit hoher Dielektrizitätskonstante das Bilden einer Schicht aus Material, ausgewählt aus der Gruppe von Materialien, bestehend aus HfO2 und (Zr0,5Hf0,5)O2, bis zu einer Dicke zwischen etwa 3,5 nm bis 15 nm aufweist.
  8. Verfahren nach den Ansprüchen 1 oder 5, worin das Herstellen des Siliziumsubstrats das Reinigen des Substrats unter Verwendung von SC1 + SC2 aufweist, wobei SC1 eine Mischung von 5500 ml deionisiertem Wasser, 1100 ml NH4OH und 1100 ml H2O2 darstellt, und SC2 eine Mischung von 6000 ml deionisiertem Wasser, 1000 ml HCl und 1000 ml H2O2 darstellt, und das weiterhin die Entfernung jeglichen Oberflächenoxids durch ein HF-Tauchätzen umfasst.
  9. Verfahren zur Herstellung eines MFOS-Kondensators mit einer ferroelektrischen Dünnschicht, abgeschieden auf einer Schicht mit hoher Dielektrizitätskonstante, umfassend das Bilden einer ferroelektrischen Dünnschicht auf einer Schicht mit hoher Dielektrizitätskonstante nach irgendeinem der vorangehenden Ansprüche und weiterhin umfassend die Schritte des Bildens einer Elektrode auf der ferroelektrischen Dünnschicht; und Metallisieren und Vervollständigen des MFOS-Kondensators.
  10. Verfahren nach Anspruch 9, worin der MFOS-Kondensator ein Memoryfenster in einem Bereich von etwa 1,5 V bis 2,0 V aufweist.
DE60210912T 2001-12-12 2002-11-07 Verfahren zum Bilden von Keimschichten für die Herstellung ferroelektrischer Dünnschichten mittels MOCVD auf Gateoxiden hoher Dielektrizitätskonstanten Expired - Lifetime DE60210912T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US20868 2001-12-12
US10/020,868 US6664116B2 (en) 2001-12-12 2001-12-12 Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides

Publications (2)

Publication Number Publication Date
DE60210912D1 DE60210912D1 (de) 2006-06-01
DE60210912T2 true DE60210912T2 (de) 2007-04-26

Family

ID=21801019

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60210912T Expired - Lifetime DE60210912T2 (de) 2001-12-12 2002-11-07 Verfahren zum Bilden von Keimschichten für die Herstellung ferroelektrischer Dünnschichten mittels MOCVD auf Gateoxiden hoher Dielektrizitätskonstanten

Country Status (6)

Country Link
US (3) US6664116B2 (de)
EP (2) EP1320125B1 (de)
JP (1) JP2003203910A (de)
KR (1) KR100562731B1 (de)
DE (1) DE60210912T2 (de)
TW (1) TW567541B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664116B2 (en) * 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
JP2004140292A (ja) * 2002-10-21 2004-05-13 Tokyo Electron Ltd 誘電体膜の形成方法
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
US6794198B1 (en) * 2003-06-25 2004-09-21 Sharp Laboratories Of America, Inc. MOCVD selective deposition of c-axis oriented Pb5Ge3O11 thin films on high-k gate oxides
US7157111B2 (en) * 2003-09-30 2007-01-02 Sharp Laboratories Of America, Inc. MOCVD selective deposition of C-axis oriented PB5GE3O11 thin films on In2O3 oxides
US7531207B2 (en) * 2004-02-17 2009-05-12 Sharp Laboratories Of America, Inc. MOCVD PGO thin films deposited on indium oxide for feram applications
US20060068099A1 (en) * 2004-09-30 2006-03-30 Sharp Laboratories Of America, Inc. Grading PrxCa1-xMnO3 thin films by metalorganic chemical vapor deposition
KR20060112056A (ko) * 2005-04-26 2006-10-31 주식회사 리 첼 유기금속 화학기상 증착장치를 이용한 아연산화물 박막형성방법
JP4257537B2 (ja) * 2005-06-02 2009-04-22 セイコーエプソン株式会社 強誘電体層の製造方法、電子機器の製造方法、強誘電体メモリ装置の製造方法、圧電素子の製造方法、およびインクジェット式記録ヘッドの製造方法
KR100890609B1 (ko) * 2006-08-23 2009-03-27 재단법인서울대학교산학협력재단 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ｍｅｍｓ 디바이스
JP2012531734A (ja) * 2009-06-25 2012-12-10 ラム・リサーチ・アーゲー 半導体ウエハを処理するための方法
US10276697B1 (en) * 2017-10-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
US11398570B2 (en) 2019-04-08 2022-07-26 Kepler Computing Inc. Doped polar layers and semiconductor device incorporating same
CN113539812B (zh) * 2021-07-14 2024-04-26 湘潭大学 一种同质种子层调控氧化铪基铁电薄膜电学性能的方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338951A (en) * 1991-11-06 1994-08-16 Ramtron International Corporation Structure of high dielectric constant metal/dielectric/semiconductor capacitor for use as the storage capacitor in memory devices
JP3024747B2 (ja) * 1997-03-05 2000-03-21 日本電気株式会社 半導体メモリの製造方法
KR100275726B1 (ko) * 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
US6172385B1 (en) * 1998-10-30 2001-01-09 International Business Machines Corporation Multilayer ferroelectric capacitor structure
US6281022B1 (en) * 1999-04-28 2001-08-28 Sharp Laboratories Of America, Inc. Multi-phase lead germanate film deposition method
US6410343B1 (en) * 1999-04-28 2002-06-25 Sharp Laboratories Of America, Inc. C-axis oriented lead germanate film and deposition method
TWI228776B (en) * 1999-04-28 2005-03-01 Sharp Kk Multi-phase lead germanate film and deposition method
US6590243B2 (en) * 1999-04-28 2003-07-08 Sharp Laboratories Of America, Inc. Ferroelastic lead germanate thin film and deposition method
US6190925B1 (en) * 1999-04-28 2001-02-20 Sharp Laboratories Of America, Inc. Epitaxially grown lead germanate film and deposition method
KR20010061172A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 강유전체 캐패시터 제조 방법
US6303502B1 (en) * 2000-06-06 2001-10-16 Sharp Laboratories Of America, Inc. MOCVD metal oxide for one transistor memory
US6503314B1 (en) * 2000-08-28 2003-01-07 Sharp Laboratories Of America, Inc. MOCVD ferroelectric and dielectric thin films depositions using mixed solvents
US6372034B1 (en) * 2000-10-12 2002-04-16 Sharp Laboratories Of America, Inc. PGO solutions for the preparation of PGO thin films via spin coating
KR100379941B1 (ko) * 2001-03-06 2003-04-11 주승기 거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법
US6503763B2 (en) * 2001-03-27 2003-01-07 Sharp Laboratories Of America, Inc. Method of making MFMOS capacitors with high dielectric constant materials
US6441417B1 (en) * 2001-03-28 2002-08-27 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same
US6602720B2 (en) * 2001-03-28 2003-08-05 Sharp Laboratories Of America, Inc. Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same
US6531324B2 (en) * 2001-03-28 2003-03-11 Sharp Laboratories Of America, Inc. MFOS memory transistor & method of fabricating same
US6537361B2 (en) * 2001-03-30 2003-03-25 Sharp Laboratories Of America, Inc. Method of the synthesis and control of PGO spin-coating precursor solutions
US6475813B1 (en) * 2001-08-13 2002-11-05 Sharp Laboratories Of America, Inc. MOCVD and annealing processes for C-axis oriented ferroelectric thin films
US20030082909A1 (en) * 2001-10-30 2003-05-01 Tingkai Li High-k gate oxides with buffer layers of titanium for MFOS single transistor memory applications
US6664116B2 (en) * 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
US6728093B2 (en) * 2002-07-03 2004-04-27 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
US6825519B2 (en) * 2003-03-27 2004-11-30 Sharp Laboratories Of America, Inc. Selectively deposited PGO thin film and method for forming same
US6794198B1 (en) * 2003-06-25 2004-09-21 Sharp Laboratories Of America, Inc. MOCVD selective deposition of c-axis oriented Pb5Ge3O11 thin films on high-k gate oxides
US7157111B2 (en) * 2003-09-30 2007-01-02 Sharp Laboratories Of America, Inc. MOCVD selective deposition of C-axis oriented PB5GE3O11 thin films on In2O3 oxides
US7531207B2 (en) * 2004-02-17 2009-05-12 Sharp Laboratories Of America, Inc. MOCVD PGO thin films deposited on indium oxide for feram applications
US6897074B1 (en) * 2004-03-03 2005-05-24 Sharp Laboratories Of America, Inc. Method for making single-phase c-axis doped PGO ferroelectric thin films

Also Published As

Publication number Publication date
TW200300966A (en) 2003-06-16
US20060035390A1 (en) 2006-02-16
US20030109069A1 (en) 2003-06-12
KR20030051224A (ko) 2003-06-25
JP2003203910A (ja) 2003-07-18
US7008801B2 (en) 2006-03-07
EP1320125A3 (de) 2004-06-16
EP1320125B1 (de) 2006-04-26
EP1643000A1 (de) 2006-04-05
US6664116B2 (en) 2003-12-16
TW567541B (en) 2003-12-21
EP1320125A2 (de) 2003-06-18
KR100562731B1 (ko) 2006-03-20
US20030207473A1 (en) 2003-11-06
DE60210912D1 (de) 2006-06-01
US7153708B2 (en) 2006-12-26

Similar Documents

Publication Publication Date Title
DE60210912T2 (de) Verfahren zum Bilden von Keimschichten für die Herstellung ferroelektrischer Dünnschichten mittels MOCVD auf Gateoxiden hoher Dielektrizitätskonstanten
DE69633423T2 (de) Verfahren zur Herstellung eines mit einer dünnen ferroelektrischen Schicht überdeckten Substrats
DE4229568C2 (de) Verfahren zum Niederschlagen dünner Titannitridschichten mit niedrigem und stabilem spezifischen Volumenwiderstand
DE69633554T2 (de) Festdielektrikumkondensator und verfahren zu seiner herstellung
DE10049257B4 (de) Verfahren zur Dünnfilmerzeugung mittels atomarer Schichtdeposition
DE60224379T2 (de) Methode, eine dielektrische Schicht abzuscheiden
DE10123858A1 (de) Verfahren zum Bilden von Silicium-haltigen Dünnschichten durch Atomschicht-Abscheidung mittels SI2CL6 und NH3
DE10137088A1 (de) Verfahren zum Ausbilden von siliziumhaltigen Dünnschichten mittels Atomschichtabscheidung (Atomic Layer Deposition) unter Verwendung von Trisdimethylaminosilan
EP0689249A2 (de) Elektrodenschicht für elektronisches Bauteil und Verfahren zu seiner Herstellung
DE112005001487T5 (de) Bildung von dielektrischen Schichten mit hohem K-Wert auf glatten Substraten
DE102005062965A1 (de) Kondensator mit dielektrischer Nanokomposit-Schicht und Verfahren zur Herstellung desselben
DE3906874A1 (de) Kondensator und verfahren zu dessen herstellung
DE4017518A1 (de) Verfahren zur herstellung von monolayer-kondensatoren
DE19649670C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator
DE3013563C2 (de)
EP0676384B1 (de) Perowskithaltiger Verbundwerkstoff, Verfahren zu seiner Herstellung, elektronisches Bauelement und Modul
EP0914677B1 (de) Schichtaufbau mit einer ferroelektrischen schicht und herstellverfahren
DE10130936B4 (de) Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD
DE102020115315A1 (de) Piezoelektrische Baugruppe und Prozess zum Bilden einer piezoelektrischen Baugruppe
DE19844755C2 (de) Verfahren zum Herstellen dünner Schichten aus funktionalen Keramiken
DE102007024166B4 (de) Verfahren zum Bearbeiten eines Metallsubstrats und Verwendung dessen für einen Hochtemperatur-Supraleiter
DE2705902C3 (de) Germanium enthaltender Siüciumnitrid-Film
DE19549129C2 (de) Verfahren zur Ausbildung einer (100)-orientierten PLT Dünnschicht
DE10156932A1 (de) Verfahren zur Abscheidung dünner Praseodymoxid-Schichten mittels ALD/CVD-Verfahren
DE10204644B4 (de) Halbleitervorrichtung mit ferroelektrischem Kondensator