DE112005001487T5 - Bildung von dielektrischen Schichten mit hohem K-Wert auf glatten Substraten - Google Patents

Bildung von dielektrischen Schichten mit hohem K-Wert auf glatten Substraten Download PDF

Info

Publication number
DE112005001487T5
DE112005001487T5 DE112005001487T DE112005001487T DE112005001487T5 DE 112005001487 T5 DE112005001487 T5 DE 112005001487T5 DE 112005001487 T DE112005001487 T DE 112005001487T DE 112005001487 T DE112005001487 T DE 112005001487T DE 112005001487 T5 DE112005001487 T5 DE 112005001487T5
Authority
DE
Germany
Prior art keywords
substrate
layer
dielectric layer
buffer layer
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112005001487T
Other languages
English (en)
Other versions
DE112005001487B4 (de
Inventor
Justin Portland Brask
Jack Portland Kavalieros
Mark Beaverton Doczy
Matthew Hillsboro Metz
Suman Beaverton Datta
Uday Portland Shah
Gilbert Hillsboro Dewey
Robert Beaverton Chau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112005001487T5 publication Critical patent/DE112005001487T5/de
Application granted granted Critical
Publication of DE112005001487B4 publication Critical patent/DE112005001487B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

Verfahren, das umfaßt:
Bilden einer Gate-Dielektrikum-Schicht mit hohem k-Wert auf einem Substrat mit einer mittleren quadratischen Oberflächenabweichung bei einer Messung unter Verwendung der Rasterkraftmikroskopie von weniger als etwa drei Angström.

Description

  • Allgemeiner Stand der Technik
  • Die vorliegende Erfindung betrifft Verfahren zur Herstellung von Halbleiterelementen und insbesondere von Gate-Dielektrikum-Schichten mit hohem k-Wert enthaltenden Halbleiterelementen.
  • Bei MOS Feldeffekttransistoren mit sehr dünnem Gatedielektrikum auf der Basis von Siliziumdioxid können ggf. unannehmbare Gateverlustströme auftreten. Diese Gateverluste können durch Ersetzen von Siliziumdioxid durch gewisse Dielektrika mit hoher dielektrischer Konstante (k) reduziert werden. Eine hohe dielektrische Konstante liegt über 10. Ein derartiges Dielektrikum verträgt sich jedoch möglicherweise nicht mit Polysilizium – dem für die Herstellung der Gateelektrode des Elements bevorzugten Material.
  • Wenn das Gatedielektrikum einen Film mit hohem k-Wert aufweist, kann zwischen dem Kanal und dem Film mit hohem k-Wert eine dünne Schicht Siliziumdioxid oder Siliziumoxynitrid gebildet werden, um eine annehmbare Elektronenbeweglichkeit auf dem Film mit hohem k-Wert aufrecht zu erhalten. Wenn ein elektrisch sehr dünnes Gatedielektrikum eine derartige Pufferschicht aufweist, muss diese extrem dünn, d. h. weniger als 10 Angström dick, sein. Wenn ein derartiger sehr dünner Film mit hohem k-Wert ein Oxid aufweist, können sich Sauerstofflücken und ein hoher Verunreinigungsgrad ergeben. Sauerstofflücken können unerwünschte Wechselwirkungen zwischen dem Film mit hohem k-Wert und der Gateelektrode zulassen. Wenn diese aus Polysilizium besteht, kann diese Wechselwirkung die Austrittsarbeit der Elektrode verändern oder den Kurzschluss des Elements durch das Dielektrikum veranlassen.
  • Es besteht daher ein Bedarf an einem verbesserten Verfahren zur Herstellung eines Halbleiterelements mit einem Dielektrikum mit hohem k-Wert.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine schematische Darstellung eines Wafers, der gemäß einem Ausführungsbeispiel der vorliegenden Erfindung behandelt wird; und
  • 2A–2D sind Querschnitte durch Strukturen, die beim Ausführen eines Ausführungsbeispiels der vorliegenden Erfindung gebildet werden können.
  • Ausführliche Beschreibung
  • Unter Bezugnahme auf 1 kann ein Substrat 100 einen Wafer aus Bulk-Silizium oder aus Silizium auf einem Isolator umfassen. Es kann jedoch alternativ andere Materialien – ggf. in Kombination mit Silizium – umfassen, wie zum Beispiel Germanium, Indium, Antimond, Tellurblei, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid. Obwohl hier einige Beispiele für Materialien, aus welchen das Substrat gebildet werden kann, aufgeführt sind, fallen alle Materialien, die als eine Grundlage oder Basis dienen können, auf der ein Halbleiterelement aufgebaut werden kann, in die Idee und den Umfang der vorliegenden Erfindung.
  • Vor der Bildung einer Pufferschicht und einer Gate-Dielektrikum Schicht mit hohem k-Wert auf seiner Oberfläche kann das Substrat 100 gereinigt werden. Der Wafer kann einer Wasser/H2O2/NH4OH-Lösung und dann einer Wasser/H2O2/HCl-Lösung ausgesetzt werden. Die Wasser/H2O2/NH4OH-Lösung kann Partikel und organische Verunreinigungen entfernen und die Wasser/H2O2/HCl-Lösung metallische Verunreinigungen.
  • Unter Bezugnahme auf 1 kann ein Behälter 140 eine Flüssigkeit enthalten, in die der Wafer 100 eingetaucht wird. Ein Schlauch 150 kann an eine Ozonquelle angeschlossen sein, aus der Ozon in die Flüssigkeit im Behälter 140 gepumpt wird. Ein Megaschall-Rührwerk 160 kann Megaschallenergie zur Flüssigkeit im Behälter 140 und schließlich zum Wafer 100 zuführen. Bei der Flüssigkeit kann es sich um H2O2 handeln.
  • Eine besonders einheitliche oder glatte Oberfläche des Wafers 100 lässt sich durch Behandlung mit Megaschallenergie und Ozon erreichen. Ohne den Umfang der vorliegenden Erfindung einzuschränken, kann die Schallenergie eine Hydroxyl-Oberflächen-Sättigungsreaktion hervorrufen, indem sie die Energie zur Überwindung der Oberflächenpotentialenergie liefert, die anderenfalls die Substitution der Termini bzw. Enden hemmen würde.
  • Das Megaschall-Rührwerk 160 kann mit 650 bis 1050 kHz, vorzugsweise 750 kHz, betrieben werden und 1 bis 5 W/cm2, vorzugsweise rund 2 W/cm2, Leistung abführen. Das Ozon aus dem Schlauch 150 wird in der Flüssigkeit im Behälter 140 aufgelöst.
  • Die Hydroxyl-Enden auf der Siliziumoberfläche des Wafers 100 können nach der Reinigung des Substrats 100 gesättigt werden. In einem Ausführungsbeispiel der vorliegenden Erfindung können zum Beispiel Hydroxylgruppen auf der Siliziumoberfläche mit einem Metallchlorid reagieren. Diese Reaktion kann in einem Ausführungsbeispiel der vorliegenden Erfindung in einem Vakuum erfolgen. In einem anderen Ausführungsbeispiel kann sie im Behälter 140 ablaufen. Zur Sättigung der Hydroxylgruppen kann ein Metall wie Hafnium, Zirkon, Lanthan, Aluminium oder ein anderes Metall, das zur Bildung von Dielektrika aus Metalloxid mit hohem k-Wert eingesetzt wird, verwendet werden.
  • In einem Ausführungsbeispiel der vorliegenden Erfindung wird zum Beispiel durch Sprayen oder Tauchen ein Metallchlorid auf die Oberfläche des Wafers aufgetragen. Das Metallchlorid haftet am Sauerstoffatom des Hydroxyl-Endes und ersetzt das Wasserstoffatom eines Hydroxyl-Endes das am Wafer 100 haftet. Daraufhin werden die Chloratome zur Sättigung der Siliziumoberfläche mit Hydroxylen durch Hydroxyle ersetzt.
  • Bei einigen Ausführungsbeispielen der vorliegenden Erfindung reduziert eine Konzentration von Hydroxylgruppen, welche die in der Natur vorkommende Mischung aus Wasserstoff- und Brückensauerstoffgruppen übersteigt, das Säulenwachstum bei der darauffolgenden Ablagerung der Atomschichten von Puffer- und/oder Gate-Dielektrikum-Schichten aus Metalloxid mit hohem k-Wert. Zur Verbesserung des Wachstums eines Films mit hoher dielektrischer Konstante darf die Oberfläche des Wafers 100 bei Messung mittels der Rasterkraftmikroskopie (AFM) weniger oder gleich etwa drei Angström an quadratischer Regelabweichung (RMS) aufweisen.
  • Wenn die Oberfläche glatt genug ist, können, wie 2A und 2B zeigen, die Pufferschicht 110 und die Gate-Dielektrikum-Schicht 105 mit hohem k-Wert auf dem Substrat 100 gebildet werden. In einem Ausführungsbeispiel der vorliegenden Erfindung wird die Pufferschicht 110 auf dem Substrat 100 vor dem Bilden der Gate-Dielektrikum-Schicht 105 mit hohem k-Wert auf der Pufferschicht gebildet. In einem anderen Ausführungsbeispiel wird die Gate-Dielektrikum-Schicht 105 mit hohem k-Wert direkt auf dem Substrat 100 gebildet und die Pufferschicht 105 wird später zur Trennung des Substrats 100 und der Gate-Dielektrikum-Schicht 105 mit hohem k-Wert zwischen dem Substrat 100 und der Gate-Dielektrikum-Schicht 105 mit hohem k-Wert gebildet.
  • 2A–2D zeigen das Ausführungsbeispiel, bei dem die Pufferschicht 100 auf dem Substrat 100 vor der Bildung der Gate-Dielektrikum-Schicht 105 mit hohem k-Wert auf der Pufferschicht 110 gebildet wird. Die Pufferschicht 110 kann aus einem beliebigen Material gebildet sein, das eine annehmbare Elektronenbeweglichkeit auf dem danach abgelagerten Film mit hohem k-Wert gewährleisten kann. Diese Materialien umfassen zum Beispiel Siliziumoxide (wie z. B. Siliziumdioxid) und Siliziumoxynitrid.
  • In einem bevorzugten Ausführungsbeispiel umfaßt die Pufferschicht 110 eine sehr dünne Siliziumdioxid- oder Siliziumoxynitridschicht, die unter Anwendung von konventionellen Thermooxidations- und/oder Nitrierschritten gewachsen wird. Als Alternative kann die Pufferschicht 110 unter Verwendung eines Verfahrens zur Ablagerung atomarer Schichten abgelagert werden. Die Pufferschicht 110 ist vorzugsweise weniger als etwa 15 Angström und bevorzugter zwischen etwa 2 und etwa 10 Angström dick.
  • In einem Ausführungsbeispiel der vorliegenden Erfindung kann die Pufferschicht 110 etwa 2 bis etwa 4 Angström dick sein. Das entspricht ungefähr der Dicke einer monomolekularen Schicht. Die monomolekulare Pufferschicht 110 kann bei 20 bis 30°C mit einer unstabilisierten 4- bis 9%-igen H2O2-Lösung in deionisiertem Wasser gebildet werden.
  • Bimolekulares Wachstum von etwa 5 bis 7 Angström kann bei Verwendung von 35 bis 45°C mit einer unstabilisierten 4- bis 9%-igen H2O2-Lösung in deionisiertem Wasser erreicht werden. Dabei überraschte, dass der Sättigungsstrom der erhaltenen Transistoren in einigen Ausführungen bei Bischicht-Wachstum höher sein kann als bei Monoschicht-Wachstum.
  • In einem weiteren Beispiel kann ein Trischicht-Wachstum bis zu einer Dicke von 8 bis 10 Angström bei einer Temperatur von 35 bis 65°C mit einer unstabilisierten 25- bis 45%-igen H2O2-Lösung in dionisiertem Wasser ausgeführt werden.
  • Nach der Bildung der Pufferschicht 110 wird auf ihrer Oberfläche die Gate-Dielektrikum-Schicht 105 mit hohem k-Wert abgelagert, wobei die in 2B gezeigte Struktur entsteht. Zu den zur Herstellung von Gate-Dielektrika mit hohem k-Wert geeigneten Materialien gehören u. a. Hafniumoxid, Lanthanoxid, Lanthan-Aluminiumoxid, Zirkonoxid, Zirkon-Siliziumoxid, Titanoxid, Tantaloxid, Yttriumoxid und Aluminiumoxid. Besonders bevorzugt sind Hafniumoxid, Zirkonoxid, Titanoxid und Aluminiumoxid. Obwohl hier einige wenige Beispiele von Materialien, die zur Bildung einer Gate-Dielektrikum-Schicht 105 verwendet werden können, beschrieben werden, kann diese Schicht auch aus anderen Materialien hergestellt werden, die dazu dienen, Gateverluste zu reduzieren.
  • Die Gate-Dielektrikum-Schicht 105 mit hohem k-Wert kann unter Anwendung eines konventionellen chemischen Atomschicht-Gasphasenabscheidungsprozesses (CVD) auf der Pufferschicht 110 gebildet werden. Bei einem solchen Prozess werden ein Metalloxid-Vorprodukt (z. B. ein Metallchlorid) und Dampf mit bestimmten Strömungsgeschwindigkeiten in einen CVD-Reaktor zugeführt, der dann mit einer bestimmten Temperatur und einem bestimmten Druck betrieben wird, um eine atomar glatte Grenzfläche zwischen der Pufferschicht 110 und der Gate-Dielektrikum-Schicht 105 zu erzeugen. Der CVD-Reaktor sollte ausreichend lange betrieben werden, um eine Schicht der gewünschten Dicke auszubilden. In einem bevorzugten Ausführungsbeispiel ist die Gate-Dielektrikum-Schicht 105 eine ultradünne Schicht, d. h. eine Schicht, die weniger als etwa 20 Angström und vorzugsweise zwischen etwa 5 und 20 Angström dick ist.
  • Daraufhin kann die Gate-Dielektrikum-Schicht 105 mit hohem k-Wert reoxidiert werden. In einem bevorzugten Ausführungsbeispiel kann ein plasmagestützter Oxidationsprozess bei der Reoxidation der Gate-Dielektrikum-Schicht 105 mit hohem k-Wert zum Einsatz kommen. Bei einem derartigen Prozess kann die Oberfläche der Gate-Dielektrikum-Schicht 105 mit hohem k-Wert durch Aussetzen der Oberfläche gegen eine mit einer Plasmaquelle erzeugten ionisierten Sauerstoffart oxidiert werden. Eine derartige ionisierte Sauerstoffart kann zum Beispiel dadurch erzeugt werden, dass Sauerstoff, Stickstoffoxid oder eine Mischung aus Sauerstoff und Stickstoffoxid in den Reaktor zugeführt und dann im Reaktor ein Plasma gezündet wird. Das Plasma kann alternativ auch entfernt gezündet werden, und es kann dann die dabei entstehende ionisierte Sauerstoffart in den Reaktor zugeführt werden. Ionisierte Sauerstoffarten können auch durch entfernte Zündung eines Plasmas mittels eines Trägergases wie z. B. Argon oder Helium und Zuführen der resultierenden ionisierten Komponenten in den Reaktor und darauf hin durch Zuführen von Sauerstoff, Stickstoffoxid oder einer Mischung aus Sauerstoff und Stickstoffoxid in den Reaktor – stromabwärts der Plasmaquelle hergestellt werden.
  • Wenn bei der Reoxidation der Gate-Dielektrikum-Schicht 105 ein plasmagestützter Oxidationsprozess zur Anwendung kommt, muss der Reaktor unter entsprechenden Bedingungen (z. B. Druck, Hochfrequenz und Leistung) für eine ausreichende Zeit betrieben werden, dass das Verhältnis Sauerstoff/Metall an der Oberfläche der Gate-Dielektrikum-Schicht erheblich ansteigt, wodurch Sauerstofffehlstellen in der Schicht reduziert werden. Beim vorliegenden Ausführungsbeispiel erfolgt die Reoxidation vorzugsweise bei einer relativ niedrigen Temperatur, z. B. bei einer unter etwa 500°C liegenden Temperatur.
  • Anstelle des plasmagestützten Oxidationsprozesses kann bei der Reoxidation der Gate-Dielektrikum-Schicht 105 mit hohem k-Wert ein Thermooxidationsprozess (in einer geeigneten oxidierenden Umgebung) verwendet werden. Ein schneller Thermooxidationsschritt bei unter etwa 600°C, der weniger als etwa 60 Sekunden dauert, kann zum Beispiel ausreichen, um das Verhältnis Sauerstoff/Metall auf einen annehmbaren Wert zu erhöhen. Bei 400°C und 30 Sekunden ergibt eine schnelle Thermooxidation zufriedenstellende Ergebnisse. Bei Reoxidation einer Gate-Dielektrikum-Schicht 105 mit hohem k-Wert bei einer relativ niedrigen Temperatur und in einer relativ kurzen Zeit kann die Gate-Dielektrikum-Schicht mit hohem k-Wert ihren amorphen Zustand beibehalten, und die zur Siliziumgrenzfläche diffundierende Sauerstoffmenge kann reduziert werden. Das kann seinerseits die Menge des an der Grenzfläche gewachsenen zusätzlichen Oxids reduzieren – wodurch sichergestellt ist, dass die Dicke der Pufferschicht 110 im Wesentlichen unverändert bleibt.
  • Anstelle des Verwendens eines plasmagestützten oder Thermooxidationsprozesses kann bei der Reoxidation der Gate-Dielektrikum-Schicht 105 mit hohem k-Wert eine chemische Oxidation, Dampfoxidation, Ozonreinigung oder Peroxidreinigung zur Anwendung kommen. Diverse Kombinationen dieser Prozesse, z. B. gewisse Nass/Trockenoxidationsschritte, können ebenfalls zum Einsatz kommen. Die zur Oxidation der Gate-Dielektrikum-Schicht 105 mit hohem k-Wert verwendeten Verfahren beschränken sich nicht auf die oben angegebenen. Das Verfahren gemäß der vorliegenden Erfindung umfasst beliebige geeignete Oxidationsschritte, die in jeder beliebigen geeigneten oxidierenden Umgebung stattfinden, sowie beliebige annehmbare chemische Behandlungen, die das Verhältnis Sauerstoff/Metall in der Gate-Dielektrikum-Schicht 105 mit hohem k-Wert erhöhen.
  • Nach der Oxidation der Gate-Dielektrikum-Schicht 105 mit hohem k-Wert kann darauf eine Gateelektrode gebildet werden. In einem bevorzugten Ausführungsbeispiel kann zur Bildung der Gateelektrode zuerst eine Polysiliziumschicht 120 auf der Gate-Dielektrikum-Schicht 105 mit hohem k-Wert abgelagert werden – wodurch die in 2C gezeigte Struktur erzeugt wird. Die Polysiliziumschicht 120 kann unter Anwendung von konventionellen Verfahren abgelagert werden und ist etwa 500 bis etwa 4000 Angström dick. Nach dem Ätzen der Schichten 120, 105 und 110 zur Bildung der in 2D gezeigten Struktur unter Anwendung von konventionellen Techniken können die im Allgemeinen zur Fertigstellung der Gateelektrode verwendeten zusätzlichen Schritte erfolgen (z. B. Bildung eines Silizids (nicht gezeigt) am oberen Teil der geätzten Polysiliziumstruktur 130). Da der Fachmann mit diesen Schritten vertraut ist, werden sie hier nicht ausführlicher beschrieben. Die Gateelektrode umfaßt zwar vorzugsweise Polysilizium, kann aber auch aus diversen Metallen hergestellt werden, die in Verbindung mit den oben beschriebenen Gate-Dielektrika mit hohem k-Wert zur Anwendung kommen können.
  • Obwohl in der obigen Beschreibung gewisse Schritte und Materialien ausgeführt werden, die beim Verfahren nach der vorliegenden Erfindung zur Anwendung kommen können, versteht der Fachmann, dass zahlreiche Modifikationen und Ersetzungen möglich sind. Dementsprechend ist beabsichtig, daß alle derartigen Modifikationen, Abänderungen, Ersetzungen und Zusätze in den Rahmen des Erfindungsgedankens und in den Umfang der Erfindung, wie sie durch die beigefügten Ansprüche definiert ist, fallen.
  • Zusammenfassung
  • Eine Pufferschicht und eine Gate-Dielektrikum-Schicht mit hohem k-Wert aus Metalloxid können auf einem glatten Siliziumsubstrat gebildet werden. Die Glätte des Substrats kann das Säulenwachstum des Gate-Dielektrikums aus Metalloxid mit hohem k-Wert verringern. Vor dem Ablagern kann die Oberfläche des Substrats mit Hydroxyl-Enden gesättigt werden.

Claims (43)

  1. Verfahren, das umfaßt: Bilden einer Gate-Dielektrikum-Schicht mit hohem k-Wert auf einem Substrat mit einer mittleren quadratischen Oberflächenabweichung bei einer Messung unter Verwendung der Rasterkraftmikroskopie von weniger als etwa drei Angström.
  2. Verfahren nach Anspruch 1, wobei die Gate-Dielektrikum-Schicht mit hohem k-Wert mittels eines chemischen Atomschicht-Gasphasenabscheidungsprozesses gebildet wird.
  3. Verfahren nach Anspruch 1, wobei vor der Bildung der Gate-Dielektrikum-Schicht mit hohem k-Wert die Oberflächen-Hydroxyl-Enden auf dem Substrat vermehrt werden.
  4. Verfahren nach Anspruch 3, das ein Reagieren vorhandener Enden mit einem Metallchlorid umfaßt.
  5. Verfahren nach Anspruch 4, das ein Vermehren der Oberflächen-Hydroxyl-Enden durch Ersetzen der Chloridatome durch Hydroxyl-Enden umfaßt.
  6. Verfahren nach Anspruch 1, das ein Bilden einer Pufferschicht mit der ungefähren Dicke einer monomonekularen Schicht auf dem Substrat und unter der dielektrischen Schicht umfaßt.
  7. Verfahren nach Anspruch 1, das ein Bilden einer Pufferschicht mit der ungefähren Dicke von zwei monomonekularen Schichten auf dem Substrat und unter der dielektrischen Schicht umfaßt.
  8. Verfahren nach Anspruch 1, das ein Bilden einer Pufferschicht mit der ungefähren Dicke von drei monomonekularen Schichten auf dem Substrat und unter der dielektrischen Schicht umfaßt.
  9. Verfahren nach Anspruch 1, das ein Aussetzen des Substrats in einem Bad mit gelöstem Ozon und Schallenergie umfaßt.
  10. Verfahren nach Anspruch 9, das ein Aussetzen des Substrats in einem Bad mit Wasserstoffperoxid umfaßt.
  11. Verfahren nach Anspruch 10, das ein Aussetzen des Substrats gegen Megaschallenergie umfaßt.
  12. Verfahren nach Anspruch 1, das ein Wachsen einer Bi-Schicht aus Puffermaterial bei einer Temperatur von etwa 35 bis 45°C mit Wasserstoffperoxid auf dem Substrat umfaßt.
  13. Halbleiterstruktur, umfassend: ein Substrat mit einer mittleren quadratischen Oberflächenabweichung von weniger als etwa drei Angström bei einer Messung unter Verwendung der Rasterkraftmikroskopie; und eine Gate-Dielektrium-Schicht mit hohem k-Wert auf dem Substrat.
  14. Struktur nach Anspruch 13, das eine Pufferschicht zwischen der Gate-Dielektrium-Schicht mit hohem k-Wert und dem Substrat umfaßt.
  15. Struktur nach Anspruch 14, wobei die Pufferschicht ungefähr eine monomolekulare Schicht dick ist.
  16. Struktur nach Anspruch 14, wobei die Pufferschicht ungefähr zwei monomolekulare Schichten dick ist.
  17. Struktur nach Anspruch 14, wobei die Pufferschicht ungefähr drei monomolekulare Schichten dick ist.
  18. Struktur nach Anspruch 13, wobei die Gate-Dielektrium-Schicht mit hohem k-Wert ein Metalloxid ist.
  19. Struktur nach Anspruch 13, wobei das Substrat gesättigte Hydroxyle aufweist.
  20. Verfahren, umfassend: Erhöhen der Anzahl von Hydroxyl-Enden auf einem Siliziumsubstrat; und Bilden einer Gate-Dielektrium-Schicht mit hohem k-Wert auf dem Substrat.
  21. Verfahren nach Anspruch 20, das das Bilden einer Pufferschicht auf dem Substrat und unter der Gate-Dielektrium-Schicht mit hohem k-Wert umfaßt.
  22. Verfahren nach Anspruch 21, das ein Wachsen der Pufferschicht umfaßt.
  23. Verfahren nach Anspruch 22, das ein Wachsen der Pufferschicht bei einer Temperatur von 20 bis 30°C umfaßt.
  24. Verfahren nach Anspruch 22, das ein Wachsen der Pufferschicht bei einer Temperatur von 35 bis 45°C umfaßt.
  25. Verfahren nach Anspruch 22, das ein Wachsen der Pufferschicht bei einer Temperatur von 35 bis 65°C umfaßt.
  26. Verfahren nach Anspruch 20, das ein Behandeln des Substrats mit einem Metallchlorid umfaßt.
  27. Verfahren nach Anspruch 26, das ein Ersetzen von Chlorid in dem Metallchlorid durch Hydroxyl umfaßt.
  28. Verfahren nach Anspruch 20, das ein Befestigen von mehr als einem Hydroxyl-Ende an einer Stelle, an der ein Sauerstoffatom an das Substrat gebunden ist, umfaßt.
  29. Siliziumsubstrat, umfassend: eine Oberflächenschicht mit gesättigten Hydroxyl-Enden.
  30. Substrat nach Anspruch 29, wobei ein Metallatom durch ein Sauerstoffatom mit dem Substrat verbunden ist.
  31. Substrat nach Anspruch 29, wobei das Metallatom an mindestens zwei Hydroxyle gekoppelt ist.
  32. Substrat nach Anspruch 29, wobei ein an das Substrat gekoppeltes Sauerstoffatom an mindestens zwei Hydroxyle gekoppelt ist.
  33. Halbleiterstruktur, umfassend: ein Substrat mit einem an das Substrat gekoppelten Sauerstoffatom, wobei das Sauerstoffatom an mindestens zwei Hydroxyle gekoppelt ist; und eine Gate-Dielektrium-Schicht mit hohem k-Wert auf dem Substrat.
  34. Halbleiterstruktur nach Anspruch 33, wobei das an das Substrat gekoppelte Sauerstoffatom durch ein Metallatom an die Hydroxyle gekoppelt ist.
  35. Halbleiterstruktur nach Anspruch 33, wobei die Schicht eine Metalloxidschicht umfaßt.
  36. Halbleiterstruktur nach Anspruch 33, die eine Pufferschicht zwischen der Metalloxidschicht und dem Substrat umfaßt.
  37. Halbleiterstruktur nach Anspruch 36, wobei die Pufferschicht zwischen ein und drei monomolekulare Schichten dick ist.
  38. Halbleiterstruktur nach Anspruch 33, wobei die dielektrische Schicht eine dielektrische Konstante über zehn aufweist.
  39. Verfahren, umfassend: Behandeln eines Halbleitersubstrats, das in ein Bad getaucht ist; Aussetzen des Substrats in dem Bad gegen Schallenergie; und Aussetzen des Substrats in dem Bad gegen gelöstes Ozon.
  40. Verfahren nach Anspruch 39, das ein Eintauchen des Substrats in ein Bad aus Wasserstoffperoxid umfaßt.
  41. Verfahren nach Anspruch 39, das ein Behandeln des Substrats umfaßt, so daß die mittlere quadratische Abweichung der Oberfläche bei Messung mittels Rasterkraftmikroskopie weniger als etwa drei aufweist.
  42. Verfahren nach Anspruch 41, das ein Behandeln des Substrats umfaßt, um die Hydroxyle an der Oberfläche des Substrats zu sättigen.
  43. Verfahren nach Anspruch 39, das ein Aussetzen des Substrats gegen Megaschallenergie umfaßt.
DE112005001487.8T 2004-06-30 2005-06-24 Verfahren zur Bildung von dielektrischen Schichten mit hohem K-Wert auf glatten Substraten und eine Halbleiterstruktur dies umfassend Expired - Fee Related DE112005001487B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/882,734 2004-06-30
US10/882,734 US7323423B2 (en) 2004-06-30 2004-06-30 Forming high-k dielectric layers on smooth substrates
PCT/US2005/022573 WO2006012338A2 (en) 2004-06-30 2005-06-24 Forming high-k dielectric layers on smooth substrates

Publications (2)

Publication Number Publication Date
DE112005001487T5 true DE112005001487T5 (de) 2009-02-12
DE112005001487B4 DE112005001487B4 (de) 2014-10-09

Family

ID=35094481

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005001487.8T Expired - Fee Related DE112005001487B4 (de) 2004-06-30 2005-06-24 Verfahren zur Bildung von dielektrischen Schichten mit hohem K-Wert auf glatten Substraten und eine Halbleiterstruktur dies umfassend

Country Status (6)

Country Link
US (2) US7323423B2 (de)
JP (1) JP4708426B2 (de)
CN (1) CN100582296C (de)
DE (1) DE112005001487B4 (de)
TW (1) TWI325603B (de)
WO (1) WO2006012338A2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068544B2 (en) * 2001-08-30 2006-06-27 Micron Technology, Inc. Flash memory with low tunnel barrier interpoly insulators
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US7601649B2 (en) * 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7361608B2 (en) * 2004-09-30 2008-04-22 Tokyo Electron Limited Method and system for forming a feature in a high-k layer
TWI237867B (en) * 2004-10-29 2005-08-11 Taiwan Semiconductor Mfg Method of improving to deposit dielectric
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7374964B2 (en) * 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
US7365027B2 (en) * 2005-03-29 2008-04-29 Micron Technology, Inc. ALD of amorphous lanthanide doped TiOx films
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7972441B2 (en) 2005-04-05 2011-07-05 Applied Materials, Inc. Thermal oxidation of silicon using ozone
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7393736B2 (en) * 2005-08-29 2008-07-01 Micron Technology, Inc. Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
US20070049023A1 (en) * 2005-08-29 2007-03-01 Micron Technology, Inc. Zirconium-doped gadolinium oxide films
US7410910B2 (en) * 2005-08-31 2008-08-12 Micron Technology, Inc. Lanthanum aluminum oxynitride dielectric films
US8071476B2 (en) 2005-08-31 2011-12-06 Micron Technology, Inc. Cobalt titanium oxide dielectric films
US20070161214A1 (en) * 2006-01-06 2007-07-12 International Business Machines Corporation High k gate stack on III-V compound semiconductors
US7972974B2 (en) * 2006-01-10 2011-07-05 Micron Technology, Inc. Gallium lanthanide oxide films
JP2008034563A (ja) * 2006-07-27 2008-02-14 National Institute Of Advanced Industrial & Technology Ｍｉｓ型半導体装置
US7932150B2 (en) * 2008-05-21 2011-04-26 Kabushiki Kaisha Toshiba Lateral oxidation with high-K dielectric liner
US20100102393A1 (en) * 2008-10-29 2010-04-29 Chartered Semiconductor Manufacturing, Ltd. Metal gate transistors
KR101634748B1 (ko) 2009-12-08 2016-07-11 삼성전자주식회사 트랜지스터의 제조방법 및 그를 이용한 집적 회로의 형성방법
US8334161B2 (en) * 2010-07-02 2012-12-18 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
CN103137461B (zh) * 2011-12-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 高k栅介质层的形成方法及形成装置、晶体管的形成方法
CN103928307B (zh) * 2013-01-10 2016-08-31 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法、高k栅介质层的形成方法
WO2021067813A1 (en) * 2019-10-04 2021-04-08 Applied Materials, Inc. Novel methods for gate interface engineering
WO2021086788A1 (en) 2019-11-01 2021-05-06 Applied Materials, Inc. Cap oxidation for finfet formation

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646976A (en) * 1994-08-01 1997-07-08 Osmic, Inc. Optical element of multilayered thin film for X-rays and neutrons
JP3923103B2 (ja) * 1995-08-29 2007-05-30 忠弘 大見 半導体製造システム及びクリーンルーム
US6090442A (en) * 1997-04-14 2000-07-18 University Technology Corporation Method of growing films on substrates at room temperatures using catalyzed binary reaction sequence chemistry
US6479195B1 (en) * 2000-09-15 2002-11-12 Intel Corporation Mask absorber for extreme ultraviolet lithography
JP4367599B2 (ja) * 2000-12-19 2009-11-18 日本電気株式会社 高誘電率薄膜の成膜方法
US6486682B1 (en) * 2001-05-18 2002-11-26 Advanced Micro Devices, Inc. Determination of dielectric constants of thin dielectric materials in a MOS (metal oxide semiconductor) stack
US6806145B2 (en) 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US6643353B2 (en) * 2002-01-10 2003-11-04 Osmic, Inc. Protective layer for multilayers exposed to x-rays
US6504214B1 (en) * 2002-01-11 2003-01-07 Advanced Micro Devices, Inc. MOSFET device having high-K dielectric layer
US6452229B1 (en) * 2002-02-21 2002-09-17 Advanced Micro Devices, Inc. Ultra-thin fully depleted SOI device with T-shaped gate and method of fabrication
US6627556B1 (en) * 2002-04-24 2003-09-30 Lsi Logic Corporation Method of chemically altering a silicon surface and associated electrical devices
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
JP2004087733A (ja) * 2002-08-26 2004-03-18 Fujitsu Ltd 半導体装置の製造方法
JP2004087960A (ja) * 2002-08-28 2004-03-18 Fujitsu Ltd 半導体装置の製造方法
US6723581B1 (en) * 2002-10-21 2004-04-20 Agere Systems Inc. Semiconductor device having a high-K gate dielectric and method of manufacture thereof
US6706581B1 (en) * 2002-10-29 2004-03-16 Taiwan Semiconductor Manufacturing Company Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices
US6787440B2 (en) * 2002-12-10 2004-09-07 Intel Corporation Method for making a semiconductor device having an ultra-thin high-k gate dielectric
US7049242B2 (en) * 2003-01-06 2006-05-23 Texas Instruments Incorporated Post high voltage gate dielectric pattern plasma surface treatment
US7018925B2 (en) * 2003-01-06 2006-03-28 Texas Instruments Incorporated Post high voltage gate oxide pattern high-vacuum outgas surface treatment
US6696327B1 (en) * 2003-03-18 2004-02-24 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
US7238628B2 (en) * 2003-05-23 2007-07-03 Symmorphix, Inc. Energy conversion and storage films and devices by physical vapor deposition of titanium and titanium oxides and sub-oxides
US7220635B2 (en) * 2003-12-19 2007-05-22 Intel Corporation Method for making a semiconductor device with a metal gate electrode that is formed on an annealed high-k gate dielectric layer
US7012027B2 (en) * 2004-01-27 2006-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Zirconium oxide and hafnium oxide etching using halogen containing chemicals

Also Published As

Publication number Publication date
US7615441B2 (en) 2009-11-10
CN1961096A (zh) 2007-05-09
WO2006012338A2 (en) 2006-02-02
TWI325603B (en) 2010-06-01
DE112005001487B4 (de) 2014-10-09
WO2006012338A3 (en) 2006-10-19
US20080087985A1 (en) 2008-04-17
TW200612493A (en) 2006-04-16
CN100582296C (zh) 2010-01-20
US7323423B2 (en) 2008-01-29
JP4708426B2 (ja) 2011-06-22
US20060001071A1 (en) 2006-01-05
JP2008504694A (ja) 2008-02-14

Similar Documents

Publication Publication Date Title
DE112005001487B4 (de) Verfahren zur Bildung von dielektrischen Schichten mit hohem K-Wert auf glatten Substraten und eine Halbleiterstruktur dies umfassend
DE10123858B4 (de) Atomschicht-Abscheidungsverfahren zur Bildung einer Siliciumnitrid-haltigen Dünnschicht
DE68928402T2 (de) Verfahren zur Entfernung einer Oxidschicht auf einem Substrat
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE69010308T2 (de) Verfahren zur Abscheidung von Siliziumdioxid hoher Qualität mittels durch Plasma aktivierter Abscheidung aus der Gasphase.
US6787440B2 (en) Method for making a semiconductor device having an ultra-thin high-k gate dielectric
DE19627017A1 (de) Verfahren zur selektiven Ablagerung eines Metallfilms
DE10137088A1 (de) Verfahren zum Ausbilden von siliziumhaltigen Dünnschichten mittels Atomschichtabscheidung (Atomic Layer Deposition) unter Verwendung von Trisdimethylaminosilan
DE3786046T2 (de) Verfahren zur herstellung von festkoerpern einrichtungen mit duennen dialektrischen schichten.
DE102009047307A1 (de) Vergrößerung der Stabilität eines Gatedielektrikums mit großem ε in einem Gatestapel mit großem ε durch eine sauerstoffreiche Titannitriddeckschicht
DE69010298T2 (de) Niederdruck/Niedertemperatur-Prozess für Deposition von Siliciumdioxyd.
DE4337889A1 (de) Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung
DE69023644T2 (de) Verfahren zur herstellung eines siliziumoxydfilmes.
DE19856082C1 (de) Verfahren zum Strukturieren einer metallhaltigen Schicht
EP0126969A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsiliziden bzw. Silizid-Polysilizium bestehenden Schichten für integrierte Halbleiterschaltungen durch reaktives Ionenätzen
EP1852901B1 (de) Verfahren zur Herstellung einer Schichtenstruktur
EP1086488A2 (de) Verfahren zum herstellen von halbleiterbauelementen
DE10304851A1 (de) Ätzverfahren
DE19840236A1 (de) Verfahren zum Bilden eines Wolframsilizidfilmes, Verfahren des Herstellens einer Halbleitervorrichtung und dadurch hergestellte Halbleitereinrichtung
DE60005541T2 (de) Verfahren zur Kontrollierung von Zwischenoxyd bei einer monokristallinischen/polykristallinischen Silizium-Zwischenschicht
WO2009156415A2 (de) Verfahren zur herstellung von metalloxidschichten
DE69305251T2 (de) Verwendung von Oxalylchlorid für die Herstellung chlorid-dotierter SiO2-Schichten auf Silikon-Substraten
DE10156932A1 (de) Verfahren zur Abscheidung dünner Praseodymoxid-Schichten mittels ALD/CVD-Verfahren
DE10357756B4 (de) Verfahren zur Herstellung von Metall-Oxynitriden durch ALD-Prozesse unter Verwendung von NO und/oder N2O
DE102009035417A1 (de) Größere Dichte von dielektrischen Materialien mit kleinem ε in Halbleiterbauelementen durch Anwenden einer UV-Behandlung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 29/51 AFI20050624BHDE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee