CN103928307B - 晶体管的形成方法、高k栅介质层的形成方法 - Google Patents

晶体管的形成方法、高k栅介质层的形成方法 Download PDF

Info

Publication number
CN103928307B
CN103928307B CN201310009790.5A CN201310009790A CN103928307B CN 103928307 B CN103928307 B CN 103928307B CN 201310009790 A CN201310009790 A CN 201310009790A CN 103928307 B CN103928307 B CN 103928307B
Authority
CN
China
Prior art keywords
gate dielectric
dielectric layer
plasma
forming method
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310009790.5A
Other languages
English (en)
Other versions
CN103928307A (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310009790.5A priority Critical patent/CN103928307B/zh
Publication of CN103928307A publication Critical patent/CN103928307A/zh
Application granted granted Critical
Publication of CN103928307B publication Critical patent/CN103928307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/405Oxides of refractory metals or yttrium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种晶体管的形成方法、高K栅介质层的形成方法,其中,所述高K栅介质层的形成方法包括:提供具有等离子体源气体的反应腔室,在所述反应腔室的基台表面放置半导体衬底;使反应腔室内的等离子体源气体形成等离子体;向具有等离子体的反应腔室内通入反应物,所述反应物包括氢氧化铪、氢氧化锆和氮气;等离子体轰击所述反应物,形成覆盖所述半导体衬底表面的高K栅介质层,所述高K栅介质层的材料为掺氮的氧锆铪。形成高K栅介质层的工艺步骤简单,且高K栅介质层的质量好,抗热载流子能力强。

Description

晶体管的形成方法、高K栅介质层的形成方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种晶体管的形成方法、高K栅介质层的形成方法。
背景技术
随着集成电路制造技术的不断发展,晶体管的特征尺寸也越来越小,传统的氧化硅作为栅介质层,已经不能满足集成电路高速发展的需求。随着工艺节点的不断减小,栅氧化硅层的厚度也不断减小,所述栅氧化硅层厚度的减小,会导致晶体管的漏电流呈指数级的增长。因此,高K栅介质层/金属栅极的栅极叠层结构被引入到晶体管中,取代现有的栅氧化硅层/多晶硅栅极。
现有技术的晶体管的形成方法,包括:提供半导体衬底;形成位于所述半导体衬底表面的高K栅介质层;形成覆盖所述高K栅介质层表面的金属栅电极层;形成位于所述金属栅电极层、高K栅介质层两侧的半导体衬底内的源极和漏极。
然而,现有技术形成的晶体管的质量不够稳定。
更多关于晶体管的形成方法,请参考公开号为“US6664160B2”的美国专利。
发明内容
本发明解决的问题是提供一种晶体管的形成方法、高K栅介质层的形成方法,形成的晶体管的质量稳定,形成的高K栅介质层的质量好,工艺简单。
为解决上述问题,本发明的实施例提供了一种晶体管的形成方法,包括:提供半导体衬底;采用等离子体沉积工艺形成位于所述半导体衬底表面的高K栅介质层,其中,所述等离子体沉积工艺采用的反应物为氢氧化铪、氢氧化锆和氮气,所述高K栅介质层的材料为掺氮的氧锆铪;形成位于所述高K栅介质层表面的金属栅电极层;形成位于所述金属栅电极层、高K栅介质层两侧的半导体衬底内的源极和漏极。
可选地,所述等离子体沉积工艺的射频频率为5E2赫兹-1E5赫兹,功率为100千瓦-500千瓦,反应温度为200摄氏度-400摄氏度。
可选地,所述等离子体沉积工艺时,通入的气体还包括氧气。
可选地,所述等离子体沉积工艺时,通入的气体还包括氩气。
相应的,发明人还提供了一种高K栅介质层的形成方法,包括:提供具有等离子体源气体的反应腔室,在所述反应腔室的基台表面放置半导体衬底;使反应腔室内的等离子体源气体形成等离子体;向具有等离子体的反应腔室内通入反应物,所述反应物包括氢氧化铪、氢氧化锆和氮气;采用等离子体轰击所述反应物,形成覆盖所述半导体衬底表面的高K栅介质层,所述高K栅介质层的材料为掺氮的氧锆铪。
可选地,形成等离子体时的射频频率为5E2赫兹-1E5赫兹,功率为100千瓦-500千瓦。
可选地,等离子体轰击时,腔室内的温度为200摄氏度-400摄氏度。
可选地,通入的氢氧化铪、氢氧化锆和氮气的体积比为2:1:0.2。
可选地,通入的氢氧化铪的流量为0.8标准升每分钟-1.2标准升每分钟,氢氧化锆的流量0.4标准升每分钟-0.6标准升每分钟,氮气的流量为0.08标准升每分钟-0.12标准升每分钟。
可选地,还包括:在采用等离子体轰击所述反应物前,向所述反应腔室内通入氧气。
可选地,还包括:在采用等离子体轰击所述反应物前,向所述反应腔室内通入氩气,其流量为0.2标准升每分钟-0.4标准升每分钟。
可选地,所述高K栅介质层的厚度为1.5纳米-3.0纳米。
可选地,还包括:形成位于所述半导体衬底和高K栅介质层之间的有界面层,所述界面层的材料为氧化硅或氮化硅。
与现有技术相比,本发明的技术方案具有以下优点:
直接采用等离子体化学气相沉积工艺使氢氧化锆(Zr(OH)4)和氢氧化铪(Hf(OH)4)发生反应,形成氧锆铪,并且通入氮气,使得氧锆铪内掺杂氮,形成具有较高抗热载流子能量、且K值较高的高K栅介质层。本发明实施例形成的高K栅介质层的质量较好,工艺步骤简单。
进一步的,在采用等离子体轰击所述反应物前,向所述反应腔室内通入氧气。所述氧气在后续与形成的氧-锆-铪的组合物中的悬挂键相结合,生成较为稳定的结构,形成的氧锆铪(HfZrO)质量稳定,即高K栅介质层的质量较好。
由氢氧化铪、氢氧化锆和氮气,经等离子体沉积工艺形成高K栅介质层,不仅形成工艺简单,形成的高K栅介质层的质量好。而且,由于形成高K栅介质层时没有氯的参与,后续采用此高K栅介质层形成晶体管时,所述晶体管的阈值电压高,性能优越。
进一步的,在采用等离子体轰击所述反应物前,向所述反应腔室内通入氩气,使半导体衬底表面的硅原子发生迁移,对半导体衬底表面的缺陷有良好的修复作用,增加了高K栅介质层与半导体衬底或界面层的结合强度,提高了后续形成的晶体管的性能。
附图说明
图1-图4是本发明实施例的高K栅介质层的形成过程的剖面结构示意图;
图5是本发明实施例的晶体管的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述,现有技术的晶体管的质量不够稳定。
经过研究,发明人发现,现有技术晶体管的质量不够稳定,主要原因是晶体管的半导体衬底与高K栅介质层的界面处结合性能较差,容易导致晶体管的漏电。并且,形成的高K栅介质层的质量差,缺陷较多,对晶体管的质量造成影响。
经过进一步研究,发明人发现,近年来,由于铪(Hf)基高K介质材料具有较高的K值,与硅(Si)具有好的热稳定性和优异的界面,具有宽的带隙,在高温下具有较高的重结晶温度,以及较低的栅漏电流和频率色散,成为一个较为理想的替代传统的栅氧化硅层的材料。因此,铪(Hf)基高K介质材料被广泛用于形成晶体管的高K栅介质层。
发明人进一步对现有技术中,形成包含铪基的高K栅介质层的方法进行研究时发现,其步骤包括:提供基底;通入气态的氯化锆(ZrCl4)和水蒸气(H2O),使两者发生反应在所述基底表面形成氢氧化锆(Zr(OH)4)薄膜;在所述氢氧化锆(Zr(OH)4)薄膜表面形成高K介质氧化铪(HfO2)薄膜;对所述氢氧化锆(Zr(OH)4)薄膜和氧化铪(HfO2)薄膜进行处理,使两者发生反应,形成氧锆铪(HfZrO)薄膜;重复上述步骤,形成多层堆叠的氧锆铪(HfZrO)薄膜,所述多层堆叠的氧锆铪(HfZrO)薄膜最终构成高K栅介质层。
现有技术形成包含铪基的高K栅介质层时,需要执行多次工艺才能形成一薄层氧锆铪(HfZrO)薄膜,形成工艺较为复杂,最终形成高K栅介质层的工艺更为复杂;并且,形成的各层氧锆铪薄膜的厚度难以控制,相邻氧锆铪薄膜结合面的质量较差,易形成缺陷,影响最终形成的高K栅介质层的质量;另外,反应物中含有氯和氢,反应过程中氯与氢结合形成氯化氢,容易对基底造成损伤,影响高K栅介质层与基底间的结合强度,最终影响形成的晶体管的性能。
经过进一步研究,发明人发现了一种高K栅介质层的形成方法,在氮气氛围下,采用等离子体工艺使氢氧化锆(Zr(OH)4)直接和氢氧化铪(Hf(OH)4)发生反应,生成高K栅介质层,所述高K栅介质层的材料为掺氮的氧锆铪,不仅形成的高K栅介质层的质量好,形成工艺简单,而且由于氮的存在,所述高K栅介质层的抗热载流子效应的能力大大提高。并且,由于形成高K栅介质层时没有氯的参与,后续采用此高K栅介质层形成晶体管时,所述晶体管的阈值电压高,性能优越。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
具体的,请参考图1-图4,图1-图4示出了本发明实施例的高K栅介质层的形成过程的剖面结构示意图。
请参考图1,提供具有等离子体源气体的反应腔室100,在所述反应腔室100的基台101表面放置半导体衬底103,所述半导体衬底103表面形成有界面层105。
所述反应腔室100用于为形成高K栅介质层提供反应场所。所述反应腔室100包括:位于腔室底部的基台101,用于放置半导体衬底103,所述基台101内部具有加热装置(未图示)和与所述加热装置相连的温控装置(未图示),用于加热并控制反应腔室的温度;位于腔室顶部侧壁的等离子体发生器107,用于使反应腔室100内的等离子体源气体形成等离子体;位于腔室壁的进气口106,用于通入反应气体。并且,为避免半导体衬底103被氧化或污染,所述反应腔室100为密闭的空腔,且在反应腔室100内抽真空。本发明的实施例中,后续需要向反应腔室100内通入多种气体作为反应物,所述进气口106至少为3个。
所述半导体衬底103用于为后续工艺提供平台。所述半导体衬底103的材料为单晶硅、单晶锗等半导体材料。本发明的实施例中,所述半导体衬底103为晶圆,其材料为单晶硅。
所述界面层105形成于半导体衬底103表面,其材料为氧化硅或氮化硅,用于提高氧锆铪与硅的结合性能。所述界面层105的形成工艺为沉积工艺,例如化学气相沉积工艺,在此不再赘述。
需要说明的是,在本发明的其他实施例中,还可以直接在所述半导体衬底103表面形成高K栅介质层,在此不再赘述。
请参考图2,通过等离子体发生器107(如图1所示),使等离子体源气体在反应腔室100内形成等离子体109。
所述等离子体发生器107用于形成等离子体,其具体方法为:通过高频或直流电场作用,使等离子体源气体电离形成等离子体,用于后续使反应物的化学键断裂。本发明的实施例中,所述等离子体发生器包括位于腔室顶部一侧侧壁的阳极107a和与之相对的另一侧侧壁的阴极107b,在高频作用下,生成等离子体109。本发明的实施例中,形成等离子体时的射频频率为5E2赫兹(HZ)-1E5赫兹,功率为100千瓦(KW)-500千瓦。
请参考图3,向具有等离子体的反应腔室100内通入反应物111,所述反应物111包括氢氧化铪、氢氧化锆和氮气。
发明人发现,锆元素通常以氧化锆(ZrO2)或氯化锆(ZrCl4)的形式存在,氢氧化锆(Zr(OH)4)较为少见,并且普通条件下,氢氧化锆(Zr(OH)4)难以和氢氧化铪(Hf(OH)4)发生反应。
经过进一步研究,发明人发现,等离子体化学气相沉积(Plasma ChemicalVapor Deposition,PCVD)时,等离子体中含有大量的高能量电子,在电子与气相分子的碰撞下,反应物分子的化学键断裂,然后重新组合,生成活性更高的化学基团。采用等离子体化学气相沉积工艺直接将氢氧化铪、氢氧化锆中的羟基打断,重新组合生成水和高K材料氧锆铪,可以有效节省工艺步骤,并且形成的氧锆铪的质量较好。因此,本发明的实施例中,通过进气口106向具有等离子体的反应腔室100内通入的反应物111为氢氧化锆和氢氧化铪。
发明人发现,虽然后续氢氧化锆和氢氧化铪在等离子体的轰击下,可形成K值较高的介质氧锆铪作为高K栅介质层,但是在晶体管中,为有效抗热载流子轰击,所述高K栅介质层的厚度仍然较厚,不利于进一步缩小晶体管的尺寸。经过进一步研究,发明人发现,在介质层内掺杂氮,可以提高介质层的K值,提高了介质层的阻挡电子穿越的势垒高度,有助于提高高K栅介质层抗热载流子轰击的能力,进而减小高K栅介质层的厚度,利于晶体管的小型化。
因此,向具有等离子体109的反应腔室100内通入的反应物111,除了包括氢氧化铪和氢氧化锆外,还包括氮气(N2),用于后续提高形成的高K栅介质层抗热载流子轰击。本发明的实施例中,通入的氢氧化铪、氢氧化锆和氮气的体积比为2:1:0.2。其中,氢氧化铪的流量为0.8标准升每分钟-1.2标准升每分钟,氢氧化锆的流量0.4标准升每分钟-0.6标准升每分钟,氮气的流量为0.08标准升每分钟-0.12标准升每分钟。
考虑到氢氧化铪、氢氧化锆在等离子体109轰击下,铪基与羟基断裂、锆基与羟基断裂、部分氢氧键断裂,重新组合生成水与氧-锆-铪的组合物。然而,所述氧-锆-铪的组合物中氧的含量较少,所述组合物中还存在部分悬挂键(未饱和的键,主要由锆离子、铪离子形成),影响高K栅介质层质量的稳定性。为进一步提高后续形成的高K栅介质层质量的稳定性,本发明的实施例中,还包括:在向所述反应腔室100内通入氢氧化铪、氢氧化锆和氮气的同时,通入流量为氧气,使通入的氧气与上述悬挂键相结合,生成较为稳定的结构,形成的氧锆铪(HfZrO)质量稳定,即高K栅介质层的质量较好。
需要说明的是,在本发明的其他实施例中,所述氧气也可以在通入氢氧化铪、氢氧化锆和氮气之前或之后通入,只要在采用等离子体109轰击所述反应物前通入即可。
另外,由于等离子体109轰击时能量较大,不仅可以使反应物的化学键断裂,还会对半导体衬底103表面产生影响,导致半导体衬底103表面形成缺陷,影响后续高K栅介质层与半导体衬底103或界面层105的结合强度。发明人发现,氩气作为一种惰性气体,不仅可以作为载体气体,还可以使半导体衬底103表面的硅原子发生迁移,对半导体衬底103表面的缺陷有良好的修复作用。因此,本发明的实施例中,还包括:在采用等离子体109轰击所述反应物111前,向所述反应腔室100内通入氩气,其流量为0.2标准升每分钟-0.4标准升每分钟。
需要说明的是,在本发明的其他实施例中,还可以采用镧(La)的氢氧化物、镱(Yb)的氢氧化物、镨(Pr)的氢氧化物和铽(Tb)的氢氧化物,替代本发明实施例中的氢氧化铪或氢氧化锆,在等离子体沉积工艺下,仍然可以得到形成工艺简单、且质量好的高K栅介质层,采用上述材料最终制得的晶体管的质量稳定,性能优越。
请参考图4,等离子体109轰击所述反应物111,形成覆盖所述界面层105的高K栅介质层113,所述高K栅介质层113的材料为掺氮的氧锆铪。
为使等离子体化学气相沉积时,反应物111之间反应的更为充分,需要对反应腔室进行加热。本发明的实施例中,通过基台101内部的加热装置对反应腔室100进行加热,当所述反应腔室100内的温度为200摄氏度-400摄氏度时,沉积得到的高K栅介质层113的质量更好,沉积速率更快。
所述高K栅介质层113的材料为掺氮的氧锆铪,不仅K值较高,抗热载流子能力强,而且厚度较薄,利于后续形成小型化的晶体管。本发明的实施例中,28纳米工艺节点下的晶体管,所述高K栅介质层113的厚度为1.5纳米-3.0纳米,即可有效抗热载流子轰击。
需要说明的是,在本发明的其他实施例中,也可以采用其他方式对反应腔室进行加热,或者在反应腔内设置多个传感器以控制反应腔室的温度,在此不再赘述。
上述步骤完成之后,本发明实施例的高K栅介质层的制作完成。由于直接采用等离子体化学气相沉积工艺使氢氧化锆(Zr(OH)4)和氢氧化铪(Hf(OH)4)发生反应,形成氧锆铪,并且通入氮气,使得氧锆铪内掺杂氮,形成具有较高抗热载流子能量、且K值较高的高K栅介质层。本发明实施例形成的高K栅介质层的质量较好,工艺步骤简单。
并且,由于在采用等离子体轰击所述反应物前,向所述反应腔室内通入了氧气,所述氧气在后续与形成的氧-锆-铪的组合物中的悬挂键相结合,生成较为稳定的结构,形成的氧锆铪(HfZrO)质量稳定,即高K栅介质层的质量较好。
相应的,请参考图5,发明人还提供了一种晶体管(例如金属-氧化物-半导体-场效应晶体管(MOSFET)和鳍式场效应晶体管(FinFET))的形成方法,包括:提供半导体衬底200;采用等离子体沉积工艺形成位于所述半导体衬底200表面的高K栅介质层203,其中,所述等离子体沉积工艺采用的反应物为氢氧化铪、氢氧化锆和氮气,所述高K栅介质层203的材料为掺氮的氧锆铪;形成位于所述高K栅介质层203表面的金属栅电极层205;形成位于所述金属栅电极层205、高K栅介质层203两侧的半导体衬底200内的源极207和漏极209。
其中,所述等离子体沉积工艺的射频频率为5E2赫兹-1E5赫兹,功率为100千瓦-500千瓦,反应温度为200摄氏度-400摄氏度;所述等离子体沉积工艺时,通入的气体还包括氧气;所述等离子体沉积工艺时,通入的气体还包括氩气。
需要说明的是,本发明的实施例中,所述晶体管的形成方法,还包括:在形成高K栅介质层203之前,形成位于半导体衬底200表面的界面层201。所述界面层201的材料为氧化硅或氮化硅。
更多详细的关于本发明实施例的晶体管的形成方法,请参考前文中关于高K栅介质层的形成方法,在此不再赘述。
上述步骤完成后,本发明实施例的晶体管的制作完成。本发明的实施例中,由氢氧化铪、氢氧化锆和氮气,经等离子体沉积工艺形成高K栅介质层,不仅形成工艺简单,形成的高K栅介质层的质量好。而且,由于形成高K栅介质层时没有氯的参与,后续采用此高K栅介质层形成晶体管时,所述晶体管的阈值电压高,性能优越。
进一步的,在采用等离子体轰击所述反应物前,向所述反应腔室内通入氩气,使半导体衬底表面的硅原子发生迁移,对半导体衬底表面的缺陷有良好的修复作用,增加了高K栅介质层与半导体衬底或界面层的结合强度,提高了后续形成的晶体管的性能。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (13)

1.一种晶体管的形成方法,包括:
提供半导体衬底;
采用等离子体沉积工艺形成位于所述半导体衬底表面的高K栅介质层,其特征在于,所述等离子体沉积工艺采用的反应物为氢氧化铪、氢氧化锆和氮气,所述高K栅介质层的材料为掺氮的氧锆铪;
形成位于所述高K栅介质层表面的金属栅电极层;
形成位于所述金属栅电极层、高K栅介质层两侧的半导体衬底内的源极和漏极。
2.如权利要求1所述的晶体管的形成方法,其特征在于,所述等离子体沉积工艺的射频频率为5E2赫兹-1E5赫兹,功率为100千瓦-500千瓦,反应温度为200摄氏度-400摄氏度。
3.如权利要求1所述的晶体管的形成方法,其特征在于,在采用等离子体轰击所述反应物前,向反应腔室内通入氧气。
4.如权利要求1所述的晶体管的形成方法,其特征在于,在采用等离子体轰击所述反应物前,向反应腔室内通入氩气。
5.一种高K栅介质层的形成方法,其特征在于,包括:
提供具有等离子体源气体的反应腔室,在所述反应腔室的基台表面放置半导体衬底;
使反应腔室内的等离子体源气体形成等离子体;
向具有等离子体的反应腔室内通入反应物,所述反应物包括氢氧化铪、氢氧化锆和氮气;
等离子体轰击所述反应物,形成覆盖所述半导体衬底表面的高K栅介质层,所述高K栅介质层的材料为掺氮的氧锆铪。
6.如权利要求5所述的高K栅介质层的形成方法,其特征在于,形成等离子体时的射频频率为5E2赫兹-1E5赫兹,功率为100千瓦-500千瓦。
7.如权利要求5所述的高K栅介质层的形成方法,其特征在于,等离子体轰击时,腔室内的温度为200摄氏度-400摄氏度。
8.如权利要求5所述的高K栅介质层的形成方法,其特征在于,通入的氢氧化铪、氢氧化锆和氮气的体积比为2:1:0.2。
9.如权利要求5所述的高K栅介质层的形成方法,其特征在于,通入的氢氧化铪的流量为0.8标准升每分钟-1.2标准升每分钟,氢氧化锆的流量0.4标准升每分钟-0.6标准升每分钟,氮气的流量为0.08标准升每分钟-0.12标准升每分钟。
10.如权利要求5所述的高K栅介质层的形成方法,其特征在于,还包括:在采用等离子体轰击所述反应物前,向所述反应腔室内通入氧气。
11.如权利要求5所述的高K栅介质层的形成方法,其特征在于,还包括:在采用等离子体轰击所述反应物前,向所述反应腔室内通入氩气,其流量为0.2标准升每分钟-0.4标准升每分钟。
12.如权利要求5所述的高K栅介质层的形成方法,其特征在于,所述高K栅介质层的厚度为1.5纳米-3.0纳米。
13.如权利要求5所述的高K栅介质层的形成方法,其特征在于,还包括:形成位于所述半导体衬底和高K栅介质层之间的界面层,所述界面层的材料为氧化硅或氮化硅。
CN201310009790.5A 2013-01-10 2013-01-10 晶体管的形成方法、高k栅介质层的形成方法 Active CN103928307B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310009790.5A CN103928307B (zh) 2013-01-10 2013-01-10 晶体管的形成方法、高k栅介质层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310009790.5A CN103928307B (zh) 2013-01-10 2013-01-10 晶体管的形成方法、高k栅介质层的形成方法

Publications (2)

Publication Number Publication Date
CN103928307A CN103928307A (zh) 2014-07-16
CN103928307B true CN103928307B (zh) 2016-08-31

Family

ID=51146489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310009790.5A Active CN103928307B (zh) 2013-01-10 2013-01-10 晶体管的形成方法、高k栅介质层的形成方法

Country Status (1)

Country Link
CN (1) CN103928307B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103087A (zh) * 2018-07-13 2018-12-28 上海华力集成电路制造有限公司 氧化铪栅极介质层的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713358B1 (en) * 2002-11-05 2004-03-30 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
CN1961096A (zh) * 2004-06-30 2007-05-09 英特尔公司 在平滑衬底上形成高-k介电层

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891231B2 (en) * 2001-06-13 2005-05-10 International Business Machines Corporation Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier
KR101212626B1 (ko) * 2010-03-05 2012-12-14 연세대학교 산학협력단 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713358B1 (en) * 2002-11-05 2004-03-30 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
CN1961096A (zh) * 2004-06-30 2007-05-09 英特尔公司 在平滑衬底上形成高-k介电层

Also Published As

Publication number Publication date
CN103928307A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
CN103339733B (zh) 半导体器件的制造方法和半导体器件
CN104185898B (zh) 绝缘膜、半导体装置的制造方法以及半导体装置
JP5283147B2 (ja) 半導体装置および半導体装置の製造方法
US20070105398A1 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
TWI354332B (zh)
TW200839846A (en) Pattern formation method and manufacturing method of semiconductor device
JP2005251877A (ja) シリコン窒化膜の形成方法
CN103515213B (zh) 形成FinFET栅介质层的方法和形成FinFET的方法
JP2001044216A (ja) 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ
CN106847893A (zh) 鳍式场效应晶体管的形成方法
WO2003056622A1 (fr) Procede de traitement d'un substrat et methode de production d'un dispositif a semi-conducteurs
CN104254914A (zh) 制造金属栅极的方法
CN102301459B (zh) 用于在半导体装置上形成共形氧化层的方法
TW201843733A (zh) 蝕刻方法及蝕刻裝置
CN104124195B (zh) 沟槽隔离结构的形成方法
CN100380609C (zh) 半导体基片的uv增强的氧氮化
CN103928307B (zh) 晶体管的形成方法、高k栅介质层的形成方法
CN103930992B (zh) 间层多晶硅电介质帽和形成该间层多晶硅电介质帽的方法
CN103177952B (zh) 低温高覆盖性侧墙制造方法
TWI413185B (zh) 一種形成鍺半導體表面保護層的方法
CN108630751A (zh) 半导体结构及其形成方法
JPWO2011033987A1 (ja) 成膜方法、半導体素子の製造方法、絶縁膜および半導体素子
JP2008078253A (ja) 半導体装置の製造方法
CN103377942A (zh) 半导体结构的形成方法、晶体管的形成方法
CN103794482B (zh) 金属栅极的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant