CN103177952B - 低温高覆盖性侧墙制造方法 - Google Patents
低温高覆盖性侧墙制造方法 Download PDFInfo
- Publication number
- CN103177952B CN103177952B CN201110433694.4A CN201110433694A CN103177952B CN 103177952 B CN103177952 B CN 103177952B CN 201110433694 A CN201110433694 A CN 201110433694A CN 103177952 B CN103177952 B CN 103177952B
- Authority
- CN
- China
- Prior art keywords
- gas
- cavity
- frequency
- wafer
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000007789 gas Substances 0.000 claims abstract description 54
- 239000000463 material Substances 0.000 claims abstract description 29
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims abstract description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 12
- 239000012895 dilution Substances 0.000 claims abstract description 10
- 238000010790 dilution Methods 0.000 claims abstract description 10
- 230000001681 protective effect Effects 0.000 claims abstract description 10
- 230000009471 action Effects 0.000 claims abstract description 4
- 239000012495 reaction gas Substances 0.000 claims abstract 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000012544 monitoring process Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052756 noble gas Inorganic materials 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 150000004820 halides Chemical class 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 239000000376 reactant Substances 0.000 claims description 2
- 150000002148 esters Chemical class 0.000 claims 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 5
- 238000004140 cleaning Methods 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 abstract 1
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000004062 sedimentation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- IGELFKKMDLGCJO-UHFFFAOYSA-N xenon difluoride Chemical compound F[Xe]F IGELFKKMDLGCJO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明公开了一种薄膜制造方法，包括：清洁腔体、稳定腔体并将晶圆送入腔体中；通入反应气体以及稀释保护气体，控制反应腔压力小于等于0.2T；激发射频，产生等离子体，在等离子体作用下使得吸附在晶圆上的反应气体反应形成薄膜材料，其中，控制反应腔温度为200～400℃；完成所需的薄膜厚度生长后，关闭射频，停止通入反应气体，取出晶圆。依照本发明的薄膜制造方法，通过控制PECVD方法及其设备的温度、RF频率以及压力等工艺参数，获得了高台阶覆盖率和高底部填充率的良好共型性薄膜，提高了器件的绝缘隔离性能和增大了侧墙形成工艺干法刻蚀工艺窗口。
Description
技术领域
本发明涉及一种半导体器件制造方法，特别是涉及一种低温高覆盖性侧墙制造方法。
背景技术
在集成电路的制造中经常要在栅极的两边形成致密的侧墙保护，这是至关重要的。侧墙一方面是为了保护栅极，另一方面防止大剂量的源极和漏极注入过于接近导电沟道以至于可能发生源漏之间导通。因此侧墙的良好形态、质量往往对于器件可靠性起到至关重要的作用。
特别是随着半导体制造技术向更高的技术节点的发展，栅极的尺寸越来越小，需要的热预算也越来越低，栅极下面的衬底中的导电沟道越来越短，能够减小源漏漏电流的侧墙显得尤为重要，这也对侧墙的制造工艺提出了更高的要求。特别是在先栅(Gate first)工艺中，形成的侧墙的温度对高介电常数(HK)材料影响很大。
侧墙的制造工艺一般分为两步：首先在形成有栅极的整个衬底上例如通过PECVD等常规方法沉积一介质层，如氧化硅、氮化硅等等及其组合，然后通过回刻(etch back)去除位于源漏极和栅极上方的介质层，而只在栅极侧壁形成一环绕保护层。在侧墙的制造工艺中，如何控制刻蚀前介质层的共型覆盖性对刻蚀影响很重要。
如图1A-1D所示，为现有技术的PECVD沉积形成侧墙的器件剖视图。其中，如图1A所示为共型覆盖性较差的MOSFET的侧墙的示意图，如图1B所示为共型覆盖性较好的MOSFET的侧墙的示意图，如图1C所示为共型覆盖性的局部示意图，衬底标记为1，源漏区标记为2，栅极介质层标记为3，栅极导电层此较为4，栅极侧墙材料层标记为5。具体地，对于如图1C所示的如图1A、1B所示的突起结构或者沟槽结构的局部放大图，薄膜结构特别是栅极侧墙材料层5的侧壁厚度x与结构顶部厚度y之间的此值x/y称作台阶覆盖率，薄膜结构特别是栅极侧墙材料层5的底部厚度w与结构顶部厚度y之间的此值w/y称作底部填充率。如图1A、1B所示，薄膜淀积的共型覆盖性的优劣，对相同的结构来说不同的反应方式有不同的共型覆盖性，例如不同的深宽此(AR Ratio)。但是对于例如PECVD反应淀积共型覆盖性则主要取决于反应参数的控制，例如反应压强、沉积速率以及反应温度。之后，各向异性刻蚀最终获得的MOSFET侧墙结构，如图1D中阴影部分所示。但是图1B、1C对应的不同淀积参数，形成的不同共型性的薄膜在刻蚀过程中所形成的侧墙形态不一，共型性不够良好的MOSFET，侧墙可能会发生断裂、中断或变形，或者形成的侧墙的宽度不够从而影响器件的绝缘隔离效果，降低器件性能。
因此，如何在低温下合理控制淀积反应参数以提高侧墙薄膜的共型性，这对于当前MOSFET尤其是亚20nmMOSFET技术发展是一个巨大挑战。
发明内容
由上所述，本发明的目的在于提供一种具有良好共型性的薄膜制造方法。
为此，本发明提供了一种薄膜的制造方法，包括：步骤S 1，清洁腔体、稳定腔体并将晶圆送入腔体中；步骤S2，通入反应气体以及稀释保护气体，反应腔压力控制小于等于0.2T；步骤S3，激发射频，调节功率产生等离子体，在等离子体作用下使得反应气体与晶圆上的材料反应形成薄膜材料，其中，控制反应腔温度为200～400℃；步骤S4，完成所需的薄膜厚度生长后，关闭射频，停止通入反应气体，取出晶圆。
其中，腔体为双频容性耦合等离子体平行板式PECVD设备的反应腔。
其中，射频低频频率为90～188KHz、高频频率为13.56MHz。其中，温度为260～280℃，射频低频频率为158KHz。
其中，在步骤S3中，射频功率为100～150W，监控电压为200～400V，电流为0.1～1.0A。其中，在步骤S2中压力小于等于0.18T；在步骤S3中，射频功率为120W，监控电压为300V，电流为0.41A。
其中，反应气体包括含硅原料气体和含氮原料气体。其中，含硅原料气体包括硅烷、正硅酸四乙酯及其卤代物，含氮气体包括氨气、氮氧化物，稀释保护气体包括惰性气体、氮气。其中，含硅原料气体的流量为10～50sccm，含氮原料气体的流量为90～120sccm，稀释保护气体的流量为200～300sccm，通入反应气体的时间为30s。
其中，在步骤S1和步骤S4中，压力小于等于0.04T。
依照本发明的薄膜制造方法，通过控制PECVD方法及其设备的温度、RF频率以及压力等工艺参数，获得了高台阶覆盖率和高底部填充率的良好共型性薄膜，提高了器件的绝缘隔离性能。
本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1A-1D为依照现有技术的侧墙剖视图；以及
图2为依照本发明的方法流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了具有良好共型性的侧墙薄膜的制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
参照图2，为依照本发明的方法的流程图，其包括以下步骤：
步骤S1，清洁腔体、稳定腔体并将晶圆送入腔体中；
步骤S2，通入反应气体以及稀释保护气体；
步骤S3，激发射频，产生等离子体，在等离子体作用下使得反应气体与晶圆上的材料反应形成薄膜材料；
步骤S4，关闭射频，停止通入反应气体，取出晶圆。
以PECVD工艺形成氮化硅薄膜为实施例，反应采用双频容性耦合等离子体平行板式PECVD设备。具体地，在步骤S1中，可以采用含氟的气体来反应刻蚀清洗去除腔体侧壁上残留物质并通入惰性气体来排出相应的反应物，含氟气体例如为碳氟基气体(CxHyFz，其中xyz依照化学构成而为不同的正整数)或XeF2，惰性气体包括He、Ne、Ar、Xe等。稳定腔体的工艺(season)例如包括对反应腔体抽真空，使得反应腔本底真空理想值接近于0，例如腔内压力小于等于0.04托(T，Torr)。步骤S1执行的时间例如可为120秒(S)。
在步骤S2中，依照所要形成的薄膜材质不同，反应气体可相应选择。对于PECVD形成氮化硅，反应气体可包括含硅原料气体和含氮原料气体，含硅原料气体包括硅烷(SiH4)、正硅酸四乙酯(TEOS)及其卤代物，含氮气体包括氨气(NH3)、氮氧化物(NxOy，其中xy依照化学构成而为不同的正整数)。稀释保护气体例如为惰性气体或氮气。含硅原料气体的流量例如为10～50sccm并优选为25sccm，含氮原料气体的流量例如为90～120sccm并优选为107sccm，稀释保护气体的流量例如为200～300sccm并优选264sccm，通入反应气体的时间为30s。通过对腔体抽真空以及控制气体通入流量，使得反应腔内压力被稳定为0.2T以下并优选0.18T以下。
在步骤S3中，激发射频，调节功率产生等离子体，在等离子体作用下使得反应气体与晶圆上的材料反应形成薄膜材料。反应参数包括温度、压力、功率、频率等，其中最重要的是温度和压力。由于温度的升高对于保型性来讲具有提升，但是温度的提升会对其它的工艺有影响，这里的低温是相对于LPCVD形成的SiN薄膜，相对于更低温PEALD所生长的SiN薄膜温度要高，但是PE ALD所形成的SiN薄膜致密性较差，虽然具有高的共型保型性但是不能满足侧墙致密性的需要，所以本发明优选实施例中对腔内加热，使得反应腔内温度(例如晶圆表面温度)控制在200～400℃且优选为260～280℃且最佳为270℃。由实验得知，在270℃既获得较高的致密隔离性能的同时具有好的共型覆盖性。压力的减小能提高等气体分子在腔体的平均自由程产生更多地碰撞从而提高共型覆盖性，因此步骤S3中的压力维持再步骤S2的压力，也即反应腔内压力被稳定为0.2T以下并优选0.18T以下。
此外，在控制合适的压力、温度和射频功率情况下，尽可能的降低反应的速率，即可获得更好的共型覆盖性。因此在本发明优选实施例中，其中PECVD设备的RF低频组分频率为90～188KHz并优选158KHz，高频组分频率为13.56MHz。低频RF的功率为100～150W并优选120W，监控电压为200～400V并优选300V，电流为0.1～1.0A并优选0.41A。可以根据所需薄膜厚度和沉积速率来合理设置反应时间，例如为1～100s。值得注意的是，虽然以上列出了各种可能的实验参数，但是本发明实施例中可以仅控制温度和压力就能解决本发明的技术问题、达到相应的技术效果，进一步控制功率、频率只是为了获得最佳效果、进一步提高共形覆盖率，因此本发明实际不限于对上述具体参数的组合。
在步骤S4中，形成薄膜之后，重新对腔体抽真空至小于0.2T并优选小于等于0.04T的本底真空。随后再次通入稀释保护气体例如惰性气体和氮气完成冷却和气压控制，最后取出晶片。
经过多次实验测试，由此得到的氮化硅薄膜的沉积速率可以被控制在
且优选为
得到的氮化硅薄膜的折射率为1.98～2.15并优选为2.09。其中，氮化硅薄膜的台阶覆盖率可达到90％以上甚至在96％以上，底部填充率可达到92％以上甚至在98％以上。
此外，对于例如氮氧化物或氧化物构成的侧墙薄膜，也可以采用类似方法控制工艺参数来形成具有良好共型性的薄膜。例如控制温度为200～400℃，控制RF低频频率为106～188KHz，RF高频频率为13.56MHz，腔内本底真空小于等于0.04T。选用的反应气体依照薄膜材质而不同，流量、沉积时腔内压力控制依照薄膜厚度和质量控制需要合理选择。
依照本发明的薄膜制造方法，通过控制PECVD方法及其设备的温度、RF频率以及压力等工艺参数，获得了高台阶覆盖率和高底部填充率的良好共型性薄膜，提高了器件的绝缘隔离性能。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术入员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (9)
1.一种薄膜的PECVD制造方法，包括：
步骤S1，清洁腔体、稳定腔体并将晶圆送入腔体中，其中采用碳氟基气体或XeF2反应刻蚀清洗去除腔体侧壁上残留物质并通入惰性气体来排出相应的反应物；
步骤S2，通入反应气体以及稀释保护气体，控制反应腔压力小于等于0.18T；
步骤S3，激发射频，调节功率产生等离子体，在等离子体作用下使得反应气体与晶圆上的材料反应形成薄膜材料，其中控制反应腔温度为260～280℃，其中射频低频频率为90～188KHz、高频频率为13.56MHz；
步骤S4，完成所需的薄膜厚度生长后，关闭射频，停止通入反应气体，取出晶圆。
2.如权利要求1的方法，其中，腔体为双频容性耦合等离子体平行板式PECVD设备的反应腔。
3.如权利要求1的方法，其中，射频低频频率为158KHz。
4.如权利要求1的方法，其中，在步骤S3中，射频功率为100～150W，监控电压为200～400V，电流为0.1～1.0A。
5.如权利要求4的方法，其中，在步骤S3中，射频功率为120W，监控电压为300V，电流为0.41A。
6.如权利要求1的方法，其中，反应气体包括含硅原料气体和含氮原料气体。
7.如权利要求6的方法，其中，含硅原料气体包括硅烷、正硅酸四乙酯及其卤代物，含氮气体包括氨气、氮氧化物，稀释保护气体包括惰性气体、氮气。
8.如权利要求6的方法，其中，含硅原料气体的流量为10～50sccm，含氮原料气体的流量为90～120sccm，稀释保护气体的流量为200～300sccm，通入反应气体的时间为30s。
9.如权利要求1的方法，其中，在步骤S1和步骤S4中，压力小于等于0.04T。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110433694.4A CN103177952B (zh) | 2011-12-21 | 2011-12-21 | 低温高覆盖性侧墙制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110433694.4A CN103177952B (zh) | 2011-12-21 | 2011-12-21 | 低温高覆盖性侧墙制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103177952A CN103177952A (zh) | 2013-06-26 |
| CN103177952B true CN103177952B (zh) | 2016-09-21 |
Family
ID=48637729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110433694.4A Active CN103177952B (zh) | 2011-12-21 | 2011-12-21 | 低温高覆盖性侧墙制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103177952B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10192751B2 (en) * | 2015-10-15 | 2019-01-29 | Lam Research Corporation | Systems and methods for ultrahigh selective nitride etch |
| CN105957792A (zh) * | 2016-06-30 | 2016-09-21 | 上海华力微电子有限公司 | 半导体结构的刻蚀方法 |
| CN108122834A (zh) * | 2017-12-13 | 2018-06-05 | 上海华虹宏力半导体制造有限公司 | 一种改善接触孔中钨缺失的方法 |
| CN111850510A (zh) * | 2020-07-30 | 2020-10-30 | 上海理想万里晖薄膜设备有限公司 | 用于pecvd设备的原位清洗方法及对应的pecvd设备 |
| WO2022073176A1 (en) * | 2020-10-09 | 2022-04-14 | Applied Materials, Inc. | Plasma-enhanced chemical vapor deposition processes for depositing passivation films on microelectronic structures |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5040046A (en) * | 1990-10-09 | 1991-08-13 | Micron Technology, Inc. | Process for forming highly conformal dielectric coatings in the manufacture of integrated circuits and product produced thereby |
| US6449132B1 (en) * | 1999-10-05 | 2002-09-10 | Seagate Technology Llc | Dielectric gap material for magnetoresistive heads with conformal step coverage |
| US6475916B1 (en) * | 2000-01-18 | 2002-11-05 | Chartered Semiconductor Manufacturing Ltd. | Method of patterning gate electrode with ultra-thin gate dielectric |
| CN1609270A (zh) * | 2004-11-16 | 2005-04-27 | 福州大学 | PECVD沉积低应力SiN薄膜工艺 |
| CN100343974C (zh) * | 2001-05-24 | 2007-10-17 | 国际商业机器公司 | 蚀刻期间保持浅沟槽隔离的结构和方法 |
-
2011
- 2011-12-21 CN CN201110433694.4A patent/CN103177952B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5040046A (en) * | 1990-10-09 | 1991-08-13 | Micron Technology, Inc. | Process for forming highly conformal dielectric coatings in the manufacture of integrated circuits and product produced thereby |
| US6449132B1 (en) * | 1999-10-05 | 2002-09-10 | Seagate Technology Llc | Dielectric gap material for magnetoresistive heads with conformal step coverage |
| US6475916B1 (en) * | 2000-01-18 | 2002-11-05 | Chartered Semiconductor Manufacturing Ltd. | Method of patterning gate electrode with ultra-thin gate dielectric |
| CN100343974C (zh) * | 2001-05-24 | 2007-10-17 | 国际商业机器公司 | 蚀刻期间保持浅沟槽隔离的结构和方法 |
| CN1609270A (zh) * | 2004-11-16 | 2005-04-27 | 福州大学 | PECVD沉积低应力SiN薄膜工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103177952A (zh) | 2013-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101600738B1 (ko) | 에칭 중에 로우-k 게이트 스페이서로의 손상을 감소시키기 위한 방법 | |
| US7972968B2 (en) | High density plasma gapfill deposition-etch-deposition process etchant | |
| KR101644732B1 (ko) | Finfet 방식용 게이트 스페이서 프로파일, 핀 손실 및 하드 마스크 손실 개선을 위한 종횡비 종속 성막 | |
| JP6438302B2 (ja) | 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ | |
| CN102224585B (zh) | 可变更顶部轮廓的整合顺序 | |
| CN103177952B (zh) | 低温高覆盖性侧墙制造方法 | |
| CN109477212A (zh) | 用于填充间隙的方法和设备 | |
| US8809194B2 (en) | Formation of SiOCl-containing layer on spacer sidewalls to prevent CD loss during spacer etch | |
| CN106653675A (zh) | 浅沟槽隔离结构的形成方法 | |
| KR102071723B1 (ko) | 저종횡비 패턴을 위한 측벽 이미지 전사 방법 | |
| WO2012126268A1 (zh) | 一种薄膜填充方法 | |
| TW202025212A (zh) | 低溫高品質的介電膜 | |
| JP2022500867A (ja) | 誘電体材料の堆積方法 | |
| CN104124195B (zh) | 沟槽隔离结构的形成方法 | |
| CN106952947A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103930992B (zh) | 间层多晶硅电介质帽和形成该间层多晶硅电介质帽的方法 | |
| CN114078683A (zh) | 蚀刻方法和等离子体处理装置 | |
| CN103165416B (zh) | 用于刻蚀的硬掩膜及其制备方法以及mos器件的制造方法 | |
| CN104795351B (zh) | 隔离结构的形成方法 | |
| CN103903969A (zh) | 浮栅的制备方法 | |
| CN103489821B (zh) | 一种高深宽比沟槽的填充方法 | |
| CN109891596A (zh) | 制造用于N7/N5 FinFET和其他FinFET的气隙隔离物的方法 | |
| CN104979204B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN102683272B (zh) | 一种用于45纳米及以下技术节点的金属前介质集成工艺 | |
| CN103413778B (zh) | 隔离结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201214 Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd. Address before: 100029 No. 3 Beitucheng West Road, Chaoyang District, Beijing Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220428 Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |