DE10130936B4 - Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD - Google Patents

Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD Download PDF

Info

Publication number
DE10130936B4
DE10130936B4 DE10130936A DE10130936A DE10130936B4 DE 10130936 B4 DE10130936 B4 DE 10130936B4 DE 10130936 A DE10130936 A DE 10130936A DE 10130936 A DE10130936 A DE 10130936A DE 10130936 B4 DE10130936 B4 DE 10130936B4
Authority
DE
Germany
Prior art keywords
substrate
ald
deposition
activation
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10130936A
Other languages
English (en)
Other versions
DE10130936A1 (de
Inventor
Hans Dr. Reisinger
Martin Dr. Gutsche
Kristin Schupke
Stefan Jakschik
Matthias Dr. Leonhardt
Harald Seidl
Uwe Dr. Schröder
Thomas Dr. Hecht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10130936A priority Critical patent/DE10130936B4/de
Priority to US10/180,808 priority patent/US20030114018A1/en
Publication of DE10130936A1 publication Critical patent/DE10130936A1/de
Application granted granted Critical
Publication of DE10130936B4 publication Critical patent/DE10130936B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Abstract

Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD mit einem Substrat (1) und einer auf oder in dem Substrat (1) vorgesehenen dielektrischen Schicht (70), wobei die dielektrische Schicht (7) durch ein ALD-Verfahren monolagenweise selbstlimitierend in Form von mindestens zwei verschiedenen Prekursoren alternierend abgeschieden wird, mit den Schritten:
a) Entfernen einer Siliziumoxidschicht von der Oberfläche des Substrats (1);
b) Vorsehen einer OH- oder H-Aktivierung der Oberfläche des Substrats (1) vor der Abscheidung einer allerersten Monolage eines ersten Prekursors bezüglich eines reaktiven Liganden des ersten Prekursors; und
c) alternierendes Abscheiden der dielektrischen Schicht (7) auf der aktivierten Oberfläche durch ein ALD-Verfahren monolagenweise selbstlimitierend in Form von mindestens zwei verschiedenen Prekursoren.

Description

  • Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD Die vorliegende Erfindung betrifft ein Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD mit einem Substrat und einem auf oder in dem Substrat vorgesehenen dielektrischen Schicht, wobei die dielektrische Schicht durch ein ALD-Verfahren (Atomic Layer Deposition/Atomschichtabscheidung) monolagenweise selbstlimitierend in Form von mindestens zwei verschiedenen Prekursoren alternierend abgeschieden wird.
  • Aus der US 6,200,893 B1 ist ein durch Radikale unterstütztes sequentielles CVD-Verfahren bekannt, wobei auf einem Substrat ein natürliches Oxid belassen wird und darauf ein zyklisches Abscheiden von RLD-Lagen durchgeführt wird. Vor jeweils zwei kompletten ALD-Lagen erfolgt eine Wasserstoff-Konditionierung/-Aktivierung.
  • Aus der US 5,923,056 ist es bekannt, vor der Abscheidung einer dielektrischen Schicht, u.a. mit einem ALD-Verfahren, eine Siliziumoxidschicht mittels einer Flusssäure-(HF-)haltigen Lösung von der Oberfläche eines Substrats zu entfernen. Aus Fenner D.B., "Silicon surface passivation by hydrogen termination: A comparative study of preparation methods" in J. Appl. Phys., 1989, Vol. 66, Nr. 1, Seiten 419 bis 424, ist es ferner bekannt, mittels einer Flusssäure-haltigen Lösung eine Wasserstoff-Passivierung an einer Substrat-Oberfläche vorzunehmen.
  • Die GB 2 353 404 A , EP 1 096 042 A1 und GB 2 355 727 A offenbaren verschiedene ALD-Verfahren.
  • Der Begriff Substrat soll im allgemeinen Sinne verstanden werden und kann daher sowohl einschichtige als auch mehrschichtige Substrate umfassen.
  • Obwohl auf beliebige Halbleiterbauelemente anwendbar, werden die vorliegende Erfindung sowie die ihr zu Grunde liegende Problematik in Bezug auf Kondensatoren in Silizium-Technologie erläutert.
  • In dynamischen Schreib-/Lese-Speichern (DRAMs) werden sogenannte Ein-Transistor-Zellen eingesetzt. Diese bestehen aus einem Speicherkondensator und einem Auswahltransistor der die Speicherelektrode mit der Bitleitung verbindet. Der Speicherkondensator kann als Grabenkondensator (Trench Capacitor) oder als Stapelkondensator (Stacked Capacitor) ausgebildet werden. Die hier beschriebene Erfindung bezieht sich ganz allgemein auf Kondensatoren für solche DRAMs in Form von Grabenkondensatoren und Stapelkondensatoren.
  • Es ist bekannt, einen solchen Kondensator, z.B. für ein DRAM (dynamischer Schreib-/Lese-Speicher) mit dem Aufbau Elektrodenschicht-Isolatorschicht-Elektrodenschicht herzustellen, wobei die Elektrodenschichten Metallschichten oder (Poly)-Siliziumschichten sein können.
  • Um die Speicherdichte für zukünftige Technologie-Generationen weiter zu erhöhen, wird die Strukturgröße von Generation zu Generation verkleinert. Die immer kleiner werdende Kondensatorfläche und die dadurch bedingte kleiner werdende Kondensatorkapazität führt zu Problemen. Deshalb ist es wichtig, die Kondensatorkapazität trotz kleinerer Strukturgröße mindestens konstant zu halten. Dies kann unter anderem durch eine Erhöhung der Flächenladungsdichte des Speicherkondensators erreicht werden.
  • Bisher wurde dieses Problem einerseits durch eine Vergrößerung der zur Verfügung stehenden Kondensatorfläche (bei vorgegebener Strukturgröße) gelöst. Dies kann z.B. durch die Abscheidung von Poly-Silizium mit rauher Oberfläche (Hemispherical Silicon Grains) im Trench oder auf die untere Elektrode des Stapelkondensators erreicht werden. Andererseits wurde bisher die Flächenladungsdichte durch eine Verringerung der Dicke des Dielektrikums erhöht. Dabei wurden bisher als Dielektrikum für DRAM-Kondensatoren ausschließlich verschiedener Kombinationen von SiO2 (Siliziumoxid) und Si3N4 (Siliziumnitrid) verwendet.
  • Für Stapel-Kondensatoren wurden ferner einige wenige Materialen mit höherer Dielektrizitätskonstante vorgeschlagen. Explizit gehören dazu Ta2O5 und BST (Barium-Strontium-Titanat). Diese Materialen sind jedoch in direktem Kontakt mit Silizium oder Poly-Silizium bei höheren Temperaturen chemisch unstabil. Außerdem sind die Materialien selbst nur unzureichend temperaturstabil. Eine weitere Möglichkeit besteht in der Nitridierung der unteren Elektrode des Kondensators gefolgt von der Abscheidung eines CVD-Siliziumnitrids, welches anschließend in einer Naßoxidation reoxidiert wird. Eine weitere Veringerung der Dicke dieser Dielektrika ist aufgrund der dadurch verursachten erhöhten Leckströme nicht möglich.
  • Neuerdings sind weitere Materialen mit höherer Dielektrizitätskonstante vorgeschlagen worden, z.B. Al2O3, ZrO2, HfO2, u.ä., welche mit dem sogenannten ALD(Atomic Layer Deposition)-Verfahren monolagenweise selbstlimitierend abgeschieden werden können. Insbesondere bei Strukturen mit sehr hohen Aspektverhältnissen können diese neuen Materialien mit sehr guter Kantenabdeckung abgeschieden werden und deshalb sehr gut mit Verfahren zur Oberflächenvergrößerung (z.B. Wet Bottle, HSG) kombiniert werden.
  • Beim ALD-Verfahren wird der Abscheideprozeß in mindestens zwei Einzelschritte A und B entsprechend zweier Prekursoren unterteilt, welche alternierend zur Bildung einer Strukturfolge ABABAB... ausgeführt werden, wobei jeder Einzelschritt im Idealfall zu einer selbstlimitierenden Abscheidung einer Monolage des betreffenden Prekursors führt. Die beiden Prekursoren bestehen dabei aus Molekülen, welche jeweils aus den abzuscheidenden Atomen und einem sogenannten Liganden bestehen. Die Liganden sind derart beschaffen, daß eine chemische Bindung jeweils nur zum vorhergehenden Prekursormolekül, jedoch nicht zum identischen Prekursormolekül möglich ist (siehe z.B. GB 2 355 727 A ).
  • Ein kritischer Schritt im Rahmen des ALD-Verfahrens ist die Abscheidung der allerersten Lage direkt auf der Substratoberfläche.
    •
  • Es ist die Aufgabe der vorliegenden Erfindung, ein verbessertes Herstellungsverfahren für ein Halbleiterbauelement der eingangs genannten Art anzugeben, wobei eine Oberflächenkonditionierung mit einer ausreichenden Anzahl reaktiver Gruppen gegeben ist, welche eine chemische Bindung mit den Liganden der ersten Prekursormoleküle eingehen können.
  • Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
  • Die der vorliegenden Erfindung zugrundeliegende allgemeine Idee besteht im Vorsehen einer Konditionierung Aktivierung der Oberfläche des Substrats vor der Abscheidung einer allerersten Monolage eines ersten Prekursors bezüglich eines reaktiven Liganden des ersten Prekusors.
  • Die vorliegende Erfindung beschreibt insbesondere verschiedene Verfahren zur Konditionierung, Aktivierung der Substratoberfläche.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des Gegenstandes der Erfindung.
  • Erfindungsgemäss wird zur Konditionierung eine Siliziumoxidschicht von der Oberfläche des Substrats entfernt. Eine solche Siliziumoxidschicht würde die effektive Dielektrizitätskonstante des Kondensatormaterials herabsetzen.
  • Erfindungsgemäss wird eine OH- oder H-Aktivierung der Oberfläche des Substrats vorgesehen. Dies erweist sich insbesondere im Falle von Trimethylaluminium neben H2O-Prekursorgas zur Deposition von Al2O3 oder im Falle von Metallchloriden neben H2O-Prekursorgas zur Deposition von ZrO2, HfO2 u.ä. als vorteilhaft. Die Belegungsdichte der OH- oder H-Aktivierung der Oberfläche des Substrats beeinflußt dabei die Depositionsrate des Dielektrikums.
  • Gemäß einer bevorzugten Weiterbildung umfaßt die Konditionierung Aktivierung die Anwendung eines Radikal-Generators auf die Oberfläche des Substrats.
  • Gemäß einer weiteren bevorzugten Weiterbildung umfaßt die Konditionierung, Aktivierung eine gepulste O2/H2O-H2/H2O-Plasmabehandlung.
  • Gemäß einer weiteren bevorzugten Weiterbildung umfaßt die Konditionierung, Aktivierung eine gepulste H2-Plasmabehandlung.
  • Gemäß einer weiteren bevorzugten Weiterbildung umfaßt die Konditionierung, Aktivierung eine gepulste NH3-Plasmabehandlung.
  • Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
    •
  • a–n zeigen die wesentlichen Verfahrensschritte zur erfindungsgemäßen Herstellung eines Halbleiterbauelements in Form eines Grabenkondensators, die zum Verständnis der Erfindung dienen sollen.
  • In den a–n bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.
  • Auf einem Siliziumsubstrat 1 werden zunächst eine Padoxidschicht 5 und eine Padnitridschicht 10 abgeschieden, wie in a gezeigt. Dann wird eine weitere (nicht dargestellte) Oxidschicht abgeschieden und diese Schichten werden dann mittels einer ebenfalls nicht gezeigten Photolackmaske und einem entsprechenden Ätzverfahren zu einer sogenannten Hartmaske strukturiert. Unter Verwendung dieser Hartmaske werden Gräben 2 mit einer typischen Tiefe von circa 1–10 μm in das Siliziumsubstrat 1 geätzt. Danach wird die oberste Oxidschicht entfernt, um zum in a dargestellten Zustand zu gelangen.
  • In einem folgenden Prozessschritt wird, wie in b gezeigt, Arsensilikatglas (ASG) 20 auf der resultierenden Struktur abgeschieden, so daß das ASG 20 insbesondere die Gräben 2 vollständig auskleidet.
  • In einem weiteren Prozessschritt erfolgt, wie in c gezeigt, ein Auffüllen der resultierenden Struktur mit Photolack 30. Gemäß d erfolgt danach ein Lack-Recess eine Lackentfernung im oberen Bereich der Gräben 2. Dies geschieht zweckmäßigerweise durch isotropes trockenchemisches Ätzen.
  • In einem weiteren Prozessschritt gemäß e erfolgt ein ebenfalls isotropes Ätzen des ASG 20 im unmaskierten, lackfreien Bereich, und zwar vorzugsweise in einem nasschemischen Ätzprozess. Daraufhin wird der Lack 30 in einem plasmagestützten und/oder nasschemischen Prozess entfernt.
  • Wie in f gezeigt, wird danach ein Deckoxid 5' auf der resultierenden Struktur abgeschieden.
  • In einem weiteren Prozessschritt gemäß g erfolgt eine Ausdiffusion des Arsen aus dem übrig gebliebenen ASG 20 in das umliegende Siliziumsubstrat 1 in einem Temperschritt zur Bildung der vergrabenen Platte Buried Plate 60, welche eine erste Kondensatorelektrode bildet. Daran anschließend werden das Deckoxid 5' und das übrige ASG 20 zweckmäßigerweise nasschemisch entfernt.
  • Gemäß h wird dann ein spezielles Dielektrikum 70 mit hoher Dielektrizitätskonstante z.B. mittels eines ALD-Verfahrens (Atomic Layer Deposition) auf die resultierende Struktur abgeschieden, wobei zuvor eine Konditionierung Aktivierung Oberfläche des Substrats vor der Abscheidung einer allerersten Monolage eines ersten Prekursors durchgeführt wird.
  • Das Vorsehen einer möglichst Siliziumoxid-freien Siliziumoberfläche des Substrats 1 gemäß Schritt a) des Verfahrens nach dem Patentanspruch 1 kann erstens durch eine DHF-Behandlung (H2O:HF = 100:1) mit einer anschließenden Spülung in deionisiertem Wasser erfolgen (beispielsweise 9 Minuten mit 15 Liter/Min. und 5 Minuten mit 5 Liter/Min.). Alternativ kann eine DHF-Behandlung mit verkürzter Spülzeit vorgenommen werden, um durch das unvollständige Entfernen des DHF ein anschließendes Aufwachsen vom natürlichen Oxid auf dem Siliziumsubstrat zu verzögern. Eine weitere Möglichkeit bietet eine Plasmareinigung unter Verwendung von NF3, Cl2 o.ä., welche insbesondere in der ALD-Kammer integriert werden kann, um ein Handling an der Luft zu vermeiden, wodurch ebenfalls ein nachträgliches Aufwachsen des natürlichen Oxids auf der Oberfläche des Substrats 1 verhindert wird.
  • Als weiteres Beispiel sei eine HF-Dampfreinigung in einer an das ALD-mainframe angeschlossenen Kammer erwähnt, wodurch sich ebenfalls ein anschließendes Aufwachsen eines natürlichen Oxids vermeiden lässt.
  • Für die anschließende Oberflächenaktivierung gemäß dem Schritt b) des Verfahrens nach dem Patentanspruch 1 bieten sich folgende Möglichkeiten an.
  • Eine erste Möglichkeit besteht in der Verwendung eines gepulsten O2/H2O-H2/H2O-Plasmas, wobei im ersten Schritt die O-Radikale der Sauerstoffbrückenbindungen aufbrechen und so eine O-terminierte Oberfläche entsteht, wohingegen im zweiten Schritt die H-Radikale mit O zu OH-Gruppen reagieren.
  • Eine weitere Möglichkeit besteht in der Verwendung eines H2-Plasmas, wobei die H-Radikale dabei mögliche O-Brücken an der Substratoberfläche aufbrechen. Eine Variation des Kammerdrucks ermöglicht dabei die Steuerung der Radikaldichte, wodurch sich die Bildung eines Plasmaoxides vermeiden lässt.
  • Noch eine weitere Möglichkeit ist die Verwendung eines NH3-Plasmas, das zur Nitridierung der Oberfläche des Substrats und zur Erzeugung einer H-Terminierung führt.
  • Letztlich ist die Anwendung eines beliebigen Radikalgenerators zur Erzeugung von H-, O-, OH-Radikalen möglich, um mögliche O-Brückenbindungen aufzubrechen und eine H- bzw. OH-Terminierung zu erzeugen.
  • Nach dieser Oberflächenaktivierung lässt sich die ALD-Abscheidung gemäß Schritt c) des Verfahrens nach dem Patentanspruch 1 in gewohnter Form durchführen.
  • Nach der Bildung des speziellen Dielektrikums 70 mit dem erfindungsgemäßen Verfahren wird in einem weiteren Prozessschritt gemäß i als zweite Kondensatorplatte Arsendotiertes polykristallines Silizium 80 auf der resultierenden Struktur abgeschieden, so daß es die Gräben 2 vollständig ausfüllt. Alternativ könnten auch Poly-Silizium-Germanium oder Poly-Silizium-Metall Schichtfolgen zur Auffüllung verwendet werden.
  • In einem darauffolgenden Prozessschritt gemäß j wird das dotierte Polysilizium 80, bzw. das Poly-Silizium-Germanium oder ein Metall bis zur Oberseite der vergrabenen Platte/Buried Plate 60 zurückgeätzt.
  • Zur Erreichung des in k dargestellten Zustands erfolgt dann ein isotropes Ätzen des Dielektrikums 70 mit hoher Dielektrizitätskonstante im oberem freigelegten Bereich der Gräben 2, und zwar entweder mit einem nasschemischen oder einem trockenchemischen Ätzverfahren.
  • In einem darauffolgenden Prozessschritt gemäß l wird ein Kragenoxid 5'' im oberen Bereich der Gräben 2 gebildet. Dies geschieht durch eine ganzflächige Oxidabscheidung und ein darauffolgendes anisotropes Ätzen des Oxids, so daß das Kragenoxid 5'' an den Seitenwänden im oberen Grabenbereich stehenbleibt.
  • Wie in m illustriert, wird in einem darauffolgenden Prozessschritt erneut mit Arsen dotiertes Polysilizium 80' abgeschieden und zurückgeätzt.
  • Gemäß n folgt schließlich eine nasschemische Entfernung des Kragenoxids 5'' im oberen Grabenbereich.
  • Damit ist die Ausbildung des Grabenkondensators im Wesentlichen beendet. Das Bilden der Kondensatoranschlüsse sowie die Herstellung und Verbindung mit dem zugehörigen Auswahltransistor sind im Stand der Technik wohl bekannt.
    • 1
    Siliziumsubstrat
    3
    aufgeweiteter Bereich
    5
    Padoxid
    5'
    Deckoxid
    5''
    Kragenoxid
    10
    Padnitrid
    20
    ASG
    30
    Photolack
    60
    Vergrabene Platte/Buried Plate
    70
    Dielektrikum
    80, 80'
    dotiertes Polysilizium

Claims (5)

  1. Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD mit einem Substrat (1) und einer auf oder in dem Substrat (1) vorgesehenen dielektrischen Schicht (70), wobei die dielektrische Schicht (7) durch ein ALD-Verfahren monolagenweise selbstlimitierend in Form von mindestens zwei verschiedenen Prekursoren alternierend abgeschieden wird, mit den Schritten: a) Entfernen einer Siliziumoxidschicht von der Oberfläche des Substrats (1); b) Vorsehen einer OH- oder H-Aktivierung der Oberfläche des Substrats (1) vor der Abscheidung einer allerersten Monolage eines ersten Prekursors bezüglich eines reaktiven Liganden des ersten Prekursors; und c) alternierendes Abscheiden der dielektrischen Schicht (7) auf der aktivierten Oberfläche durch ein ALD-Verfahren monolagenweise selbstlimitierend in Form von mindestens zwei verschiedenen Prekursoren.
  2. Verfahren nach Anspruch 1, wobei die Aktivierung die Anwendung eines Radikal-Generators auf die Oberfläche des Substrats (1) umfaßt.
  3. Verfahren nach Anspruch 1, wobei die Aktivierung eine gepulste O2/H2O-H2/H2O-Plasmabehandlung umfaßt.
  4. Verfahren nach Anspruch 1, wobei die Aktivierung eine gepulste H2-Plasmabehandlung umfaßt.
  5. Verfahren nach Anspruch 1, wobei die Konditionierung eine gepulste NH3-Plasmabehandlung umfaßt.
DE10130936A 2001-06-27 2001-06-27 Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD Expired - Fee Related DE10130936B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10130936A DE10130936B4 (de) 2001-06-27 2001-06-27 Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD
US10/180,808 US20030114018A1 (en) 2001-06-27 2002-06-26 Method for fabricating a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10130936A DE10130936B4 (de) 2001-06-27 2001-06-27 Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD

Publications (2)

Publication Number Publication Date
DE10130936A1 DE10130936A1 (de) 2003-01-16
DE10130936B4 true DE10130936B4 (de) 2004-04-29

Family

ID=7689601

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10130936A Expired - Fee Related DE10130936B4 (de) 2001-06-27 2001-06-27 Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD

Country Status (2)

Country Link
US (1) US20030114018A1 (de)
DE (1) DE10130936B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234735A1 (de) * 2002-07-30 2004-02-12 Infineon Technologies Ag Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
DE10357756B4 (de) * 2003-12-10 2006-03-09 Infineon Technologies Ag Verfahren zur Herstellung von Metall-Oxynitriden durch ALD-Prozesse unter Verwendung von NO und/oder N2O
DE102004005082B4 (de) * 2004-02-02 2006-03-02 Infineon Technologies Ag Kondensator mit einem Dielektrikum aus einer selbstorganisierten Monoschicht einer organischen Verbindung und Verfahren zu dessen Herstellung
TWI311781B (en) * 2004-02-16 2009-07-01 Sharp Kabushiki Kaish Thin film transistor and method for manufacturing same, display device, method for modifying oxidized film, method for forming oxidized film, semiconductor device and method for manufacturing same, and apparatus for manufacturing semiconductor device
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
US20100255625A1 (en) * 2007-09-07 2010-10-07 Fujifilm Manufacturing Europe B.V. Method and apparatus for atomic layer deposition using an atmospheric pressure glow discharge plasma
DE102009053889B4 (de) * 2009-11-20 2014-03-27 C. Hafner Gmbh + Co. Kg Verfahren zur Beschichtung einer metallischen Substratoberfläche mit einer durch einen ALD-Prozess aufgebrachten Materialschicht
US10460925B2 (en) 2017-06-30 2019-10-29 United Microelectronics Corp. Method for processing semiconductor device
JP7314016B2 (ja) 2019-10-16 2023-07-25 大陽日酸株式会社 金属酸化薄膜の形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923056A (en) * 1996-10-10 1999-07-13 Lucent Technologies Inc. Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
EP0952609A2 (de) * 1998-04-21 1999-10-27 Harris Corporation Reinigungsverfahren auf der Basis von SC-2-Reinigung für eine thermische Behandlung
WO2000079583A1 (en) * 1999-06-17 2000-12-28 Koninklijke Philips Electronics N.V. Method and apparatus for wet-etching semiconductor wafers
GB2353404A (en) * 1999-08-14 2001-02-21 Samsung Electronics Co Ltd Semiconductor device with dielectric layer formed by sequentially supplying reactants to an electrode
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
EP1096042A1 (de) * 1999-10-25 2001-05-02 Motorola, Inc. Verfahren zur Herstellung einer Halbleiter-Anordnung mit einer Silizium-Metalloxid Zwischenschicht
GB2355727A (en) * 1999-10-06 2001-05-02 Samsung Electronics Co Ltd Atomic layer deposition method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176627A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体装置の製造方法
US5983828A (en) * 1995-10-13 1999-11-16 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
US6329024B1 (en) * 1996-04-16 2001-12-11 Board Of Regents, The University Of Texas System Method for depositing a coating comprising pulsed plasma polymerization of a macrocycle
CA2205817C (en) * 1996-05-24 2004-04-06 Sekisui Chemical Co., Ltd. Treatment method in glow-discharge plasma and apparatus thereof
US5939333A (en) * 1996-05-30 1999-08-17 Micron Technology, Inc. Silicon nitride deposition method
US6200651B1 (en) * 1997-06-30 2001-03-13 Lam Research Corporation Method of chemical vapor deposition in a vacuum plasma processor responsive to a pulsed microwave source
KR100258979B1 (ko) * 1997-08-14 2000-06-15 윤종용 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법
US6156606A (en) * 1998-11-17 2000-12-05 Siemens Aktiengesellschaft Method of forming a trench capacitor using a rutile dielectric material
US6255221B1 (en) * 1998-12-17 2001-07-03 Lam Research Corporation Methods for running a high density plasma etcher to achieve reduced transistor device damage
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6503330B1 (en) * 1999-12-22 2003-01-07 Genus, Inc. Apparatus and method to achieve continuous interface and ultrathin film during atomic layer deposition
US6551399B1 (en) * 2000-01-10 2003-04-22 Genus Inc. Fully integrated process for MIM capacitors using atomic layer deposition
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
US6610169B2 (en) * 2001-04-21 2003-08-26 Simplus Systems Corporation Semiconductor processing system and method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923056A (en) * 1996-10-10 1999-07-13 Lucent Technologies Inc. Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
EP0952609A2 (de) * 1998-04-21 1999-10-27 Harris Corporation Reinigungsverfahren auf der Basis von SC-2-Reinigung für eine thermische Behandlung
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
WO2000079583A1 (en) * 1999-06-17 2000-12-28 Koninklijke Philips Electronics N.V. Method and apparatus for wet-etching semiconductor wafers
GB2353404A (en) * 1999-08-14 2001-02-21 Samsung Electronics Co Ltd Semiconductor device with dielectric layer formed by sequentially supplying reactants to an electrode
GB2355727A (en) * 1999-10-06 2001-05-02 Samsung Electronics Co Ltd Atomic layer deposition method
EP1096042A1 (de) * 1999-10-25 2001-05-02 Motorola, Inc. Verfahren zur Herstellung einer Halbleiter-Anordnung mit einer Silizium-Metalloxid Zwischenschicht

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FENNER, D.B., [u.a.]: Silicon surface passivation by hydrogen termination: A comparative study of preparation methods. In: J. Appl. Phys., 1989, Vol. 66, No. 1, S. 419-424 *

Also Published As

Publication number Publication date
DE10130936A1 (de) 2003-01-16
US20030114018A1 (en) 2003-06-19

Similar Documents

Publication Publication Date Title
DE10142580B4 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
EP1145279B1 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE60118817T2 (de) Integrierte Schaltung mit einem dielektrischen Schichtverbund und Verfahren
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE10000005C1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE10234735A1 (de) Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE10055431B4 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
DE102006000613A1 (de) DRAM mit High-K-Dielektrikum-Speicherkondensator und Verfahren zum Herstellen desselben
DE10064067B4 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE10227346A1 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE102004016162A1 (de) Verfahren zum Bilden eines Metalloxidfilmes
DE10130936B4 (de) Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD
DE102007006596A1 (de) Abscheideverfahren für ein Dielektrikum auf Übergangsmetalloxidbasis
DE10308888B4 (de) Anordnung von Kondensatoren zur Erhöhung der Speicherkapazität in einem Halbleitersubstrat und Verfahren zur Herstellung einer Anordnung
EP1294021A1 (de) Kondensatoreinrichtung für eine Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE10114956C2 (de) Verfahren zum Herstellen einer dielektrischen Schicht als Isolatorschicht für einen Grabenkondensator
DE10256713B4 (de) Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators
DE10303413B3 (de) Verfahren zur Herstellung eines Oxidkragens für einen Grabenkondensator
DE10248980A1 (de) Verfahren zur Erzeugung vertikaler strukturierter Schichten aus Siliziumdioxid
DE102004022602A1 (de) Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle
DE19620833C2 (de) Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung
DE10164741A1 (de) Mehrfachabscheidung von Metallschichten zur Herstellung der oberen Kondensatorelektrode eines Grabenkondensators

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee