JP2003203910A - 高誘電率ゲート酸化膜上に強誘電体薄膜を形成するｍｏｃｖｄシード層プロセス - Google Patents

高誘電率ゲート酸化膜上に強誘電体薄膜を形成するｍｏｃｖｄシード層プロセス

Info

Publication number
JP2003203910A
JP2003203910A JP2002306350A JP2002306350A JP2003203910A JP 2003203910 A JP2003203910 A JP 2003203910A JP 2002306350 A JP2002306350 A JP 2002306350A JP 2002306350 A JP2002306350 A JP 2002306350A JP 2003203910 A JP2003203910 A JP 2003203910A
Authority
JP
Japan
Prior art keywords
layer
temperature
ferroelectric
depositing
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002306350A
Other languages
English (en)
Inventor
Tingkai Li
リー テンカイ
Ten Suu Shien
テン スー シェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2003203910A publication Critical patent/JP2003203910A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 高誘電率ゲート酸化物と強誘電体材料との間
の界面不整合により、劣化されない強誘電体デバイスを
提供すること。 【解決手段】 本発明は、シリコン基板を準備する工程
と、上記基板上に高誘電率層を形成する工程と、相対的
に高温で、上記高誘電率層上に強誘電体材料のシード層
を堆積する工程と、相対的に低温で、上記シード層上に
強誘電体材料の上層を堆積する工程と、強誘電体薄膜を
形成するように、上記基板、上記高誘電率層および上記
強誘電体層をアニーリングする工程と、を包含する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、強誘電体薄膜プロ
セス、強誘電体メモリデバイス構造および強誘電体不揮
発性メモリデバイスへの集積プロセスに関し、詳細に
は、高誘電率ゲート酸化物上に形成される強誘電体薄膜
を製造する方法に関する。
【０００２】
【従来の技術】所望の特性を有するＭＦＯＳトランジス
タメモリデバイスを提供するように、酸化物は、強誘電
体およびシリコン基板と反応しないか、または、拡散し
てはならない。他方で、酸化物層上の強誘電体薄膜は、
メモリトランジスタに使用の際に良質な強誘電体の性質
を有する必要がある。所望の強誘電体の性質を有する均
質な強誘電体薄膜は、高誘電率ゲート酸化物と強誘電体
材料との間の界面不整合のために、ゲート酸化物上に堆
積させることが困難である。上記不整合により、ＰＧ
Ｏ、薄膜および粗い表面ラフネス等のランダムな強誘電
体が生じる。シード層プロセスは、界面不整合を解決す
るように、ＭＦＯＳトランジスタ強誘電体メモリの用途
のために発展してきた。
【０００３】
【発明が解決しようとする課題】本発明の目的は、強誘
電体（ＦＥ）堆積プロセスを向上させるようにＦＥ材料
のシード層を提供することである。
【０００４】本発明のさらなる目的は、高誘電率ゲート
酸化物と強誘電体材料との間の界面不整合により、劣化
されないＦＥデバイスを提供することである。
【０００５】本発明の別の目的は、ＭＦＯＳトランジス
タ強誘電体メモリの用途において、ＺｒＯ２，ＨｆＯ２
および（Ｚｒｘ，Ｈｆ１−ｘ）Ｏ２等の高誘電率ゲート
酸化物上に均質の強誘電体薄膜を堆積するように、シー
ド層プロセスを用いたＦＥデバイスを提供することであ
る。
【０００６】本発明の別の目的は、ＭＦＯＳ１トランジ
スタデバイスを提供することである。
【０００７】これにより、本発明の本質を素早く理解す
ることが可能になる。
【０００８】
【課題を解決するための手段】本発明は、高誘電率層上
に強誘電体薄膜を形成する方法であって、シリコン基板
を準備する工程と、上記基板上に高誘電率層を形成する
工程と、相対的に高温で、上記高誘電率層上に強誘電体
材料のシード層を堆積する工程と、相対的に低温で、上
記シード層上に強誘電体材料の上層を堆積する工程と、
強誘電体薄膜を形成するように、上記基板、上記高誘電
率層および上記強誘電体層をアニーリングする工程と、
を包含する。
【０００９】本発明は、高誘電率層上に強誘電体薄膜を
形成する方法であって、シリコン基板を準備する工程
と、上記基板上に高誘電率層を形成し、酸化物層を形成
するように上記高誘電率層をアニーリングする工程と、
ＰＧＯ前駆体溶液を準備する工程と、上記高誘電率酸化
物層上に強誘電体材料のシード層を堆積する工程であっ
て、約１８０℃〜２００℃の間の蒸発器温度で、約２０
％〜３０％の間の酸素分圧を有する雰囲気内にて、約１
Ｔｏｒｒ〜５Ｔｏｒｒの間の圧力で、約５００℃〜５４
０℃の間の温度でｃ軸配向ＰＧＯ薄膜の層を堆積する工
程を包含し、上記前駆体溶液は、約５分〜２０分の間の
堆積時間の間、約０．０５ｍｌ／分〜０．１ｍｌ／分の
間の搬送レートを有する、シード層を堆積する工程と、
相対的に低温でシード層上に、強誘電体材料の上層を堆
積する工程であって、約３８０℃〜４２０℃の間の堆積
温度でＰＧＯ薄膜を堆積する工程を包含し、上記堆積圧
力は、約２００℃〜２４０℃の間の蒸発器温度で、約３
０％〜４０％の間の酸素分圧を有する雰囲気内にて、約
５Ｔｏｒｒ〜１０Ｔｏｒｒの間であり、上記前駆体溶液
搬送レートが約０．１ｍｌ／分〜０．２ｍｌ／分までの
間であり、上記堆積時間が約１時間〜３時間の間であ
る、強誘電体層の上層を堆積する工程と、強誘電体薄膜
を形成するように上記基板、上記高誘電率層および上記
強誘電体層をアニーリングする工程であって、純酸素雰
囲気内にて、約３０分〜１時間の間の、約５２０℃〜５
６０℃の間の温度でアニーリングする工程を包含する、
上記アニーリングする工程と、を包含する。
【００１０】ＭＯＣＶＤによる堆積に用いる強誘電体前
駆体溶液を準備する工程は、５．０：３〜５．５：３の
モル比の［Ｐｄ（ｔｈｄ）２］および［Ｇｅ（ＥＴＯ）
４］の溶液（ｔｈｄは、Ｃ１１Ｈ１９Ｏ２であり、ＥＴ
Ｏは、ＯＣ２Ｈ５である）を準備する工程を包含し、約
５．０：３〜５．５：３のモル比の［Ｐｄ（ｔｈ
ｄ） ２］および［Ｇｅ（ＥＴＯ）４］の溶液は、ブチル
エーテルと、テトラヒドロフランと、イソプロパノール
と、テトラグリムとからなる溶媒の群から選択されたモ
ル比約８：２：１溶媒からなる混合溶媒内で溶解され、
上記溶液は、約０．１Ｍ／Ｌの濃度のＰＧＯを有し、上
記溶液は、約１８０℃〜２４０℃の間の範囲内の温度
で、ポンプにより、約０．０５ｍｌ／分〜０．２０ｍｌ
／分の流速で蒸発器に注入され、これにより、前駆体ガ
スを形成し、ＭＯＣＶＤ供給ラインは、約１８５℃〜２
４５℃の間の温度で維持される。
【００１１】上記高誘電率層を形成する工程は、ＨｆＯ
２および（Ｚｒ０．５，Ｈｆ０．５）Ｏ２からなる材料
の群から選択される材料の層を、約３．５ｎｍ〜１５ｎ
ｍの間の厚みに形成する工程を包含する。
【００１２】上記シリコン基板を準備する工程は、ＳＣ
１＋ＳＣ２（ＳＣ１は、５５００ｍｌの脱イオン水、１
１００ｍｌのＮＨ４ＯＨおよび１１００ｍｌのＨ２Ｏ２
の混合物であり、ＳＣ２は、６０００ｍｌの脱イオン
水、１０００ｍｌのＨＣｌおよび１０００ｍｌのＨ２Ｏ
２の混合物である）を用いて上記基板をクリーニングす
る工程を包含し、ＨＦディップエッチによって任意の表
面酸化物を除去する工程をさらに包含する。
【００１３】本発明は、高誘電率層上に堆積された強誘
電体薄膜を有するＭＦＯＳキャパシタを製造する方法で
あって、シリコン基板を準備する工程と、上記基板上に
高誘電率層を形成する工程と、相対的に高温で、上記高
誘電率層上に強誘電体材料のシード層を堆積する工程
と、相対的に低温で、上記シード層上に強誘電体材料の
上層を堆積する工程と、強誘電体薄膜を形成するよう
に、上記基板、上記高誘電率層および上記強誘電体層を
アニーリングする工程と、上記強誘電体薄膜上に電極を
形成する工程と、上記ＭＦＯＳキャパシタを金属化し、
完成させる工程と、を包含する。
【００１４】上記ＭＦＯＳキャパシタは、約１．５Ｖ〜
２．０Ｖの範囲内でメモリウィンドウを有する。
【００１５】上記シード層を堆積する工程は、約１８０
℃〜２００℃の間の蒸発器温度で、約２０％〜３０％の
間の酸素分圧を有する雰囲気内にて、約１Ｔｏｒｒ〜５
Ｔｏｒｒの間の圧力で、約５００℃〜５４０℃の間の温
度でｃ軸配向のＰＧＯ薄膜の層を堆積する工程を包含
し、前駆体溶液は、約５分〜２０分の間の堆積時間の
間、約０．０５ｍｌ／分〜０．１ｍｌ／分の間の搬送レ
ートを有する。
【００１６】上記強誘電体の上層を堆積する工程は、約
３８０℃〜４２０℃の間の堆積温度でＰＧＯ薄膜を堆積
する工程を包含し、堆積圧力は、約２００℃〜２４０℃
の間の蒸発器温度で、約３０％〜４０％の間の酸素分圧
を有する雰囲気内にて、約５Ｔｏｒｒ〜１０Ｔｏｒｒの
間であり、前駆体溶液搬送レートは、約０．１ｍｌ／分
〜０．２ｍｌ／分の間であり、堆積時間は、約１時間〜
３時間の間である。
【００１７】ＭＯＣＶＤによる堆積に用いる強誘電体前
駆体を準備する工程をさらに包含し、約５．０：３〜
５．５：３のモル比の［Ｐｄ（ｔｈｄ）２］および［Ｇ
ｅ（ＥＴＯ）４］（ｔｈｄは、Ｃ１１Ｈ１９Ｏ２であ
り、ＥＴＯは、ＯＣ２Ｈ５である）の溶液は、ブチルエ
ーテルと、テトラヒドロフランと、イソプロパノール
と、テトラグリムとからなる溶媒の群から選択されたモ
ル比約８：２：１の溶媒からなる混合溶媒内で溶解さ
れ、上記溶液は、約０．１Ｍ／Ｌの濃度のＰＧＯを有
し、上記溶液は、約１８０℃〜２４０℃の間の範囲内の
温度で、ポンプにより、約０．０５ｍｌ／分〜０．２０
ｍｌ／分の流速で蒸発器に注入され、これにより、前駆
体ガスを形成し、ＭＯＣＶＤ供給ラインは、約１８５℃
〜２４５℃の間の温度で維持される。
【００１８】上記高誘電率層を形成する工程は、ＨｆＯ
２および（Ｚｒ０．５，Ｈｆ０．５）Ｏ２からなる材料
の群から選択される材料の層を、約３．５ｎｍ〜１５．
０ｎｍの厚みにて形成する工程を包含する。
【００１９】上記アニーリングする工程は、純酸素雰囲
気内に約３０分〜１時間の間に、約５２０℃〜５６０℃
の間の温度で上記基板をアニーリングする工程を包含す
る。
【００２０】上記シリコン基板を準備する工程は、ＳＣ
１＋ＳＣ２（ＳＣ１は、５５００ｍｌの脱イオン水、１
１００ｍｌのＮＨ４ＯＨおよび１１００ｍｌのＨ２Ｏ２
の混合物であり、ＳＣ２は、６０００ｍｌの脱イオン
水、１０００ｍｌのＨＣｌおよび１０００ｍｌのＨ２Ｏ
２の混合物である）を用いて上記基板をクリーニングす
る工程を包含し、ＨＦディップエッチによって任意の表
面酸化物を除去する工程をさらに包含する。
【００２１】上記強誘電体シード層を堆積する工程は、
ＭＯＣＶＤ、スパッタリングおよびゾル−ゲルからなる
技術の群から選択される堆積技術により、シード層を堆
積する工程を包含する。
【００２２】以上により、本発明の本質を素早く理解す
ることが可能になる。本発明は、以下の本発明の好適な
実施形態の詳細な説明を参照することにより、さらに理
解される。
【００２３】
【発明の実施の形態】（関連出願）金属、強誘電体、酸
化物およびシリコン（ＭＦＯＳ）トランジスタ強誘電体
メモリデバイスは、関連出願である米国特許出願第
号、「Ｈｉｇｈ ｋＧａｔｅ Ｏｘｉｄｅｓ ｗｉ
ｔｈ Ｂｕｆｆｅｒ Ｌａｙｅｒｓ ｏｆ Ｔｉｆｏｒ
ＭＦＯＳ Ｏｎｅ Ｔｒａｎｓｉｓｔｏｒ Ｍｅｍｏ
ｒｙ Ａｐｐｌｉｃａｔｉｏｎｓ」、２００１年１０月
３０日出願に提示されている。
【００２４】（好適な実施形態の詳細な説明）高誘電率
層上に強誘電体層を製造する方法を説明するために、強
誘電体（ＦＥ）薄膜金属−強誘電体−酸化物−シリコン
（ＭＦＯＳ）構造は、本発明の方法の実施例として、１
トランジスタメモリに組み込まれるように選択されてい
る。ＭＦＯＳトランジスタメモリデバイスに適切な電気
的性質を与えるために、シード層は、ＭＦＯＳトランジ
スタ強誘電体メモリの用途に用いる本発明の方法によ
り、製造される。平滑な強誘電体であるゲルマニウム酸
化鉛（Ｐｂ５Ｇｅ３Ｏ１１）（ＰＧＯ）薄膜は、ＺｒＯ
２，ＨｆＯ２，または（Ｚｒｘ，Ｈｆ１−ｘ）Ｏ２等の
高誘電率ゲート酸化物の上に堆積され得る。ＰＧＯ薄膜
は、本発明のシード層ＭＯＣＶＤ法を用いることによ
り、程度の低い表面ラフネスおよび均質な厚みを有す
る。
【００２５】（本発明の方法）本発明の方法の好適な実
施形態において、Ｐタイプのシリコンウェハは、ＭＦＯ
Ｓ１トランジスタメモリセルの基板として用いられる。
シリコンウェハは、ＳＣ１＋ＳＣ２を用いてクリーニン
グされる。ＳＣ１は、５５００ｍｌの脱イオン水と、１
１００ｍｌのＮＨ４ＯＨと、１１００ｍｌのＨ２Ｏ
２と、の混合物であり、ＳＣ２は、６０００ｍｌの脱イ
オン水と、１０００ｍｌのＨＣｌと、１０００ｍｌのＨ
２Ｏ２の混合物である。表面酸化物がＨＦディップエッ
チにより除去される。約３．５ｎｍ〜１５ｎｍの間の厚
みを有する、ＨｆＯ２および（Ｚｒ０ ．５，Ｈ
ｆ０．５）Ｏ２薄膜等の高誘電率材料の層は、好適な実
施形態において、スパッタリングにより、シリコン基板
上に堆積される。ＨｆＯ２および（Ｚｒ ０．５，Ｈｆ
０．５）Ｏ２を有するシリコンウェハは、十分に酸化す
るように、純酸素雰囲気内にて、約５００℃〜５５０℃
の間で、アニーリングされる。酸化ＭＯＣＶＤリアクタ
は、（Ｚｒ０．５，Ｈｆ０．５）Ｏ２層上にて、２００
ｎｍ〜３００ｎｍの間の厚みのｃ軸配向Ｐｂ５Ｇｅ３Ｏ
１１（ＰＧＯ）薄膜を有する層の成長に用いられる。約
１００ｎｍの厚みを有するプラチナの上部電極は、電子
ビーム蒸着技術によって堆積される。
【００２６】ＦＥ材料のＭＯＣＶＤ堆積について、モル
比が５．０：３〜５．５：３の［Ｐｂ（ｔｈｄ）２］お
よび［Ｇｅ（ＥＴＯ）４］（ｔｈｄは、Ｃ１１Ｈ１９Ｏ
２であり、ＥＴＯは、ＯＣ２Ｈ５である）は、モル比
８：２：１であるブチルエーテルまたはテトラヒドロフ
ラン、イソプロパノールおよびテトラグリムの混合溶液
にて溶解され、これにより前駆体溶液を形成する。前駆
体溶液は、約０．１Ｍ／ＬのＰＧＯの濃度を有する。上
記溶液は、ポンプにより、約０．０５ｍｌ／分〜０．２
０ｍｌ／分の間の流速で、約１８０℃〜２４０℃の間の
範囲の温度で蒸発器に注入され、前駆体ガスを形成す
る。供給ラインは、約１８５℃〜２４５℃の間の温度で
維持される。
【００２７】好適な実施形態において、ＦＥシード層の
ＭＯＣＶＤおよびアニーリングプロセスは、以下のよう
に、高誘電率（Ｚｒ０．５，Ｈｆ０．５）Ｏ２上に堆積
されるｃ軸配向ＰＧＯ薄膜の層の堆積を含む：堆積温度
は、約５００℃〜５４０℃の間であり、圧力は、約１Ｔ
ｏｒｒ〜５Ｔｏｒｒの間であり、酸素分圧は、約２０％
〜３０％の間であり、蒸発温度は、約１８０℃〜２００
℃の間であり、溶液搬送レートは、約０．０５ｍｌ／分
〜０．１ｍｌ／分の間であり、堆積時間は、約５分〜２
０分の間である。
【００２８】ＰＧＯの、本体またはＦＥ層は、以下のよ
うに、相対的に低温でシード層上に堆積される：堆積温
度は、約３８０℃〜４２０℃の間であり、圧力は、約５
Ｔｏｒｒ〜１０Ｔｏｒｒの間であり、酸素分圧は、約３
０％〜４０％の間であり、蒸発温度は、約２００℃〜２
４０℃の間であり、溶液搬送レートは、約０．１ｍｌ／
分〜０．２ｍｌ／分の間であり、堆積時間は、所望の膜
厚に応じて約１時間〜３時間の間である。
【００２９】堆積後のアニーリング温度は、純酸素雰囲
気内にて、約３０分と１時間との間、約５２０℃〜５６
０℃の間である。膜の相は、ｘ線回折を用いて識別され
る。ＰＧＯ ＭＦＯＳキャパシタのキャパシタンスは、
Ｋｅｉｔｈｌｅｙ １８２ＣＶ ａｎａｌｙｚｅｒを用
いて測定される。
【００３０】（結果）程度の低い表面ラフネスを有し、
相対的に小さい粒子を含む平滑なＰＧＯ薄膜を形成する
ように、ＰＧＯ薄膜は、相対的に低温の堆積温度で堆積
され、次いで、相対的に高温でアニーリングされ、これ
により、均質なグレーン成長を促進させる必要がある。
実験結果は、平滑なアモルファスＰＧＯ薄膜は、図１お
よび図２のＳＥＭ写真により示されるように、高温アニ
ーリングの後に非常に粗くなることを示している。表面
が粗くなる理由は、均質なグレーン成長を促進させるた
めの結晶核がより低温で堆積されたＰＧＯ薄膜内に十分
でないことであり、結果として、非常に高い表面ラフネ
スが生じる。
【００３１】本発明の方法のシード層ＭＯＣＶＤプロセ
スは、この問題を解決するために発展した。ＰＧＯシー
ド層は、相対的に高温で、相対的に低い堆積圧力で、堆
積される。結果として生じる低い堆積レートおよび相対
的に低い酸素分圧は、所望でない粒子を形成し得る任意
の気相の反応を避ける。均質で、かつ、連続的なｃ軸配
向のＰＧＯシード層の形成は、後の薄膜の成長工程に必
要とされる。図３は、ＰＧＯシード層のｘ線パターン
（一般に１０）を示しており、ＰＧＯシード層のｘ線パ
ターン（一般に１０）は、単相ｃ軸ＰＧＯシード層の存
在を示している。
【００３２】本発明の方法の次の工程は、相対的に低い
堆積温度で、シード層上にアモルファスＰＧＯ薄膜を成
長することであり、次いで、相対的に高温で、ＰＧＯ薄
膜をアニーリングすることであり、これにより、ＰＧＯ
薄膜を十分に結晶化させる。アニーリングプロセス後、
ＰＧＯシード層が均質の結晶核をＰＧＯグレーン成長に
提供するので、平滑で、かつ、十分に結晶化されたＰＧ
Ｏ薄膜が形成される。図３はまた、成長後ＰＧＯ薄膜の
ｘ線パターン１２およびアニーリング後のＰＧＯ薄膜の
ｘ線パターン１４を示す。
【００３３】図４は、（Ｚｒｘ，Ｈｆ１−ｘ）Ｏ２上で
の、成長後のＰＧＯ薄膜のＳＥＭ写真であり、図５は、
アニーリング後のＰＧＯ薄膜のＳＥＭ写真である。成長
後のＰＧＯ薄膜は、非常に平滑であり、非常に程度の低
い表面ラフネスを有する。約５４０℃でのアニーリング
後、本発明の方法によりＰＧＯ薄膜の結晶粒度が増加す
るが、ＰＧＯ薄膜は、まだ平滑であり、アニーリング
は、薄膜の表面ラフネスに影響を与えない。
【００３４】プラチナの上部電極は、本発明の方法のシ
ード層ＭＯＣＶＤプロセスによって作製されたＰＧＯ薄
膜上に堆積され、これにより、ＭＦＯＳキャパシタを形
成する。図６は、本発明の方法のシード層ＭＯＣＶＤプ
ロセスによって形成されたＰＧＯ ＭＦＯＳキャパタの
Ｃ−Ｖ曲線を示す。１．５Ｖ〜２．０Ｖのメモリウィン
ドウが容易に測定される。
【００３５】均質の強誘電体薄膜は、本発明のシード層
の方法により、優れた強誘電体の性質を維持しながら、
高誘電率ゲート酸化物上に堆積され得る。シード層は、
ＭＯＣＶＤ、スパッタリング、ＭＯＤ、およびゾル−ゲ
ル等の方法により、堆積され得る。程度の低い表面ラフ
ネスおよび均質な厚みを有する、均質で、かつ、平滑な
ＰＧＯ薄膜は、本発明のシード層ＭＯＣＶＤプロセス方
法を用いて、（Ｚｒｘ，Ｈｆ１−ｘ）Ｏ２層上に堆積さ
れ得る。ＰＧＯ ＭＦＯＳキャパシタのメモリウィンド
ウは、約１．５Ｖ〜２．０Ｖの範囲内で測定される。
【００３６】したがって、高誘電率ゲート酸化物上に堆
積されるＭＯＣＶＤ強誘電体薄膜シード層プロセスが開
示されている。本発明のさらなる変形および改変は、特
許請求の範囲内で規定される本発明の範囲内で為され
る。
【００３７】
【発明の効果】本発明は、強誘電体（ＦＥ）堆積プロセ
スを向上させるようにＦＥ材料のシード層を提供でき
る。
【００３８】本発明は、高誘電率ゲート酸化物と強誘電
体材料との間の界面不整合により、劣化されないＦＥデ
バイスを提供できる。
【００３９】本発明は、ＭＦＯＳトランジスタメモリの
用途において、ＺｒＯ２，ＨｆＯ２および（Ｚｒｘ，Ｈ
ｆ１−ｘ）Ｏ２等の高誘電率ゲート酸化物上に同質の強
誘電体薄膜を堆積するように、シード層プロセスを提供
できる。
【００４０】本発明は、ＭＦＯＳ１トランジスタデバイ
スを提供できる。
【図面の簡単な説明】
【図１】図１は、シード層を含まない堆積されたＰＧＯ
薄膜を示す図である。
【図２】図２は、アニーリング後の図１のＰＧＯ薄膜を
示す図である。
【図３】図３は、ＰＧＯシード層のＸ線パターンおよび
成長後およびアニーリング後におけるＰＧＯ薄膜のＸ線
パターンを示す図である。
【図４】図４は、シード層を有する高誘電率層上に堆積
される成長後のＰＧＯ薄膜を示す図である。
【図５】図５は、アニーリング後の図４のＰＧＯ薄膜を
示す図である。
【図６】図６は、本発明の方法により構築されたＰＧＯ
ＭＦＯＳキャパシタのＣ（キャパシタンス）−Ｖ（印
加電圧）曲線を示す図である。
【符号の説明】
１０ ＰＧＯシード層のｘ線パターン １２ 成長後ＰＧＯ薄膜のｘ線パターン １４ アニーリング後のＰＧＯ薄膜のｘ線パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/788 29/792 (72)発明者 シェン テン スー アメリカ合衆国 ワシントン 98607， ケイマス， エヌダブリュー トラウト コート 2216 Ｆターム(参考） 4K030 AA11 AA14 BA01 BA09 BA42 BB01 CA04 DA03 DA09 EA01 FA10 JA09 JA10 LA02 LA15 5F058 BA11 BA20 BC03 BE03 BF06 BF12 BF27 BF46 BH03 BJ04 5F083 FR06 JA02 JA15 JA38 PR05 PR21 PR33 5F101 BA62 BF01 BH02 BH13 BH16

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板を準備する工程と、 該基板上に高誘電率層を形成する工程と、 相対的に高温で、該高誘電率層上に強誘電体材料のシー
    ド層を堆積する工程と、 相対的に低温で、該シード層上に強誘電体材料の上層を
    堆積する工程と、 強誘電体薄膜を形成するように、該基板、該高誘電率層
    および該強誘電体層をアニーリングする工程と、を包含
    する、高誘電率層上に強誘電体薄膜を形成する方法。
  2. 【請求項２】 前記シード層を堆積する工程は、約１８
    ０℃〜２００℃の間の蒸発器温度で、約２０％〜３０％
    の間の酸素分圧を有する雰囲気内にて、約１Ｔｏｒｒ〜
    ５Ｔｏｒｒの間の圧力で、約５００℃〜５４０℃の間の
    温度でｃ軸配向のＰＧＯ薄膜の層を堆積する工程を包含
    し、前駆体溶液は、約５分〜２０分の間の堆積時間の
    間、約０．０５ｍｌ／分〜０．１ｍｌ／分の間の搬送レ
    ートを有する、請求項１に記載の方法。
  3. 【請求項３】 前記強誘電体の上層を堆積する工程は、
    約３８０℃〜４２０℃の間の堆積温度でＰＧＯ薄膜を堆
    積する工程を包含し、堆積圧力は、約２００℃〜２４０
    ℃の間の蒸発器温度で、約３０％〜４０％の間の酸素分
    圧を有する雰囲気内にて、約５Ｔｏｒｒ〜１０Ｔｏｒｒ
    の間であり、前駆体溶液搬送レートは、約０．１ｍｌ／
    分〜０．２ｍｌ／分の間であり、堆積時間は、約１時間
    〜３時間の間である、請求項１に記載の方法。
  4. 【請求項４】 ＭＯＣＶＤによる堆積に用いる強誘電体
    前駆体を準備する工程をさらに包含し、５．０：３〜
    ５．５：３のモル比の［Ｐｄ（ｔｈｄ）２］および［Ｇ
    ｅ（ＥＴＯ）４］（ｔｈｄは、Ｃ１１Ｈ１９Ｏ２であ
    り、ＥＴＯは、ＯＣ２Ｈ５である）の溶液は、ブチルエ
    ーテルと、テトラヒドロフランと、イソプロパノール
    と、テトラグリムとからなる溶媒の群から選択されたモ
    ル比約８：２：１の溶媒からなる混合溶媒内で溶解さ
    れ、該溶液は、約０．１Ｍ／Ｌの濃度のＰＧＯを有し、
    該溶液は、約１８０℃〜２４０℃の間の範囲内の温度
    で、ポンプにより、約０．０５ｍｌ／分〜０．２０ｍｌ
    ／分の流速で蒸発器に注入され、これにより、前駆体ガ
    スを形成し、ＭＯＣＶＤ供給ラインは、約１８５℃〜２
    ４５℃の間の温度で維持される、請求項１に記載の方
    法。
  5. 【請求項５】 前記高誘電率層を形成する工程は、Ｈｆ
    Ｏ２および（Ｚｒ０ ．５，Ｈｆ０．５）Ｏ２からなる材
    料の群から選択される材料の層を、約３．５ｎｍ〜１５
    ｎｍの厚みにて形成する工程を包含する、請求項１に記
    載の方法。
  6. 【請求項６】 前記アニーリングする工程は、純酸素雰
    囲気内に約３０分〜１時間の間に、約５２０℃〜５６０
    ℃の間の温度で基板をアニーリングする工程を包含す
    る、請求項１に記載の方法。
  7. 【請求項７】 前記シリコン基板を準備する工程は、Ｓ
    Ｃ１＋ＳＣ２（ＳＣ１は、５５００ｍｌの脱イオン水、
    １１００ｍｌのＮＨ４ＯＨおよび１１００ｍｌのＨ２Ｏ
    ２の混合物であり、ＳＣ２は、６０００ｍｌの脱イオン
    水、１０００ｍｌのＨＣｌおよび１０００ｍｌのＨ２Ｏ
    ２の混合物である）を用いて該基板をクリーニングする
    工程を包含し、ＨＦディップエッチによって任意の表面
    酸化物を除去する工程をさらに包含する、請求項１に記
    載の方法。
  8. 【請求項８】 前記強誘電体シード層を堆積する工程
    は、ＭＯＣＶＤ、スパッタリングおよびゾル−ゲルから
    なる技術の群から選択される堆積技術により、シード層
    を堆積する工程を包含する、請求項１に記載の方法。
  9. 【請求項９】 シリコン基板を準備する工程と、 該基板上に高誘電率層を形成し、酸化物層を形成するよ
    うに該高誘電率層をアニーリングする工程と、 ＰＧＯ前駆体溶液を準備する工程と、 該高誘電率酸化物層上に強誘電体材料のシード層を堆積
    する工程であって、約１８０℃〜２００℃の間の蒸発器
    温度で、約２０％〜３０％の間の酸素分圧を有する雰囲
    気内にて、約１Ｔｏｒｒ〜５Ｔｏｒｒの間の圧力で、約
    ５００℃〜５４０℃の間の温度でｃ軸配向ＰＧＯ薄膜の
    層を堆積する工程を包含し、該前駆体溶液は、約５分〜
    ２０分の間の堆積時間の間、約０．０５ｍｌ／分〜０．
    １ｍｌ／分の間の搬送レートを有する、シード層を堆積
    する工程と、 相対的に低温でシード層上に、強誘電体材料の上層を堆
    積する工程であって、約３８０℃〜４２０℃の間の堆積
    温度でＰＧＯ薄膜を堆積する工程を包含し、該堆積圧力
    は、約２００℃〜２４０℃の間の蒸発器温度で、約３０
    ％〜４０％の間の酸素分圧を有する雰囲気内にて、約５
    Ｔｏｒｒ〜１０Ｔｏｒｒの間であり、該前駆体溶液搬送
    レートが約０．１ｍｌ／分〜０．２ｍｌ／分までの間で
    あり、該堆積時間が約１時間〜３時間の間である、強誘
    電体層の上層を堆積する工程と、 強誘電体薄膜を形成するように該基板、該高誘電率層お
    よび該強誘電体層をアニーリングする工程であって、純
    酸素雰囲気内にて、約３０分〜１時間の間の、約５２０
    ℃〜５６０℃の間の温度でアニーリングする工程を包含
    する、アニーリングする工程と、を包含する、高誘電率
    層上に強誘電体薄膜を形成する方法。
  10. 【請求項１０】 ＭＯＣＶＤによる堆積に用いる強誘電
    体前駆体溶液を準備する工程は、５．０：３〜５．５：
    ３のモル比の［Ｐｄ（ｔｈｄ）２］および［Ｇｅ（ＥＴ
    Ｏ）４］の溶液（ｔｈｄは、Ｃ１１Ｈ１９Ｏ２であり、
    ＥＴＯは、ＯＣ２Ｈ５である）を準備する工程を包含
    し、約５．０：３〜５．５：３のモル比の［Ｐｄ（ｔｈ
    ｄ）２］および［Ｇｅ（ＥＴＯ）４］の溶液は、ブチル
    エーテルと、テトラヒドロフランと、イソプロパノール
    と、テトラグリムとからなる溶媒の群から選択されたモ
    ル比約８：２：１の溶媒からなる混合溶媒内で溶解さ
    れ、該溶液は、約０．１Ｍ／Ｌの濃度のＰＧＯを有し、
    該溶液は、約１８０℃〜２４０℃の間の範囲内の温度
    で、ポンプにより、約０．０５ｍｌ／分〜０．２０ｍｌ
    ／分の流速で蒸発器に注入され、これにより、前駆体ガ
    スを形成し、ＭＯＣＶＤ供給ラインは、約１８５℃〜２
    ４５℃の間の温度で維持される、請求項９に記載の方
    法。
  11. 【請求項１１】 前記高誘電率層を形成する工程は、Ｈ
    ｆＯ２および（Ｚｒ ０．５，Ｈｆ０．５）Ｏ２からなる
    材料の群から選択される材料の層を、約３．５ｎｍ〜１
    ５ｎｍの間の厚みに形成する工程を包含する、請求項９
    に記載の方法。
  12. 【請求項１２】 前記シリコン基板を準備する工程は、
    ＳＣ１＋ＳＣ２（ＳＣ１は、５５００ｍｌの脱イオン
    水、１１００ｍｌのＮＨ４ＯＨおよび１１００ｍｌのＨ
    ２Ｏ２の混合物であり、ＳＣ２は、６０００ｍｌの脱イ
    オン水、１０００ｍｌのＨＣｌおよび１０００ｍｌのＨ
    ２Ｏ２の混合物である）を用いて該基板をクリーニング
    する工程を包含し、ＨＦディップエッチによって任意の
    表面酸化物を除去する工程をさらに包含する、請求項９
    に記載の方法。
  13. 【請求項１３】 高誘電率層上に堆積された強誘電体薄
    膜を有するＭＦＯＳキャパシタを製造する方法であっ
    て、 シリコン基板を準備する工程と、 該基板上に高誘電率層を形成する工程と、 相対的に高温で、該高誘電率層上に強誘電体材料のシー
    ド層を堆積する工程と、 相対的に低温で、該シード層上に強誘電体材料の上層を
    堆積する工程と、 強誘電体薄膜を形成するように、該基板、該高誘電率層
    および該強誘電体層をアニーリングする工程と、 該強誘電体薄膜上に電極を形成する工程と、 該ＭＦＯＳキャパシタを金属化し、完成させる工程と、
    を包含する、ＭＦＯＳキャパシタを製造する方法。
  14. 【請求項１４】 前記ＭＦＯＳキャパシタは、約１．５
    Ｖ〜２．０Ｖの範囲内でメモリウィンドウを有する、請
    求項１３に記載の方法。
  15. 【請求項１５】 前記シード層を堆積する工程は、約１
    ８０℃〜２００℃の間の蒸発器温度で、約２０％〜３０
    ％の間の酸素分圧を有する雰囲気内にて、約１Ｔｏｒｒ
    〜５Ｔｏｒｒの間の圧力で、約５００℃〜５４０℃の間
    の温度でｃ軸配向のＰＧＯ薄膜の層を堆積する工程を包
    含し、前駆体溶液は、約５分〜２０分の間の堆積時間の
    間、約０．０５ｍｌ／分〜０．１ｍｌ／分の間の搬送レ
    ートを有する、請求項１３に記載の方法。
  16. 【請求項１６】 前記強誘電体の上層を堆積する工程
    は、約３８０℃〜４２０℃の間の堆積温度でＰＧＯ薄膜
    を堆積する工程を包含し、堆積圧力は、約２００℃〜２
    ４０℃の間の蒸発器温度で、約３０％〜４０％の間の酸
    素分圧を有する雰囲気内にて、約５Ｔｏｒｒ〜１０Ｔｏ
    ｒｒの間であり、前駆体溶液搬送レートは、約０．１ｍ
    ｌ／分〜０．２ｍｌ／分の間であり、堆積時間は、約１
    時間〜３時間の間である、請求項１３に記載の方法。
  17. 【請求項１７】 ＭＯＣＶＤによる堆積に用いる強誘電
    体前駆体を準備する工程をさらに包含し、約５．０：３
    〜５．５：３のモル比の［Ｐｄ（ｔｈｄ）２］および
    ［Ｇｅ（ＥＴＯ）４］（ｔｈｄは、Ｃ１１Ｈ１９Ｏ２で
    あり、ＥＴＯは、ＯＣ２Ｈ５である）の溶液は、ブチル
    エーテルと、テトラヒドロフランと、イソプロパノール
    と、テトラグリムとからなる溶媒の群から選択されたモ
    ル比約８：２：１の溶媒からなる混合溶媒内で溶解さ
    れ、該溶液は、約０．１Ｍ／Ｌの濃度のＰＧＯを有し、
    該溶液は、約１８０℃〜２４０℃の間の範囲内の温度
    で、ポンプにより、約０．０５ｍｌ／分〜０．２０ｍｌ
    ／分の流速で蒸発器に注入され、これにより、前駆体ガ
    スを形成し、ＭＯＣＶＤ供給ラインは、約１８５℃〜２
    ４５℃の間の温度で維持される、請求項１３に記載の方
    法。
  18. 【請求項１８】 前記高誘電率層を形成する工程は、Ｈ
    ｆＯ２および（Ｚｒ ０．５，Ｈｆ０．５）Ｏ２からなる
    材料の群から選択される材料の層を、約３．５ｎｍ〜１
    ５．０ｎｍの厚みにて形成する工程を包含する、請求項
    １３に記載の方法。
  19. 【請求項１９】 前記アニーリングする工程は、純酸素
    雰囲気内に約３０分〜１時間の間に、約５２０℃〜５６
    ０℃の間の温度で前記基板をアニーリングする工程を包
    含する、請求項１３に記載の方法。
  20. 【請求項２０】 前記シリコン基板を準備する工程は、
    ＳＣ１＋ＳＣ２（ＳＣ１は、５５００ｍｌの脱イオン
    水、１１００ｍｌのＮＨ４ＯＨおよび１１００ｍｌのＨ
    ２Ｏ２の混合物であり、ＳＣ２は、６０００ｍｌの脱イ
    オン水、１０００ｍｌのＨＣｌおよび１０００ｍｌのＨ
    ２Ｏ２の混合物である）を用いて該基板をクリーニング
    する工程を包含し、ＨＦディップエッチによって任意の
    表面酸化物を除去する工程をさらに包含する、請求項１
    ３に記載の方法。
  21. 【請求項２１】 前記強誘電体シード層を堆積する工程
    は、ＭＯＣＶＤ、スパッタリングおよびゾル−ゲルから
    なる技術の群から選択される堆積技術により、シード層
    を堆積する工程を包含する、請求項１３に記載の方法。
JP2002306350A 2001-12-12 2002-10-21 高誘電率ゲート酸化膜上に強誘電体薄膜を形成するｍｏｃｖｄシード層プロセス Pending JP2003203910A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/020,868 US6664116B2 (en) 2001-12-12 2001-12-12 Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
US10/020,868 2001-12-12

Publications (1)

Publication Number Publication Date
JP2003203910A true JP2003203910A (ja) 2003-07-18

Family

ID=21801019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002306350A Pending JP2003203910A (ja) 2001-12-12 2002-10-21 高誘電率ゲート酸化膜上に強誘電体薄膜を形成するｍｏｃｖｄシード層プロセス

Country Status (6)

Country Link
US (3) US6664116B2 (ja)
EP (2) EP1643000A1 (ja)
JP (1) JP2003203910A (ja)
KR (1) KR100562731B1 (ja)
DE (1) DE60210912T2 (ja)
TW (1) TW567541B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664116B2 (en) * 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
JP2004140292A (ja) * 2002-10-21 2004-05-13 Tokyo Electron Ltd 誘電体膜の形成方法
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
US6794198B1 (en) * 2003-06-25 2004-09-21 Sharp Laboratories Of America, Inc. MOCVD selective deposition of c-axis oriented Pb5Ge3O11 thin films on high-k gate oxides
US7157111B2 (en) * 2003-09-30 2007-01-02 Sharp Laboratories Of America, Inc. MOCVD selective deposition of C-axis oriented PB5GE3O11 thin films on In2O3 oxides
US7531207B2 (en) * 2004-02-17 2009-05-12 Sharp Laboratories Of America, Inc. MOCVD PGO thin films deposited on indium oxide for feram applications
US20060068099A1 (en) * 2004-09-30 2006-03-30 Sharp Laboratories Of America, Inc. Grading PrxCa1-xMnO3 thin films by metalorganic chemical vapor deposition
KR20060112056A (ko) * 2005-04-26 2006-10-31 주식회사 리 첼 유기금속 화학기상 증착장치를 이용한 아연산화물 박막형성방법
JP4257537B2 (ja) 2005-06-02 2009-04-22 セイコーエプソン株式会社 強誘電体層の製造方法、電子機器の製造方法、強誘電体メモリ装置の製造方法、圧電素子の製造方法、およびインクジェット式記録ヘッドの製造方法
KR100890609B1 (ko) * 2006-08-23 2009-03-27 재단법인서울대학교산학협력재단 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ｍｅｍｓ 디바이스
WO2010150134A2 (en) * 2009-06-25 2010-12-29 Lam Research Ag Method for treating a semiconductor wafer
US10276697B1 (en) 2017-10-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
WO2020210257A1 (en) 2019-04-08 2020-10-15 Kepler Computing Inc. Doped polar layers and semiconductor device incorporating same
CN113539812B (zh) * 2021-07-14 2024-04-26 湘潭大学 一种同质种子层调控氧化铪基铁电薄膜电学性能的方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338951A (en) * 1991-11-06 1994-08-16 Ramtron International Corporation Structure of high dielectric constant metal/dielectric/semiconductor capacitor for use as the storage capacitor in memory devices
JP3024747B2 (ja) * 1997-03-05 2000-03-21 日本電気株式会社 半導体メモリの製造方法
KR100275726B1 (ko) * 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
US6172385B1 (en) * 1998-10-30 2001-01-09 International Business Machines Corporation Multilayer ferroelectric capacitor structure
US6410343B1 (en) * 1999-04-28 2002-06-25 Sharp Laboratories Of America, Inc. C-axis oriented lead germanate film and deposition method
US6281022B1 (en) * 1999-04-28 2001-08-28 Sharp Laboratories Of America, Inc. Multi-phase lead germanate film deposition method
US6190925B1 (en) * 1999-04-28 2001-02-20 Sharp Laboratories Of America, Inc. Epitaxially grown lead germanate film and deposition method
TWI228776B (en) * 1999-04-28 2005-03-01 Sharp Kk Multi-phase lead germanate film and deposition method
US6590243B2 (en) * 1999-04-28 2003-07-08 Sharp Laboratories Of America, Inc. Ferroelastic lead germanate thin film and deposition method
KR20010061172A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 강유전체 캐패시터 제조 방법
US6303502B1 (en) * 2000-06-06 2001-10-16 Sharp Laboratories Of America, Inc. MOCVD metal oxide for one transistor memory
US6503314B1 (en) * 2000-08-28 2003-01-07 Sharp Laboratories Of America, Inc. MOCVD ferroelectric and dielectric thin films depositions using mixed solvents
US6372034B1 (en) * 2000-10-12 2002-04-16 Sharp Laboratories Of America, Inc. PGO solutions for the preparation of PGO thin films via spin coating
KR100379941B1 (ko) * 2001-03-06 2003-04-11 주승기 거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법
US6503763B2 (en) * 2001-03-27 2003-01-07 Sharp Laboratories Of America, Inc. Method of making MFMOS capacitors with high dielectric constant materials
US6441417B1 (en) * 2001-03-28 2002-08-27 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same
US6531324B2 (en) * 2001-03-28 2003-03-11 Sharp Laboratories Of America, Inc. MFOS memory transistor & method of fabricating same
US6602720B2 (en) * 2001-03-28 2003-08-05 Sharp Laboratories Of America, Inc. Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same
US6537361B2 (en) * 2001-03-30 2003-03-25 Sharp Laboratories Of America, Inc. Method of the synthesis and control of PGO spin-coating precursor solutions
US6475813B1 (en) * 2001-08-13 2002-11-05 Sharp Laboratories Of America, Inc. MOCVD and annealing processes for C-axis oriented ferroelectric thin films
US20030082909A1 (en) * 2001-10-30 2003-05-01 Tingkai Li High-k gate oxides with buffer layers of titanium for MFOS single transistor memory applications
US6664116B2 (en) * 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
US6728093B2 (en) * 2002-07-03 2004-04-27 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
US6825519B2 (en) * 2003-03-27 2004-11-30 Sharp Laboratories Of America, Inc. Selectively deposited PGO thin film and method for forming same
US6794198B1 (en) * 2003-06-25 2004-09-21 Sharp Laboratories Of America, Inc. MOCVD selective deposition of c-axis oriented Pb5Ge3O11 thin films on high-k gate oxides
US7157111B2 (en) * 2003-09-30 2007-01-02 Sharp Laboratories Of America, Inc. MOCVD selective deposition of C-axis oriented PB5GE3O11 thin films on In2O3 oxides
US7531207B2 (en) * 2004-02-17 2009-05-12 Sharp Laboratories Of America, Inc. MOCVD PGO thin films deposited on indium oxide for feram applications
US6897074B1 (en) * 2004-03-03 2005-05-24 Sharp Laboratories Of America, Inc. Method for making single-phase c-axis doped PGO ferroelectric thin films

Also Published As

Publication number Publication date
DE60210912T2 (de) 2007-04-26
KR20030051224A (ko) 2003-06-25
TW567541B (en) 2003-12-21
US20060035390A1 (en) 2006-02-16
US6664116B2 (en) 2003-12-16
US7008801B2 (en) 2006-03-07
US20030207473A1 (en) 2003-11-06
US7153708B2 (en) 2006-12-26
EP1643000A1 (en) 2006-04-05
EP1320125A2 (en) 2003-06-18
US20030109069A1 (en) 2003-06-12
KR100562731B1 (ko) 2006-03-20
DE60210912D1 (de) 2006-06-01
EP1320125B1 (en) 2006-04-26
TW200300966A (en) 2003-06-16
EP1320125A3 (en) 2004-06-16

Similar Documents

Publication Publication Date Title
US7153708B2 (en) Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
CN1145196C (zh) 用于制造其漏电电流密度降低的一个半导体结构的方法
TWI413705B (zh) 經原子層沈積之鋇鍶鈦氧化物膜
EP1042528B1 (en) Method for deposition of ferroelectric thin films
TW468212B (en) Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US9816203B2 (en) Crystalline strontium titanate and methods of forming the same
Wang et al. Preparation and properties of Bi4Ti3O12 single‐crystal thin films by atmospheric pressure metalorganic chemical vapor deposition
CN109055916B (zh) 一种peald低温制备铁电薄膜的方法及铁电薄膜
TW557576B (en) MOCVD and annealing processes for C-axis oriented ferroelectric thin films
He et al. Interfacial and microstructural properties of SrTiO 3 thin films grown on Si (001) substrates
CN115318761B (zh) 腔室清洗方法
JP2001107238A (ja) プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法
US6794198B1 (en) MOCVD selective deposition of c-axis oriented Pb5Ge3O11 thin films on high-k gate oxides
US7157111B2 (en) MOCVD selective deposition of C-axis oriented PB5GE3O11 thin films on In2O3 oxides
JPH1084086A (ja) 白金薄膜形成方法、その方法により製造された基板、その基板を利用した電子素子及びその電子素子の製造方法
CN1225021C (zh) 应用于金属铁电氧化物和硅单管单元存储器的具有钛缓冲层的高－k栅氧化物
JPH04133369A (ja) 誘電体薄膜と薄膜デバイスとそれらの製造方法
US7531207B2 (en) MOCVD PGO thin films deposited on indium oxide for feram applications
US7329548B2 (en) Integration processes for fabricating a conductive metal oxide gate ferroelectric memory transistor
JP3292004B2 (ja) ビスマス化合物の製造方法
CN117881194A (zh) 一种HfO2基铁电电容器及其制备方法和应用
JP2001244482A (ja) 半導体素子及びその製造方法
JPH08316433A (ja) 半導体装置の強誘電体薄膜の形成方法
Hoffmann et al. Microstructures in thin BaTiO3 Films by Hydrothermal Method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080624