JPH08316433A - 半導体装置の強誘電体薄膜の形成方法 - Google Patents
半導体装置の強誘電体薄膜の形成方法Info
- Publication number
- JPH08316433A JPH08316433A JP7124769A JP12476995A JPH08316433A JP H08316433 A JPH08316433 A JP H08316433A JP 7124769 A JP7124769 A JP 7124769A JP 12476995 A JP12476995 A JP 12476995A JP H08316433 A JPH08316433 A JP H08316433A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- forming
- semiconductor device
- ferroelectric thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Compositions Of Oxide Ceramics (AREA)
Abstract
(57)【要約】
【目的】 酸素の欠損が無く、半導体装置の信頼性向上
を図り得る半導体装置の強誘電体薄膜の形成方法を提供
する。 【構成】 ｐ形シリコン基板１上に熱酸化膜２を形成
し、その上に白金下部電極３を形成し、本発明の特徴部
分であるＰＺＴの成膜を行う。即ち、白金下部電極３の
上に酢酸鉛／チタンイソプロポキシド／ジルコニウムイ
ソプロポキシド／過酸化チタンを含むゾル溶液を塗布
し、ソフトベークを行って、ＰＺＴ前駆体の薄膜４を形
成する。次に、これを酸素雰囲気中７００℃で熱処理を
行い、ペロブスカイト型結晶のＰＺＴ薄膜５を得る。必
要に応じてこれらの操作を繰り返し、所望の膜厚とす
る。
を図り得る半導体装置の強誘電体薄膜の形成方法を提供
する。 【構成】 ｐ形シリコン基板１上に熱酸化膜２を形成
し、その上に白金下部電極３を形成し、本発明の特徴部
分であるＰＺＴの成膜を行う。即ち、白金下部電極３の
上に酢酸鉛／チタンイソプロポキシド／ジルコニウムイ
ソプロポキシド／過酸化チタンを含むゾル溶液を塗布
し、ソフトベークを行って、ＰＺＴ前駆体の薄膜４を形
成する。次に、これを酸素雰囲気中７００℃で熱処理を
行い、ペロブスカイト型結晶のＰＺＴ薄膜５を得る。必
要に応じてこれらの操作を繰り返し、所望の膜厚とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の強誘電体
薄膜の形成方法に係り、特にゾルゲル法又は他の液体ソ
ースを使用する堆積法によって、耐久性に優れた半導体
装置の強誘電体薄膜を形成する方法に関する。
薄膜の形成方法に係り、特にゾルゲル法又は他の液体ソ
ースを使用する堆積法によって、耐久性に優れた半導体
装置の強誘電体薄膜を形成する方法に関する。
【０００２】
【従来の技術】近年、強誘電体薄膜は、その分極反転の
高速性や高誘電率の特性を生かした不揮発性メモリや、
高集積ＤＲＡＭのキャパシタ絶縁膜として応用が検討さ
れている。強誘電体は、例えば、チタン酸ジルコニウム
鉛（ＰＺＴ）のように金属複合酸化物であり、構成元素
の組成は薄膜の電気特性や結晶性に大きな影響を与える
ので、特に前述のような半導体デバイスへ応用する場合
には、組成の制御が極めて重要である。
高速性や高誘電率の特性を生かした不揮発性メモリや、
高集積ＤＲＡＭのキャパシタ絶縁膜として応用が検討さ
れている。強誘電体は、例えば、チタン酸ジルコニウム
鉛（ＰＺＴ）のように金属複合酸化物であり、構成元素
の組成は薄膜の電気特性や結晶性に大きな影響を与える
ので、特に前述のような半導体デバイスへ応用する場合
には、組成の制御が極めて重要である。
【０００３】半導体プロセスでこれまで多用されている
スパッタリング法や真空蒸着法では組成制御が難しい。
従って、金属アルコキシドを主成分とするゾル溶液から
スピンキャストにより膜とする方法や、化学的気相成長
（ＣＶＤ）の場合に用いる液体ソースを適当な溶剤に溶
解させ、基板に噴霧して膜とする方法などがある。これ
らの成膜工程は、それぞれの方法で基板に成膜を行い、
１００〜３００℃程度の乾燥を目的としたベークを行っ
た後、７００〜８００℃程度の高温でベークを行う。後
者の高温ベークは結晶化（ペロブスカイト構造）させる
のに必須のものである。そして必要に応じてこれら成膜
工程を複数回繰り返し、所望の膜厚の強誘電体薄膜を得
る。これら成膜方法は原料の仕込み組成が比較的忠実に
最終膜組成に反映される利点がある。
スパッタリング法や真空蒸着法では組成制御が難しい。
従って、金属アルコキシドを主成分とするゾル溶液から
スピンキャストにより膜とする方法や、化学的気相成長
（ＣＶＤ）の場合に用いる液体ソースを適当な溶剤に溶
解させ、基板に噴霧して膜とする方法などがある。これ
らの成膜工程は、それぞれの方法で基板に成膜を行い、
１００〜３００℃程度の乾燥を目的としたベークを行っ
た後、７００〜８００℃程度の高温でベークを行う。後
者の高温ベークは結晶化（ペロブスカイト構造）させる
のに必須のものである。そして必要に応じてこれら成膜
工程を複数回繰り返し、所望の膜厚の強誘電体薄膜を得
る。これら成膜方法は原料の仕込み組成が比較的忠実に
最終膜組成に反映される利点がある。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来の強誘電体薄膜の形成方法においても、若干の問
題点を指摘することができる。即ち、結晶化のための高
温熱処理過程で膜組成が化学量論よりも酸素が若干欠乏
することである。このことは、例えば、図２に示すよう
に、ペロブスカイト型結晶構造における酸素が一部抜
け、格子欠陥となることを意味し、これが例えば、半導
体デバイスに用いる場合には薄膜の劣化によって分極反
転特性が低下し、デバイスとしての信頼性を損なうこと
になるのである。
た従来の強誘電体薄膜の形成方法においても、若干の問
題点を指摘することができる。即ち、結晶化のための高
温熱処理過程で膜組成が化学量論よりも酸素が若干欠乏
することである。このことは、例えば、図２に示すよう
に、ペロブスカイト型結晶構造における酸素が一部抜
け、格子欠陥となることを意味し、これが例えば、半導
体デバイスに用いる場合には薄膜の劣化によって分極反
転特性が低下し、デバイスとしての信頼性を損なうこと
になるのである。
【０００５】従って、このような酸素の空格子が生じな
いような強誘電体薄膜の形成方法の開発が望まれてい
た。本発明は、上記問題点を除去し、酸素の欠損が無
く、半導体装置の信頼性向上を図り得る半導体装置の強
誘電体薄膜の形成方法を提供することを目的とする。
いような強誘電体薄膜の形成方法の開発が望まれてい
た。本発明は、上記問題点を除去し、酸素の欠損が無
く、半導体装置の信頼性向上を図り得る半導体装置の強
誘電体薄膜の形成方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）支持基板上に金属アルコキシドからなるゾルーゲ
ル法におけるゾル溶液を塗布して焼成する半導体装置の
強誘電体薄膜の形成方法において、（ａ）支持基板上に
下地配線を行う工程と、（ｂ）その上に過酸化チタンま
たはその誘導体を含んでなるゾル溶液を塗布し、ソフト
ベークを行って、ＰＺＴ前駆体の薄膜を形成する工程
と、（ｃ）酸素雰囲気中で熱処理を行い、ペロブスカイ
ト型結晶のＰＺＴ薄膜を形成する工程とを施すようにし
たものである。
成するために、 （１）支持基板上に金属アルコキシドからなるゾルーゲ
ル法におけるゾル溶液を塗布して焼成する半導体装置の
強誘電体薄膜の形成方法において、（ａ）支持基板上に
下地配線を行う工程と、（ｂ）その上に過酸化チタンま
たはその誘導体を含んでなるゾル溶液を塗布し、ソフト
ベークを行って、ＰＺＴ前駆体の薄膜を形成する工程
と、（ｃ）酸素雰囲気中で熱処理を行い、ペロブスカイ
ト型結晶のＰＺＴ薄膜を形成する工程とを施すようにし
たものである。
【０００７】（２）支持基板上に金属アルコキシドから
なる溶液を霧化・堆積させ、これを焼成する半導体装置
の強誘電体薄膜の形成方法において、（ａ）支持基板上
に下地配線を行う工程と、（ｂ）その上に過酸化チタン
またはその誘導体を含んでなる溶液を支持基板上に霧化
・堆積させる工程と、（ｃ）酸素雰囲気中で熱処理を行
い、ペロブスカイト型結晶のＢＴＯ膜を形成する工程と
を施すようにしたものである。
なる溶液を霧化・堆積させ、これを焼成する半導体装置
の強誘電体薄膜の形成方法において、（ａ）支持基板上
に下地配線を行う工程と、（ｂ）その上に過酸化チタン
またはその誘導体を含んでなる溶液を支持基板上に霧化
・堆積させる工程と、（ｃ）酸素雰囲気中で熱処理を行
い、ペロブスカイト型結晶のＢＴＯ膜を形成する工程と
を施すようにしたものである。
【０００８】
（１）本発明の請求項１記載の半導体装置の強誘電体薄
膜の形成方法によれば、図１（ａ）〜（ｅ）に示すよう
に、ｐ形シリコン基板１上に熱酸化膜２を形成し、その
上に白金下部電極３を形成し、本発明の特徴部分である
ＰＺＴの成膜を行う。即ち、白金下部電極３の上に酢酸
鉛／チタンイソプロポキシド／ジルコニウムイソプロポ
キシド／過酸化チタンを含むゾル溶液を塗布し、ソフト
ベークを行って、ＰＺＴ前駆体の薄膜４を形成する。次
に、これを酸素雰囲気中７００℃で熱処理を行い、ペロ
ブスカイト型結晶のＰＺＴ薄膜５を得る。必要に応じて
これらの操作を繰り返し、所望の膜厚とする。
膜の形成方法によれば、図１（ａ）〜（ｅ）に示すよう
に、ｐ形シリコン基板１上に熱酸化膜２を形成し、その
上に白金下部電極３を形成し、本発明の特徴部分である
ＰＺＴの成膜を行う。即ち、白金下部電極３の上に酢酸
鉛／チタンイソプロポキシド／ジルコニウムイソプロポ
キシド／過酸化チタンを含むゾル溶液を塗布し、ソフト
ベークを行って、ＰＺＴ前駆体の薄膜４を形成する。次
に、これを酸素雰囲気中７００℃で熱処理を行い、ペロ
ブスカイト型結晶のＰＺＴ薄膜５を得る。必要に応じて
これらの操作を繰り返し、所望の膜厚とする。
【０００９】（２）本発明の請求項２記載の半導体装置
の強誘電体薄膜の形成方法によれば、図３（ａ）〜
（ｃ）に示すように、シリコン基板１１にＴｉ１２／Ｔ
ｉＮ１３／Ｐｔ１４を順次堆積し、チタン酸バリウム
（ＢＴＯ）の液体ソースを、基板上に成膜する。これ
を、２００℃でソフトベークしてＢＴＯ前駆体膜１５と
する。さらに、７００℃の急速熱処理によってペロブス
カイト型結晶のＢＴＯ膜１６を得る。
の強誘電体薄膜の形成方法によれば、図３（ａ）〜
（ｃ）に示すように、シリコン基板１１にＴｉ１２／Ｔ
ｉＮ１３／Ｐｔ１４を順次堆積し、チタン酸バリウム
（ＢＴＯ）の液体ソースを、基板上に成膜する。これ
を、２００℃でソフトベークしてＢＴＯ前駆体膜１５と
する。さらに、７００℃の急速熱処理によってペロブス
カイト型結晶のＢＴＯ膜１６を得る。
【００１０】
【実施例】以下、本発明の実施例について図を参照しな
がら説明する。以下の説明において、使用材料及びその
量、処理時間、処理温度、膜厚などの数値的条件は、こ
れら発明の範囲内の好適例にすぎない。従って、これら
条件にのみ限定されるものではない。
がら説明する。以下の説明において、使用材料及びその
量、処理時間、処理温度、膜厚などの数値的条件は、こ
れら発明の範囲内の好適例にすぎない。従って、これら
条件にのみ限定されるものではない。
【００１１】図１は本発明の第１実施例を示す半導体装
置の強誘電体薄膜の形成工程断面図である。ここでは、
ＰＺＴを用いたメモリの作製プロセスの一部であるＰＺ
Ｔ薄膜成膜工程について説明する。本発明の成膜方法
は、成膜材料によって酸素欠乏を防ぐものである。即
ち、本実施例では、ゾルゲル法を用いてＰＺＴ薄膜を形
成するのに、ゾル溶液に過酸化チタンを含む溶液を用い
る。
置の強誘電体薄膜の形成工程断面図である。ここでは、
ＰＺＴを用いたメモリの作製プロセスの一部であるＰＺ
Ｔ薄膜成膜工程について説明する。本発明の成膜方法
は、成膜材料によって酸素欠乏を防ぐものである。即
ち、本実施例では、ゾルゲル法を用いてＰＺＴ薄膜を形
成するのに、ゾル溶液に過酸化チタンを含む溶液を用い
る。
【００１２】（１）まず、図１（ａ）に示すように、ｐ
形シリコン基板１を用意する。 （２）次に、図１（ｂ）に示すように、そのｐ形シリコ
ン基板１上に急速熱酸化により、熱酸化膜２を５ｎｍの
厚みに形成する。 （３）次いで、図１（ｃ）に示すように、この上にスパ
ッタリング法により、（１１１）配向の白金下部電極３
を２００ｎｍの厚みに形成する。
形シリコン基板１を用意する。 （２）次に、図１（ｂ）に示すように、そのｐ形シリコ
ン基板１上に急速熱酸化により、熱酸化膜２を５ｎｍの
厚みに形成する。 （３）次いで、図１（ｃ）に示すように、この上にスパ
ッタリング法により、（１１１）配向の白金下部電極３
を２００ｎｍの厚みに形成する。
【００１３】（４）次に、図１（ｄ）に示すように、本
発明の特徴部分であるＰＺＴの成膜を行う。即ち、白金
下部電極３の上に酢酸鉛／チタンイソプロポキシド／ジ
ルコニウムイソプロポキシド／過酸化チタンを含むゾル
溶液を塗布し、ホットプレート上で２００℃，５分間ソ
フトベークを行って、ＰＺＴ前駆体の薄膜４を１２０ｎ
ｍの厚みに形成する。
発明の特徴部分であるＰＺＴの成膜を行う。即ち、白金
下部電極３の上に酢酸鉛／チタンイソプロポキシド／ジ
ルコニウムイソプロポキシド／過酸化チタンを含むゾル
溶液を塗布し、ホットプレート上で２００℃，５分間ソ
フトベークを行って、ＰＺＴ前駆体の薄膜４を１２０ｎ
ｍの厚みに形成する。
【００１４】ここで用いるゾル溶液は、一般的方法で調
整されるが、チタンアルコキシドの一部を過酸化チタン
に置き換えている。即ち、酢酸鉛３水和物を２−メトキ
シエタノールに溶解して１２０℃に加熱し、脱水を行
う。これにジルコニウムイソプロポキシドとチタンイソ
プロポキシドと過酸化チタンを加えて加熱を続ける。加
える量は成分金属原子数の比Ｐｂ：Ｚｒ：Ｔｉが４７：
５３：１００で、さらに、チタンイソプロポキシドと過
酸化チタンのモル比が９０：１０になるように調整して
いる。これに２−メトキシエタノールと純水を加え濃度
調整したものを用いる。
整されるが、チタンアルコキシドの一部を過酸化チタン
に置き換えている。即ち、酢酸鉛３水和物を２−メトキ
シエタノールに溶解して１２０℃に加熱し、脱水を行
う。これにジルコニウムイソプロポキシドとチタンイソ
プロポキシドと過酸化チタンを加えて加熱を続ける。加
える量は成分金属原子数の比Ｐｂ：Ｚｒ：Ｔｉが４７：
５３：１００で、さらに、チタンイソプロポキシドと過
酸化チタンのモル比が９０：１０になるように調整して
いる。これに２−メトキシエタノールと純水を加え濃度
調整したものを用いる。
【００１５】（５）次に、図１（ｅ）に示すように、こ
れを酸素雰囲気中７００℃で熱処理を行い、９０ｎｍの
厚みのペロブスカイト型結晶のＰＺＴ薄膜５を得る。こ
の操作を３回繰り返し、２７０ｎｍの厚みのＰＺＴ薄膜
を得る。上記した方法では、高温熱処理過程で減少する
酸素が、下式で表されるように膜中の過酸化物の熱分解
により生じる活性酸素の形で補われるので、酸素の空格
子が生じにくくなる。
れを酸素雰囲気中７００℃で熱処理を行い、９０ｎｍの
厚みのペロブスカイト型結晶のＰＺＴ薄膜５を得る。こ
の操作を３回繰り返し、２７０ｎｍの厚みのＰＺＴ薄膜
を得る。上記した方法では、高温熱処理過程で減少する
酸素が、下式で表されるように膜中の過酸化物の熱分解
により生じる活性酸素の形で補われるので、酸素の空格
子が生じにくくなる。
【００１６】
【化１】
【００１７】以上、本発明の強誘電体薄膜の形成方法に
ついて説明した。このようにして形成された強誘電体薄
膜は、例えば、以下のような半導体装置として形成され
る。 （６）さらに、図１（ｆ）に示すように、ＰＺＴ薄膜５
上に白金上部電極６を形成する。
ついて説明した。このようにして形成された強誘電体薄
膜は、例えば、以下のような半導体装置として形成され
る。 （６）さらに、図１（ｆ）に示すように、ＰＺＴ薄膜５
上に白金上部電極６を形成する。
【００１８】（７）次に、図１（ｇ）に示すように、Ｐ
ＺＴ膜５、白金下部電極３、熱酸化膜２を加工する。 （８）次に、図１（ｈ）に示すように、上部電極をマス
クにして砒素をイオン注入し、熱拡散させて、ｎ+ ソー
ス層７及びｎ+ ドレイン層８を形成する。このようにし
て形成されたメモリセルでは、ＳＩＭＳ分析の結果、深
さ方向で組成が良好に制御されており、酸素欠損もない
ことが分かった。また、分極反転の繰り返し特性も良好
であった。
ＺＴ膜５、白金下部電極３、熱酸化膜２を加工する。 （８）次に、図１（ｈ）に示すように、上部電極をマス
クにして砒素をイオン注入し、熱拡散させて、ｎ+ ソー
ス層７及びｎ+ ドレイン層８を形成する。このようにし
て形成されたメモリセルでは、ＳＩＭＳ分析の結果、深
さ方向で組成が良好に制御されており、酸素欠損もない
ことが分かった。また、分極反転の繰り返し特性も良好
であった。
【００１９】次に、本発明の第２実施例について説明す
る。図３は本発明の第２実施例を示す半導体装置の強誘
電体薄膜の形成工程断面図である。本発明の強誘電体薄
膜の成膜方法は、第１実施例以外の成膜方法にも適用で
きる。例えば、液体ソースを霧状にして基板に吹きつけ
成膜する液体ソースＣＶＤ（ＬＳＣＶＤ）である。基本
的な成膜方法は、例えば、１９９４ Ｓｙｍｐｏｓｉｕ
ｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅ
ｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐ
ｐ．１５３−１５４（１９９４）や、Ｊｐｎ．Ｊ．Ａｐ
ｐｌ．Ｐｈｙｓ．，Ｖｏｌ．３３（１９９４）ｐｐ．５
１２５−５１２８．などに記載されている。
る。図３は本発明の第２実施例を示す半導体装置の強誘
電体薄膜の形成工程断面図である。本発明の強誘電体薄
膜の成膜方法は、第１実施例以外の成膜方法にも適用で
きる。例えば、液体ソースを霧状にして基板に吹きつけ
成膜する液体ソースＣＶＤ（ＬＳＣＶＤ）である。基本
的な成膜方法は、例えば、１９９４ Ｓｙｍｐｏｓｉｕ
ｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅ
ｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐ
ｐ．１５３−１５４（１９９４）や、Ｊｐｎ．Ｊ．Ａｐ
ｐｌ．Ｐｈｙｓ．，Ｖｏｌ．３３（１９９４）ｐｐ．５
１２５−５１２８．などに記載されている。
【００２０】この場合にも液体ソースとして過酸化チタ
ンを含む溶液を用いる。以下、その工程を詳細に説明す
る。 （１）まず、図３（ａ）に示すように、ｐ形シリコン基
板１１にＴｉ膜１２／ＴｉＮ膜１３／Ｐｔ膜１４を順次
堆積する（途中プロセス略す）。 （２）次いで、チタン酸バリウム（ＢＴＯ）の液体ソー
スを、図４に示すようなＬＳＣＶＤ装置を用いて、基板
上に成膜する。条件は、基板を１×１０-6ｍｍＨｇ程度
に真空保持し、超音波発生器２１からの超音波で液体ソ
ース２２を霧化し、アルゴンガス２３と共に真空チャン
バー２４内の基板に導入し、圧力６００ｍｍＨｇ程度で
成膜する。
ンを含む溶液を用いる。以下、その工程を詳細に説明す
る。 （１）まず、図３（ａ）に示すように、ｐ形シリコン基
板１１にＴｉ膜１２／ＴｉＮ膜１３／Ｐｔ膜１４を順次
堆積する（途中プロセス略す）。 （２）次いで、チタン酸バリウム（ＢＴＯ）の液体ソー
スを、図４に示すようなＬＳＣＶＤ装置を用いて、基板
上に成膜する。条件は、基板を１×１０-6ｍｍＨｇ程度
に真空保持し、超音波発生器２１からの超音波で液体ソ
ース２２を霧化し、アルゴンガス２３と共に真空チャン
バー２４内の基板に導入し、圧力６００ｍｍＨｇ程度で
成膜する。
【００２１】ここで用いる液体ソース２２は、ビス（２
−エチルヘキサン酸）バリウム［Ｂａ〔Ｏ2 ＣＣＨ（Ｃ
2 Ｈ5 ）Ｃ4 Ｈ9 〕2 ］と、チタンテトライソプロポキ
シドのビスアセチルアセトン錯体と、過酸化チタンの１
−ブタノール溶液である。Ｂａ：Ｔｉは１：１であり、
チタン錯体と過酸化チタンのモル比は９０：１０であ
る。
−エチルヘキサン酸）バリウム［Ｂａ〔Ｏ2 ＣＣＨ（Ｃ
2 Ｈ5 ）Ｃ4 Ｈ9 〕2 ］と、チタンテトライソプロポキ
シドのビスアセチルアセトン錯体と、過酸化チタンの１
−ブタノール溶液である。Ｂａ：Ｔｉは１：１であり、
チタン錯体と過酸化チタンのモル比は９０：１０であ
る。
【００２２】これを、図３（ｂ）に示すように、２００
℃でソフトベークしてＢＴＯ前駆体膜１５とする。 （３）さらに、図３（ｃ）に示すように、７００℃の急
速熱処理によって、ペロブスカイト型結晶のＢＴＯ膜１
６を得る。なお、本発明は上記実施例に限定されるもの
ではなく、本発明の趣旨に基づいて種々の変形が可能で
あり、これらを本発明の範囲から排除するものではな
い。
℃でソフトベークしてＢＴＯ前駆体膜１５とする。 （３）さらに、図３（ｃ）に示すように、７００℃の急
速熱処理によって、ペロブスカイト型結晶のＢＴＯ膜１
６を得る。なお、本発明は上記実施例に限定されるもの
ではなく、本発明の趣旨に基づいて種々の変形が可能で
あり、これらを本発明の範囲から排除するものではな
い。
【００２３】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、高温熱処理過程で減少する酸素が、膜中の過酸
化物の熱分解により生じる活性酸素の形で補われるの
で、酸素の空格子が生じにくくなる。したがって、本発
明によって得られた強誘電体薄膜には酸素の欠損が無
く、半導体装置の信頼性向上を図ることができる。
よれば、高温熱処理過程で減少する酸素が、膜中の過酸
化物の熱分解により生じる活性酸素の形で補われるの
で、酸素の空格子が生じにくくなる。したがって、本発
明によって得られた強誘電体薄膜には酸素の欠損が無
く、半導体装置の信頼性向上を図ることができる。
【図１】本発明の第１実施例を示す半導体装置の強誘電
体薄膜の形成工程断面図である。
体薄膜の形成工程断面図である。
【図２】ペロブスカイト型結晶構造における酸素が一部
抜け、格子欠陥になっている状態を示す図である。
抜け、格子欠陥になっている状態を示す図である。
【図３】本発明の第２実施例を示す半導体装置の強誘電
体薄膜の形成工程断面図である。
体薄膜の形成工程断面図である。
【図４】ＬＳＣＶＤ装置を示す図である。
１，１１ ｐ形シリコン基板 ２ 熱酸化膜 ３ 白金下部電極 ４ ＰＺＴ前駆体の薄膜 ５ ペロブスカイト型結晶のＰＺＴ薄膜 ６ 白金上部電極 ７ ｎ+ ソース層 ８ ｎ+ ドレイン層 １２ Ｔｉ膜 １３ ＴｉＮ膜 １４ Ｐｔ膜 １５ ＢＴＯ前駆体膜 １６ ペロブスカイト型結晶のＢＴＯ膜 ２１ 超音波発生器 ２２ 液体ソース ２３ アルゴンガス ２４ 真空チャンバー
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 41/18 １０１Ｄ 21/822 41/187
Claims (2)
- 【請求項１】 支持基板上に金属アルコキシドからなる
ゾルーゲル法におけるゾル溶液を塗布して焼成する半導
体装置の強誘電体薄膜の形成方法において、（ａ）支持
基板上に下地配線を行う工程と、（ｂ）その上に過酸化
チタンまたはその誘導体を含んでなるゾル溶液を塗布
し、ソフトベークを行って、ＰＺＴ前駆体の薄膜を形成
する工程と、（ｃ）酸素雰囲気中で熱処理を行い、ペロ
ブスカイト型結晶のＰＺＴ薄膜を形成する工程とを施す
ことを特徴とする半導体装置の強誘電体薄膜の形成方
法。 - 【請求項２】 支持基板上に金属アルコキシドからなる
溶液を霧化・堆積させ、これを焼成する半導体装置の強
誘電体薄膜の形成方法において、（ａ）支持基板上に下
地配線を行う工程と、（ｂ）その上に過酸化チタンまた
はその誘導体を含んでなる溶液を支持基板上に霧化・堆
積させる工程と、（ｃ）酸素雰囲気中で熱処理を行い、
ペロブスカイト型結晶のＢＴＯ膜を形成する工程とを施
すことを特徴とする半導体装置の強誘電体薄膜の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7124769A JPH08316433A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置の強誘電体薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7124769A JPH08316433A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置の強誘電体薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316433A true JPH08316433A (ja) | 1996-11-29 |
Family
ID=14893667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7124769A Pending JPH08316433A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置の強誘電体薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316433A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270914A (ja) * | 2001-03-12 | 2002-09-20 | Sony Corp | 圧電薄膜及びその製造方法 |
| WO2006006406A1 (ja) * | 2004-07-13 | 2006-01-19 | Seiko Epson Corporation | 強誘電体薄膜形成用組成物、強誘電体薄膜及び強誘電体薄膜の製造方法並びに液体噴射ヘッド |
| JP2008010880A (ja) * | 2007-07-09 | 2008-01-17 | Seiko Epson Corp | 圧電体膜の製造方法、圧電体素子の製造方法、インクジェット式記録ヘッドの製造方法 |
-
1995
- 1995-05-24 JP JP7124769A patent/JPH08316433A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270914A (ja) * | 2001-03-12 | 2002-09-20 | Sony Corp | 圧電薄膜及びその製造方法 |
| WO2006006406A1 (ja) * | 2004-07-13 | 2006-01-19 | Seiko Epson Corporation | 強誘電体薄膜形成用組成物、強誘電体薄膜及び強誘電体薄膜の製造方法並びに液体噴射ヘッド |
| US7772748B2 (en) | 2004-07-13 | 2010-08-10 | Seiko Epson Corporation | Composite for forming ferroelectric thin film, ferroelectric thin film, method of manufacturing ferroelectric thin film, and liquid-jet head |
| JP2008010880A (ja) * | 2007-07-09 | 2008-01-17 | Seiko Epson Corp | 圧電体膜の製造方法、圧電体素子の製造方法、インクジェット式記録ヘッドの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5439845A (en) | Process for fabricating layered superlattice materials and making electronic devices including same | |
| JP3113141B2 (ja) | 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス | |
| US5358889A (en) | Formation of ruthenium oxide for integrated circuits | |
| KR100269025B1 (ko) | 층진 초격자 물질의 제조를 위한공정 | |
| KR100516630B1 (ko) | 층형상초격자재료 및 ａｂｏ₃형 금속산화물을 제조하고,산소에 노출시키는 일없이 이들 재료를 포함하는전자디바이스를 제작하는 방법 | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPH09504500A (ja) | 超格子物質を作成するための化学蒸着プロセス | |
| EP0665981B1 (en) | Process for fabricating layered superlattice materials and electronic devices including same | |
| JPH08279599A (ja) | 強誘電性キャパシタの製造方法 | |
| JPH06305713A (ja) | ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法、及びその原料溶液 | |
| JP3182909B2 (ja) | 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法 | |
| US7009231B2 (en) | Single-phase c-axis doped PGO ferroelectric thin films | |
| JP3944917B2 (ja) | 酸化物セラミックス薄膜の形成方法 | |
| JP3105081B2 (ja) | 強誘電体薄膜の製造方法 | |
| JP3105080B2 (ja) | 強誘電体薄膜の製造方法 | |
| JPH08316433A (ja) | 半導体装置の強誘電体薄膜の形成方法 | |
| JPH11163273A (ja) | 誘電体薄膜、誘電体キャパシタの製造方法、および誘電体メモリ | |
| JPH0632613A (ja) | 複合酸化物薄膜の製造方法 | |
| JPH0891841A (ja) | 強誘電体膜の製造方法 | |
| JPH05251351A (ja) | 強誘電体薄膜の形成方法 | |
| JP3118702B2 (ja) | 非揮発性メモリ薄膜の製造方法 | |
| JP3164849B2 (ja) | ジルコン酸チタン酸鉛薄膜の製造方法 | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| JP3924928B2 (ja) | 強誘電体材料及び強誘電体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030805 |