JP4779228B2 - 高周波電力増幅器 - Google Patents
高周波電力増幅器 Download PDFInfo
- Publication number
- JP4779228B2 JP4779228B2 JP2001138157A JP2001138157A JP4779228B2 JP 4779228 B2 JP4779228 B2 JP 4779228B2 JP 2001138157 A JP2001138157 A JP 2001138157A JP 2001138157 A JP2001138157 A JP 2001138157A JP 4779228 B2 JP4779228 B2 JP 4779228B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- denotes
- electrode
- power amplifier
- reference numeral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＭＤＳ（Local Multipoint Distribution System）あるいはＦＷＡ（Fixed Wireless Access）に代表されるミリ波通信に使用される超高速の電界効果型トランジスタにおいて、その耐圧を向上させる技術に関するものである。
【０００２】
【従来の技術】
近年のミリ波用電子デバイスには、２６ＧＨｚ、６０ＧＨｚという極めて高い周波数の信号を増幅、変復調できる特性が要望されている。そのため、ミリ波用デバイスにはキャリア移動度の高い化合物半導体を用いた電界効果型トランジスタが使用され、かつ、そのゲート長は０．２５μｍ以下と極めて微細である。例えば、０．２μｍゲート長のｐＨＥＭＴを用いたミリ波用ＭＭＩＣ（Monolithic Microwave Integrated Circuits）の報告がされており（1999 IEEE GaAs IC Symposium Technical Digests）、その最大発振周波数（fmax）は１００ＧＨｚにも達している。しかしながら、ゲート長を微細化するために、通常は飽和特性を示すＩｄｓ−Ｖｄｓ特性において、あるドレイン電圧以上でドレイン電流が急激に上昇する現象（キンク）が観測される（図４参照）。これは、ゲート電極周辺において、チャネルを走行する電子の速度は極めて高くなり、衝突イオン化により発生した正孔が蓄積した結果、等価的にプラスのゲートバイアスを印加した状態になるためである。
【０００３】
上記の課題を解決するための従来技術を図５を用いて説明する。１は化合物半導体基板、２はバッファー層、３はチャネル層、４はショットキー層、５はオーミックコンタクト層、６はゲート電極、７はオーミック電極である。ショットキー層４の不純物濃度を下げることによりゲート電極６近傍の電界強度を低下させ、イオン化衝突を抑制している。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来技術においては、キンクを抑制するための根本的な技術とはなっておらず、その効果はそれほど大きなものではない。
【０００５】
本発明は、化合物半導体を用いた短ゲート長の電界効果型トランジスタにおいて、キンクの発生をその発生原理から考察した手法によって抑制し、その結果、高耐圧特性を実現できる短ゲート長電界効果型トランジスタの構造を提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の高周波電力増幅器は、半導体基板上に形成されたチャネル層と、前記チャネル層上に形成されたショットキー層と、前記ショットキー層上の一部の領域に形成されたオーミックコンタクト層と、前記オーミックコンタクト層上に形成されたドレイン電極およびソース電極と、前記ショットキー層上であって前記コンタクト層が形成された領域以外の領域に形成されたゲート電極と、少なくとも前記コンタクト層および前記ショットキー層を貫通する穴と、前記穴内に形成された導電物とを有し、前記導電物と前記ソース電極とが接しており、前記導電物と前記チャネル層とが接しているものであり、これにより、チャネル層付近に蓄積される正孔を前記導電物を介して逃がすことができる。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【０００８】
（実施の形態１）
図１は、本発明の実施の形態１における電力増幅器の断面構造図である。図１において、１は化合物半導体基板でありＧａＡｓあるいはＩｎＰなどの高速デバイス用基板である。２はバッファー層、３はキャリアが走行するチャネル層であり通常はＩｎＧａＡｓが使用される。４はショットキー層であり、ＡｌＧａＡｓあるいはＩｎＧａＰあるいはＩｎＡｌＡｓなどが使用される。一般的には、このショットキー層４の一部にキャリア供給のための不純物がドープされる。５はオーミックコンタクト層であり高濃度にドープされたＧａＡｓあるいはＩｎＧａＡｓが使用される。６はゲート電極でありＴｉ／ＡｌあるいはＴｉ／Ｐｔ／ＡｕあるいはＷＳｉが使用される。７はオーミック電極であり、ＧａＡｓ層に対してはＡｕＧｅ系、ＩｎＧａＡｓ層に対してはＷＳｉあるいはＴｉ／Ｐｔ／Ａｕなどが使用される。８は正孔排出用電極であり、オーミックコンタクト層５およびショットキー層４を少なくとも貫通する穴の内部に形成された導電物であり、チャネル層３に蓄積した正孔を排出させる機能を有する。このため、正孔のチャネル蓄積が抑制され、キンクの発生を低減することができ、その結果、短ゲート長にしても高い耐圧特性を実現できる。
【０００９】
（実施の形態２）
図２は、本発明の実施の形態２における電力増幅器の断面構造図である。図２において、１は化合物半導体基板でありＧａＡｓあるいはＩｎＰなどの高速デバイス用基板である。２はバッファー層、３はキャリアが走行するチャネル層であり通常はＩｎＧａＡｓが使用される。４はショットキー層であり、ＡｌＧａＡｓあるいはＩｎＧａＰあるいはＩｎＡｌＡｓなどが使用される。一般的には、このショットキー層４の一部にキャリア供給のための不純物がドープされる。５はオーミックコンタクト層であり高濃度にドープされたＧａＡｓあるいはＩｎＧａＡｓが使用される。６はゲート電極でありＴｉ／ＡｌあるいはＴｉ／Ｐｔ／ＡｕあるいはＷＳｉが使用される。７はオーミック電極であり、ＧａＡｓ層に対してはＡｕＧｅ系、ＩｎＧａＡｓ層に対してはＷＳｉあるいはＴｉ／Ｐｔ／Ａｕなどが使用される。９は裏面に形成した正孔排出用電極であり、少なくとも化合物半導体基板１を貫通する穴の内部に形成された導電物であり、チャネル層３に蓄積した正孔を排出させる機能を有する。正孔排出用電極９は、バッファ層２を貫通していることが望ましい。１０は裏面電極であり、正孔排出用電極９と電気的に接続されている。このため、正孔のチャネル蓄積が抑制され、キンクの発生を低減することができ、その結果、短ゲート長にしても高い耐圧特性を実現できる。
【００１０】
（実施の形態３）
図３（ａ）は、本発明の実施の形態３における電力増幅器の断面構造図である。図３（ｂ）は、その電力増幅器の平面図を示す。図３（ａ）において、１は化合物半導体基板でありＧａＡｓあるいはＩｎＰなどの高速デバイス用基板である。２はバッファー層、３はキャリアが走行するチャネル層であり通常はＩｎＧａＡｓが使用される。４はショットキー層であり、ＡｌＧａＡｓあるいはＩｎＧａＰあるいはＩｎＡｌＡｓなどが使用される。一般的には、このショットキー層４の一部にキャリア供給のための不純物がドープされる。５はオーミックコンタクト層であり高濃度にドープされたＧａＡｓあるいはＩｎＧａＡｓが使用される。６はゲート電極でありＴｉ／ＡｌあるいはＴｉ／Ｐｔ／ＡｕあるいはＷＳｉが使用される。７はオーミック電極であり、ＧａＡｓ層に対してはＡｕＧｅ系、ＩｎＧａＡｓ層に対してはＷＳｉあるいはＴｉ／Ｐｔ／Ａｕなどが使用される。９は裏面に形成した正孔排出用電極であり、チャネル層３に蓄積した正孔を排出させる機能を有する。１０は裏面電極であり、正孔排出用電極９と電気的に接続されている。このため、正孔のチャネル蓄積が抑制され、キンクの発生を低減することができ、その結果、短ゲート長にしても高い耐圧特性を実現できる。さらに、正孔排出用電極９は、一つのオーミック電極に対して複数個形成されているために、ゲート電極とソース電極間の寄生容量成分が抑制され、高周波特性の劣化を抑制することができる。
【００１１】
【発明の効果】
以上のように、本発明によればゲート長を０．２μｍ以下に設計した場合にも、キンクを抑制でき、つまり、高い耐圧特性を実現できるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における電力増幅器の断面図
【図２】本発明の実施の形態２における電力増幅器の断面図
【図３】（ａ）本発明の実施の形態３における電力増幅器の断面図
（ｂ）同電力増幅器の平面図
【図４】従来の電力増幅器の電流特性を示す図
【図５】従来の電力増幅器の断面図
【符号の説明】
１ 化合物半導体基板
２ バッファー層
３ チャネル層
４ ショットキー層
５ オーミックコンタクト層
６ ゲート電極
７ オーミック電極
８、９ 正孔排出用電極
１０ 裏面電極
【発明の属する技術分野】
本発明は、ＬＭＤＳ（Local Multipoint Distribution System）あるいはＦＷＡ（Fixed Wireless Access）に代表されるミリ波通信に使用される超高速の電界効果型トランジスタにおいて、その耐圧を向上させる技術に関するものである。
【０００２】
【従来の技術】
近年のミリ波用電子デバイスには、２６ＧＨｚ、６０ＧＨｚという極めて高い周波数の信号を増幅、変復調できる特性が要望されている。そのため、ミリ波用デバイスにはキャリア移動度の高い化合物半導体を用いた電界効果型トランジスタが使用され、かつ、そのゲート長は０．２５μｍ以下と極めて微細である。例えば、０．２μｍゲート長のｐＨＥＭＴを用いたミリ波用ＭＭＩＣ（Monolithic Microwave Integrated Circuits）の報告がされており（1999 IEEE GaAs IC Symposium Technical Digests）、その最大発振周波数（fmax）は１００ＧＨｚにも達している。しかしながら、ゲート長を微細化するために、通常は飽和特性を示すＩｄｓ−Ｖｄｓ特性において、あるドレイン電圧以上でドレイン電流が急激に上昇する現象（キンク）が観測される（図４参照）。これは、ゲート電極周辺において、チャネルを走行する電子の速度は極めて高くなり、衝突イオン化により発生した正孔が蓄積した結果、等価的にプラスのゲートバイアスを印加した状態になるためである。
【０００３】
上記の課題を解決するための従来技術を図５を用いて説明する。１は化合物半導体基板、２はバッファー層、３はチャネル層、４はショットキー層、５はオーミックコンタクト層、６はゲート電極、７はオーミック電極である。ショットキー層４の不純物濃度を下げることによりゲート電極６近傍の電界強度を低下させ、イオン化衝突を抑制している。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来技術においては、キンクを抑制するための根本的な技術とはなっておらず、その効果はそれほど大きなものではない。
【０００５】
本発明は、化合物半導体を用いた短ゲート長の電界効果型トランジスタにおいて、キンクの発生をその発生原理から考察した手法によって抑制し、その結果、高耐圧特性を実現できる短ゲート長電界効果型トランジスタの構造を提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の高周波電力増幅器は、半導体基板上に形成されたチャネル層と、前記チャネル層上に形成されたショットキー層と、前記ショットキー層上の一部の領域に形成されたオーミックコンタクト層と、前記オーミックコンタクト層上に形成されたドレイン電極およびソース電極と、前記ショットキー層上であって前記コンタクト層が形成された領域以外の領域に形成されたゲート電極と、少なくとも前記コンタクト層および前記ショットキー層を貫通する穴と、前記穴内に形成された導電物とを有し、前記導電物と前記ソース電極とが接しており、前記導電物と前記チャネル層とが接しているものであり、これにより、チャネル層付近に蓄積される正孔を前記導電物を介して逃がすことができる。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【０００８】
（実施の形態１）
図１は、本発明の実施の形態１における電力増幅器の断面構造図である。図１において、１は化合物半導体基板でありＧａＡｓあるいはＩｎＰなどの高速デバイス用基板である。２はバッファー層、３はキャリアが走行するチャネル層であり通常はＩｎＧａＡｓが使用される。４はショットキー層であり、ＡｌＧａＡｓあるいはＩｎＧａＰあるいはＩｎＡｌＡｓなどが使用される。一般的には、このショットキー層４の一部にキャリア供給のための不純物がドープされる。５はオーミックコンタクト層であり高濃度にドープされたＧａＡｓあるいはＩｎＧａＡｓが使用される。６はゲート電極でありＴｉ／ＡｌあるいはＴｉ／Ｐｔ／ＡｕあるいはＷＳｉが使用される。７はオーミック電極であり、ＧａＡｓ層に対してはＡｕＧｅ系、ＩｎＧａＡｓ層に対してはＷＳｉあるいはＴｉ／Ｐｔ／Ａｕなどが使用される。８は正孔排出用電極であり、オーミックコンタクト層５およびショットキー層４を少なくとも貫通する穴の内部に形成された導電物であり、チャネル層３に蓄積した正孔を排出させる機能を有する。このため、正孔のチャネル蓄積が抑制され、キンクの発生を低減することができ、その結果、短ゲート長にしても高い耐圧特性を実現できる。
【０００９】
（実施の形態２）
図２は、本発明の実施の形態２における電力増幅器の断面構造図である。図２において、１は化合物半導体基板でありＧａＡｓあるいはＩｎＰなどの高速デバイス用基板である。２はバッファー層、３はキャリアが走行するチャネル層であり通常はＩｎＧａＡｓが使用される。４はショットキー層であり、ＡｌＧａＡｓあるいはＩｎＧａＰあるいはＩｎＡｌＡｓなどが使用される。一般的には、このショットキー層４の一部にキャリア供給のための不純物がドープされる。５はオーミックコンタクト層であり高濃度にドープされたＧａＡｓあるいはＩｎＧａＡｓが使用される。６はゲート電極でありＴｉ／ＡｌあるいはＴｉ／Ｐｔ／ＡｕあるいはＷＳｉが使用される。７はオーミック電極であり、ＧａＡｓ層に対してはＡｕＧｅ系、ＩｎＧａＡｓ層に対してはＷＳｉあるいはＴｉ／Ｐｔ／Ａｕなどが使用される。９は裏面に形成した正孔排出用電極であり、少なくとも化合物半導体基板１を貫通する穴の内部に形成された導電物であり、チャネル層３に蓄積した正孔を排出させる機能を有する。正孔排出用電極９は、バッファ層２を貫通していることが望ましい。１０は裏面電極であり、正孔排出用電極９と電気的に接続されている。このため、正孔のチャネル蓄積が抑制され、キンクの発生を低減することができ、その結果、短ゲート長にしても高い耐圧特性を実現できる。
【００１０】
（実施の形態３）
図３（ａ）は、本発明の実施の形態３における電力増幅器の断面構造図である。図３（ｂ）は、その電力増幅器の平面図を示す。図３（ａ）において、１は化合物半導体基板でありＧａＡｓあるいはＩｎＰなどの高速デバイス用基板である。２はバッファー層、３はキャリアが走行するチャネル層であり通常はＩｎＧａＡｓが使用される。４はショットキー層であり、ＡｌＧａＡｓあるいはＩｎＧａＰあるいはＩｎＡｌＡｓなどが使用される。一般的には、このショットキー層４の一部にキャリア供給のための不純物がドープされる。５はオーミックコンタクト層であり高濃度にドープされたＧａＡｓあるいはＩｎＧａＡｓが使用される。６はゲート電極でありＴｉ／ＡｌあるいはＴｉ／Ｐｔ／ＡｕあるいはＷＳｉが使用される。７はオーミック電極であり、ＧａＡｓ層に対してはＡｕＧｅ系、ＩｎＧａＡｓ層に対してはＷＳｉあるいはＴｉ／Ｐｔ／Ａｕなどが使用される。９は裏面に形成した正孔排出用電極であり、チャネル層３に蓄積した正孔を排出させる機能を有する。１０は裏面電極であり、正孔排出用電極９と電気的に接続されている。このため、正孔のチャネル蓄積が抑制され、キンクの発生を低減することができ、その結果、短ゲート長にしても高い耐圧特性を実現できる。さらに、正孔排出用電極９は、一つのオーミック電極に対して複数個形成されているために、ゲート電極とソース電極間の寄生容量成分が抑制され、高周波特性の劣化を抑制することができる。
【００１１】
【発明の効果】
以上のように、本発明によればゲート長を０．２μｍ以下に設計した場合にも、キンクを抑制でき、つまり、高い耐圧特性を実現できるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における電力増幅器の断面図
【図２】本発明の実施の形態２における電力増幅器の断面図
【図３】（ａ）本発明の実施の形態３における電力増幅器の断面図
（ｂ）同電力増幅器の平面図
【図４】従来の電力増幅器の電流特性を示す図
【図５】従来の電力増幅器の断面図
【符号の説明】
１ 化合物半導体基板
２ バッファー層
３ チャネル層
４ ショットキー層
５ オーミックコンタクト層
６ ゲート電極
７ オーミック電極
８、９ 正孔排出用電極
１０ 裏面電極
Claims (2)
- 半導体基板の第１主面上に形成されたバッファ層と、
前記バッファ層上に形成されたチャネル層と、
前記チャネル層上に形成されたショットキー層と、
前記ショットキー層上に形成されたドレイン電極、ソース電極、およびゲート電極と、
前記半導体基板の第１主面とは反対側の第２主面に形成された金属層と、
前記半導体基板および前記バッファ層を貫通し、前記チャネル層および前記ショットキー層を貫通しない穴と、
前記穴内に形成された導電物とを有し、
前記導電物と前記チャネル層とが接しており、
前記導電物と前記金属層とが接していることを特徴とする半導体装置。 - 前記穴が複数形成されていることを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001138157A JP4779228B2 (ja) | 2001-05-09 | 2001-05-09 | 高周波電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001138157A JP4779228B2 (ja) | 2001-05-09 | 2001-05-09 | 高周波電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002334890A JP2002334890A (ja) | 2002-11-22 |
| JP4779228B2 true JP4779228B2 (ja) | 2011-09-28 |
Family
ID=18985139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001138157A Expired - Fee Related JP4779228B2 (ja) | 2001-05-09 | 2001-05-09 | 高周波電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4779228B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956239B2 (en) * | 2002-11-26 | 2005-10-18 | Cree, Inc. | Transistors having buried p-type layers beneath the source region |
| JP5707786B2 (ja) * | 2010-08-31 | 2015-04-30 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04237136A (ja) * | 1991-01-22 | 1992-08-25 | Nec Corp | ガリウム砒素電界効果トランジスタ |
| JP3129298B2 (ja) * | 1998-11-11 | 2001-01-29 | 日本電気株式会社 | 電界効果トランジスタ及びその製造方法 |
| JP2000307102A (ja) * | 1999-04-22 | 2000-11-02 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
-
2001
- 2001-05-09 JP JP2001138157A patent/JP4779228B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002334890A (ja) | 2002-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4322414B2 (ja) | 半導体装置 | |
| JP4913046B2 (ja) | エンハンスメントモードトランジスタデバイスとデプレッションモードトランジスタデバイスとを有するｉｉｉ−ｖ基板構造を形成する方法 | |
| US8338871B2 (en) | Field effect transistor with electric field and space-charge control contact | |
| US8008977B2 (en) | Field-plated transistor including feedback resistor | |
| US8546852B2 (en) | Semiconductor device | |
| US6653668B2 (en) | Radio frequency modules and modules for moving target detection | |
| JP2004039657A (ja) | 半導体装置 | |
| US20060202299A1 (en) | Semiconductor devices integrating high-voltage and low-voltage field effect transistors on the same wafer | |
| CA2058672C (en) | Semiconductor device for improving high-frequency characteristics and avoiding chip cracking | |
| JP4779228B2 (ja) | 高周波電力増幅器 | |
| JP2023525450A (ja) | パワー・トランジスタ用の改善されたレイアウトの技法及び最適化 | |
| KR20010088823A (ko) | 무선 주파수 전력 ＳｉＣ 전계 효과 트랜지스터를상호접속하기 위한 방법 및 장치 | |
| JP2554672B2 (ja) | 電界効果型半導体装置 | |
| US6201283B1 (en) | Field effect transistor with double sided airbridge | |
| US11515406B2 (en) | Heterojunction bipolar transistor with field plates | |
| CN116420217A (zh) | 晶体管 | |
| Gupta et al. | Power saturation characteristics of GaAs/AlGaAs high electron mobility transistors | |
| JP4066042B2 (ja) | 半導体装置 | |
| Nishihori et al. | A self-aligned gate GaAs MESFET with p-pocket layers for high-efficiency linear power amplifiers | |
| EP4350746A1 (en) | Semiconductor device | |
| Tsurumi et al. | Gan transistors for power switching and high frequency applications | |
| JP2689957B2 (ja) | 半導体装置 | |
| JP2024055577A (ja) | 半導体装置 | |
| JPH09270432A (ja) | 電界効果トランジスタ | |
| JP2000349087A (ja) | 半導体装置およびそれを用いた回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060405 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091109 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |