CN102651393A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN102651393A
CN102651393A CN2011104523796A CN201110452379A CN102651393A CN 102651393 A CN102651393 A CN 102651393A CN 2011104523796 A CN2011104523796 A CN 2011104523796A CN 201110452379 A CN201110452379 A CN 201110452379A CN 102651393 A CN102651393 A CN 102651393A
Authority
CN
China
Prior art keywords
compound semiconductor
depression
electrode
layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104523796A
Other languages
English (en)
Other versions
CN102651393B (zh
Inventor
今田忠纮
吉川俊英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102651393A publication Critical patent/CN102651393A/zh
Application granted granted Critical
Publication of CN102651393B publication Critical patent/CN102651393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/426—Indexing scheme relating to amplifiers the amplifier comprising circuitry for protection against overload
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/444—Diode used as protection means in an amplifier, e.g. as a limiter or as a switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

栅电极形成为将电极材料包埋在用于电极的凹陷中，所述凹陷通过栅极绝缘膜形成在堆叠化合物半导体结构中，并且也通过将电极材料包埋在用于电极的凹陷中来形成与堆叠化合物半导体结构肖特基接触的场板电极，所述凹陷已经形成在堆叠化合物半导体结构中使得场板电极至少在用于电极的凹陷的底面上与堆叠化合物半导体结构直接接触。

Description

化合物半导体器件及其制造方法
技术领域
本发明实施方案涉及化合物半导体器件及其制造方法。
背景技术
正在研究通过利用氮化物半导体的特性如高饱和电子速度、宽带隙等将氮化物半导体应用于高电压耐受性高输出半导体器件。例如，作为氮化物半导体的GaN的带隙为3.4eV，其大于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)，因此GaN具有高击穿电场强度。为此，GaN具有用作用于获得高电压操作和高输出的用于电源的半导体器件的材料的巨大前景。
关于利用氮化物半导体的半导体器件，已经大量报道了场效应晶体管，特别是高电子迁移率晶体管(高电子迁移率晶体管：HEMT)。例如，在GaN基HEMT(GaN-HEMT)中，利用GaN作为电子传输层和AlGaN作为电子供给层的AlGaN/GaN-HEMT已经引起了关注。在AlGaN/GaN-HEMT中，由于GaN和AlGaN之间的晶格常数差异而在AlGaN中发生畸变(distortion)。由于AlGaN的自发极化和因畸变引起的压电极化，所以获得高浓度二维电子气(2D EG)。为此，期望氮化物半导体用作用于电动车辆等的高效开关元件或高电压耐受性功率器件。
[专利文件1]日本专利公开号2010-153493
[专利文件2]日本专利公开号2009-49288
[专利文件3]日本专利公开号2008-71988
然而，GaN-HEMT通常具有无雪崩耐受性并且在浪涌时明显较弱的缺点。此外，与Si基半导体器件不同，GaN-HEMT中不具有体二极管，而是需要具有与外部连接的二极管作为所谓的飞轮二极管(FWD)，以例如应用于例如逆变电路(全桥逆变电路)等。此外，与Si基半导体器件相比，GaN-HEMT的栅电极与漏电极之间的寄生电容Cgd和栅电极与源电极之间的寄生电容Cgs的比例Cgd/Cgs大，因此担心运行倾向于不稳定。
发明内容
本发明实施方案针对上述问题进行设计，并且其旨在提供高度可靠和高电压耐受性化合物半导体器件，其能够进行充分的常闭运行，减轻电场朝栅电极的集中以进一步提高电压耐受性，此外，其具有高雪崩耐受性，在浪涌时强，不需要具有与其连接的外部二极管(例如，当应用于逆变电路等时)，并且可以获得确定稳定的运行；并且提供其制造方法。
化合物半导体器件的一个实施方案包括：堆叠化合物半导体结构，其中形成有第一凹陷和第二凹陷；通过栅极绝缘膜在第一凹陷中形成的栅电极；和场板电极，其形成在所述第二凹陷中并且与所述堆叠化合物半导体结构肖特基接触。
用于制造化合物半导体器件的一个实施方案包括：在堆叠化合物半导体结构中的表面层中形成第一凹陷；在第一凹陷中形成栅极绝缘膜；在堆叠化合物半导体结构的表面层中形成第二凹陷；通过栅极绝缘膜在第一凹陷中形成栅电极；和形成场板电极，其与第二凹陷中的堆叠化合物半导体结构肖特基接触。
附图说明
图1A至图1C是示出按步骤顺序的根据第一实施方案的MIS型AlGaN/GaN-HEMT制造方法的截面示意图；
图2A至图2C是示出图1A至图1C之后按步骤顺序的根据第一实施方案的MIS型AlGaN/GaN-HEMT制造方法的截面示意图；
图3A至图3C是示出图2A至图2C之后按步骤顺序的根据第一实施方案的MIS型AlGaN/GaN-HEMT制造方法的截面示意图；
图4是示出根据第一实施方案的MIS型AlGaN/GaN-HEMT的等效电路中的符号的视图；
图5A至图5C是示出根据第一实施方案的变化实施例的MIS型AlGaN/GaN-HEMT制造方法的主要步骤的截面示意图；
图6是示出根据第一实施方案的另一应用实施例的MIS型AlGaN/GaN-HEMT的示意性结构的截面视图；
图7是示出根据第一实施方案的MIS型AlGaN/GaN-HEMT芯片的示意性结构的平面视图；
图8是示出使用根据第一实施方案的HEMT芯片的分立封装的示意性结构的平面视图；
图9是示出根据第二实施方案的PFC电路的连接线路图；
图10是示出根据第三实施方案的电源装置的示意性结构的连接线路图；和
图11是示出根据第四实施方案的高频放大器的示意性结构的连接线路图。
具体实施方式
在下文，将参考附图详细描述实施方案。在下述实施方案中，将与用于制造化合物半导体器件的方法一起描述化合物半导体器件的结构。
在附图中，为了便于说明，并未描绘组件的相对精确尺寸和厚度。
(第一实施方案)
在本实施方案中，公开了作为化合物半导体器件的MIS型AlGaN/GaN-HEMT。
图1A至3C是示出按步骤顺序的根据第一实施方案的MIS型AlGaN/GaN-HEMT制造方法的截面示意图。
首先，如图1A所示，在例如作为其上生长半导体的衬底的Si衬底1上形成堆叠化合物半导体结构2。也可以使用蓝宝石衬底、GaAs衬底、GaN衬底等替代Si衬底作为其上生长半导体的衬底。关于衬底的导电性，衬底可以具有任意的半绝缘性质和导电性。
堆叠化合物半导体结构2由缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e构成。
在完整的AlGaN/GaN-HEMT中，在运行期间，在电子传输层2b与电子供给层2d的界面(更确切地为中间层2c)附近产生二维电子气(2DEG)。这种2DEG是基于电子传输层2b的化合物半导体(此处为GaN)和电子供给层2d的化合物半导体(此处为AlGaN)的晶格常数之间的差异产生的。
具体地，利用金属有机气相外延(MOVPE：金属有机气相外延)法在例如Si衬底1上生长下述各化合物半导体。也可以使用分子束外延(MBE：分子束外延)法等替代MOVPE法。
在Si衬底1上，顺序生长厚度约0.1μm的AlN、厚度约3μm的i(有意不掺杂)-GaN、厚度约5nm的i-AlGaN、厚度约30nm的n-AlGaN和厚度约10nm的n-GaN。由此，形成缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e。
关于AlN、GaN、AlGaN和GaN的生长条件，使用三甲基铝气体、三甲基镓气体和氨气的混合气体作为原料气体。根据生长化合物半导体层的类型来适合地确定作为Al源的三甲基铝气体和/或作为Ga源的三甲基镓气体的存在或不存在以及各气体的流量。作为共用原料的氨气的流量设定为约100ccm至10LM。此外，生长压力设定为约50托至300托，并且生长温度设定为约1000℃至1200℃。
当GaN和AlGaN生长为n型时，以预定流量向原料添加例如包含Si的SiH4气体作为n型杂质，以使GaN和AlGaN掺杂Si。Si的掺杂浓度设定为1×1018/cm3至1×1020/cm3，例如约5×1018/cm3。
随后，如图1B所示，形成元件隔离结构3。在图2A之后的图中，将不示出元件隔离结构3。
具体地，将例如氩(Ar)注入堆叠化合物半导体结构2的元件隔离区域中。由此，在Si衬底1的表面层部分中和堆叠化合物半导体结构2中形成元件隔离结构3。元件隔离结构3在堆叠化合物半导体结构2上限定有源区域。
此外，也可以利用例如STI(浅沟槽隔离)法替代上述注入法来隔离元件。此时，使用例如基于氯的蚀刻气体来干蚀刻堆叠化合物半导体结构2。
随后，如图1C所示，形成源电极4和漏电极5。
具体地，首先，在堆叠化合物半导体结构2表面上预定形成源电极和漏电极的各位置(预定在其中形成电极的位置)处形成电极凹陷2A和2B。
在堆叠化合物半导体结构2的表面上涂覆抗蚀剂。利用光刻处理抗蚀剂，使得在抗蚀剂中形成开口，所述开口在与其中预定形成电极的位置对应的位置处将堆叠化合物半导体结构2表面暴露于外部。通过上述操作，形成其中具有开口的抗蚀剂掩模。
利用该抗蚀剂掩模，通过干蚀刻移除在与其中预定形成电极的位置对应的位置处的盖层2e，直至电子供给层2d的表面暴露于外部。由此，形成用于电极的凹陷2A和2B，其在预定在其中形成电极的位置处将电子供给层2d的表面暴露于外部。关于蚀刻条件，使用惰性气体例如Ar和基于氯的气体例如Cl2作为蚀刻气体，例如Cl2的流量设定为30sccm，压力设定为2Pa，并且待充入的RF电功率设定为20W。此外，用于电极的凹陷2A和2B可以通过向下蚀刻至盖层2e的中间来形成，或者通过向下蚀刻至电子供给层2d或更深处来形成。
通过灰化处理等移除抗蚀剂掩模。
形成用于形成源电极和漏电极的抗蚀剂掩模。此处，使用例如适合于气相沉积法和剥离法的具有檐结构的双层抗蚀剂。该抗蚀剂涂覆在堆叠化合物半导体结构2上，并且形成将用于电极的凹陷2A和2B暴露于外部的开口。通过上述操作，形成其中具有开口的抗蚀剂掩模。
通过利用该抗蚀剂掩模，例如，利用例如气相沉积法在包括用于将用于电极的凹陷2A和2B暴露于外部的开口的内部的抗蚀剂掩模上沉积Ta/Al作为电极材料。Ta的厚度设定为约20nm，并且Al的厚度设定为约200nm。通过剥离法移除抗蚀剂掩模和其上沉积的Ta/Al。随后，在例如氮气氛中和400℃至1000℃(例如，约600℃)的温度下加热Si衬底1。由此，保留在该处的Ta/Al与电子供给层2d欧姆接触。如果Ta/Al可与电子供给层2d欧姆接触，则也可以不需要热处理。通过上述操作，形成源电极4和漏电极5，其将电极材料的各部分包埋在用于电极的凹陷2A和2B中。
随后，如图2A所示，在堆叠化合物半导体结构2中形成用于栅电极的电极的凹陷2C。
具体地，首先，在堆叠化合物半导体结构2的表面上涂覆抗蚀剂。利用光刻处理抗蚀剂，以在抗蚀剂中形成开口，所述开口在与预定在其中形成栅电极的位置对应的位置(预定在其中形成电极的位置)处将堆叠化合物半导体结构2的表面暴露于外部。通过上述操作，形成其中具有开口的抗蚀剂掩模。
利用该抗蚀剂掩模，通过干蚀刻移除在预定在其中形成电极的位置中的电子供给层2d的部分和盖层2e。由此，形成用于电极的凹陷2C，其中盖层2e和甚至电子供给层2d的一部分被挖出。关于蚀刻条件，使用惰性气体例如Ar和基于氯的气体例如Cl2作为蚀刻气体，并且例如Cl2的流量设定为具有30sccm，压力设定为2Pa和待充电的RF功率设定为20W。此外，用于电极的凹陷2C可以向下蚀刻至盖层2e的中间来形成，并且也可以通过向下蚀刻至电子供给层2d的较深部分来形成。通过灰化处理等移除抗蚀剂掩模。
随后，如图2B所示，形成栅极绝缘膜6。
具体地，在堆叠化合物半导体结构2上沉积例如Al2O3作为绝缘材料，以覆盖用于电极的凹陷2C的内壁表面。例如，利用原子层沉积法(ALD法)沉积Al2O3以形成厚度为2nm至约200nm的膜，并且在此处为约10nm。由此，形成栅极绝缘膜6。
也可以利用例如等离子体CVD法或溅射法替代ALD法来沉积Al2O3。此外，也可以使用Al的氮化物或氮氧化物来替代Al2O3的沉积。对于除上述以外的其它化合物的使用，栅极绝缘膜也可以通过沉积Si、Hf、Zr、Ti、Ta和W的氧化物、氮化物或氮氧化物来形成，或者可以通过沉积适合地选自上述化合物的任意化合物以形成多层来形成。
随后，在堆叠化合物半导体结构2中形成用于场板电极的电极用凹陷2D，如图2C所示。
具体地，首先，将抗蚀剂涂覆到栅极绝缘膜6上。利用光刻处理抗蚀剂，以在抗蚀剂中形成开口，所述开口在与预定在其中形成场板电极的位置对应的位置(预定在其中形成电极的位置)处将栅极绝缘膜6的表面暴露于外部。通过上述操作，形成其中具有开口的抗蚀剂掩模。此外，预定在其中形成电极的位置应为栅电极的电极用凹陷2C和漏电极5之间的预定部分。
利用该抗蚀剂掩模，通过干蚀刻移除盖层2e在预定在其中形成电极的位置中的部分和栅极绝缘膜6。由此，形成用于电极的凹陷2D，其中甚至盖层2e的一部分也被挖出。用于电极的凹陷2D形成为纵向变得与用于电极的凹陷2C的纵向平行。关于蚀刻条件，为了蚀刻栅极绝缘膜6，使用碱性水溶液如KOH溶液或TMAH溶液作为蚀刻剂，并且使用例如KOH溶液。为了蚀刻盖层2e，使用惰性气体例如Ar和基于氯的气体例如Cl2作为蚀刻气体，例如Cl2的流量设定为30sccm，压力设定为2Pa，并且待充电的RF功率设定为20W。
通过灰化处理等移除抗蚀剂掩模。
在本实施方案中，当相对于堆叠化合物半导体结构2的表面(盖层2e的表面)观察时，用于场板电极的电极用凹陷2D形成至浅于栅电极的电极用凹陷2C。据认为，盖层2e可以通过蚀刻直至电子供给层2d的表面暴露于外部来形成，或者也可以通过向下蚀刻至电子供给层2d的较深部分来形成，条件是用于电极的凹陷2D浅于用于电极的凹陷2C。
随后，如图3A所示，形成栅电极7和场板电极8。
具体地，首先，形成用于形成栅电极和场板电极的抗蚀剂掩模。此处，例如，使用适用于气相沉积法和剥离法的具有檐结构的双层抗蚀剂。将该抗蚀剂涂覆到栅极绝缘膜6上，并且形成用于将栅极绝缘膜6的电极用凹陷2C和用于电极的凹陷2D的一部分暴露于外部的各开口。通过上述操作，形成其中具有开口的抗蚀剂掩模。
通过利用该抗蚀剂掩模，利用例如气相沉积法在抗蚀剂掩模(包括暴露栅极绝缘膜6的电极用凹陷2C的一部分的开口的内部和暴露用于电极的凹陷2D的开口的内部)上沉积例如Ni/Au作为电极材料。Ni的厚度设定为约30nm，并且Au的厚度设定为约400nm。通过剥离法移除抗蚀剂掩模和其上沉积的Ni/Au。通过上述操作，形成栅电极7，其将电极材料的一部分通过栅极绝缘膜6包埋在用于电极的凹陷2C中。此时，形成将电极材料的一部分包埋在用于电极的凹陷2D中的场板电极8。在用于电极的凹陷2D的侧面的一部分上和在用于电极的凹陷2D的底面上，场板电极8与堆叠化合物半导体结构2的盖层2e直接接触(肖特基接触)。
在本实施方案中，示出了其中栅电极7和场板电极8同时形成的情形，但是所述电极也可以逐个形成(使得例如先形成栅电极7，并随后形成场板电极8)。在该情况下，栅电极7和场板电极8可以在电极之间具有不同的Ni和Au的厚度，或者也可以由相互不同的电极材料形成。
随后，如图3B所示形成层间绝缘膜9。
具体地，利用CVD法等在Si衬底1的整个表面上沉积绝缘材料例如SiN以覆盖源电极4、漏电极5、栅电极7和场板电极8。由此，形成层间绝缘膜9。
随后，如图3C所示，形成布线层11。
具体地，首先，利用光刻和干蚀刻处理层间绝缘膜9和栅极绝缘膜6。由此，形成将源电极4和场板电极8的各表面的每个部分暴露于外部的开口9a和9b。
利用气相沉积法等在层间绝缘膜9上沉积导电材料例如Au以包埋在开口9a和9b中。
通过光刻和干蚀刻处理沉积的Au。通过上述操作，在层间绝缘膜9上形成布线层11，所述布线层11由包埋在开口9a和9b中的导电材料形成并且将源电极4与场板电极8电连接。
在本实施方案中，已经示出其中源电极4与场板电极8电连接的情形，但是也考虑其中栅电极7和场板电极8电连接的情形。在后一情形中，考虑在例如形成栅电极7和场板电极8的步骤中将两者电极一体式形成(而不是分别形成)在栅极绝缘膜6上，而不是以上述方式形成布线层。
此后，通过形成上层的保护膜的步骤等，形成根据本实施方案的MIS型AlGaN/GaN-HEMT。
在根据本实施方案的MIS型AlGaN/GaN-HEMT中，栅电极7形成为通过栅极绝缘膜6包埋在用于电极的凹陷2C中。通过采用这种MIS型凹陷栅结构作为前提，AlGaN/GaN-HEMT使得HEMT期望的耐高压性常闭运行成为可能。
在本实施方案中，包埋在用于电极的凹陷2D中的场板电极8提供为与栅电极7的漏电极5侧相邻。因为这点，充分减轻了施加到栅电极7边缘部位的电场，并且大幅提高了电压耐受性。
场板电极8与堆叠化合物半导体结构2(在此处为盖层2e)肖特基接触。在该结构中，栅极绝缘膜6不存在于场板电极8下方。因为这点，场板电极8充分并且确定地抑制2DEG，寄生电容Cgd降低且Cgd/Cgs降低，其有助于提高器件运行的速度。
此处，当用于电极的凹陷2D加深且场板电极8过度接近2DEG时，存在导通(ON)电阻增加的担心。在本实施方案中，使得用于电极的凹陷2D浅于用于栅电极7的电极用凹陷2C，并且场板电极8和2DEG之间的距离适合地保持。由此，免除了上述担心，并且消除了因导通电阻增加导致的影响。
而且，在本实施方案中，采用这种场板电极8以与堆叠化合物半导体结构2肖特基接触，由此赋予保护二极管的功能，其中场板电极8用作阳极，漏电极5用作阴极。这种AlGaN/GaN-HEMT的等效电路中的符号在图4中示出。栅电极、源电极和漏电极标记为G、S和D，保护性二极管标记为PD。甚至当在AlGaN/GaN-HEMT发生浪涌电压时，PD的整流作用也抑制AlGaN/GaN-HEMT的破裂。因此，充分确保雪崩耐受性，其有助于器件运行的稳定化。
如上所述，根据本实施方案的化合物半导体器件具有其中提供的与用于电极的凹陷2D中堆叠化合物半导体结构肖特基接触的场板电极8，同时保持MIS型凹陷栅极结构。通过该结构，实现了高度可靠且高电压耐受性的AlGaN/GaN-HEMT，所述AlGaN/GaN-HEMT使得能够进行充分的常闭运行，减轻电场朝栅电极7的集中以进一步提高电压耐受性，此外，其具有高雪崩耐受性，不需要具有与其连接的外部二极管，并且可以获得确定稳定的运行。
-变化实施例-
下面将描述根据第一实施方案的MIS型AlGaN/GaN-HEMT的变化实施例。
在本实施例中，公开了与第一实施方案中类似的MIS型AlGaN/GaN-HEMT，但是不同之处在于，堆叠化合物半导体结构的盖层不同。此外，与第一实施方案中相同的组件用相同的附图标记表示，并且将省略其详细说明。
图5是示出根据第一实施方案的变化实施例的MIS型AlGaN/GaN-HEMT制造方法的主要步骤的截面示意图。
首先，如图5A所示，在作为其上生长半导体的衬底的例如Si衬底1上形成堆叠化合物半导体结构21。
堆叠化合物半导体结构21由缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层22构成。
盖层22具有堆叠结构，其包括带隙窄于其下层中的化合物半导体(在此处为电子供给层2d的n-AlGaN)的化合物半导体制成的层和由带隙宽于下层中的化合物半导体的化合物半导体制成的层。此处，n-GaN是前一层的一个实例，AlN是后一层的一个实例，并且盖层22由化合物半导体层的三个层形成，其中依次堆叠n-GaN 22a、AlN 22b和n-GaN 22c。
此外，对于具有这种堆叠结构的盖层，除了上述情形之外，也考虑例如赋予盖层其中n-GaN和AlN依次堆叠的两层结构或者四层或更多层的堆叠结构。
缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层22在与第一实施方案中相同的生长条件下利用MOVPE法顺序生长和形成。在盖层22中，分别地，n-GaN 22a形成为具有约2nm至3nm的膜厚，AlN 22b形成为具有约2nm至3nm的膜厚，并且n-GaN 22c形成为具有约5nm的膜厚。
随后，进行与第一实施方案中的图1B至图2B相同的步骤。
此时，在用于堆叠化合物半导体结构21的电极的凹陷21A和21B上分别形成源电极4和漏电极5，并且在堆叠化合物半导体结构21上形成栅极绝缘膜6以覆盖用于电极的凹陷21C的内壁表面。
随后，在堆叠化合物半导体结构21上形成用于场板电极的电极用凹陷21D，如图5B所示。
具体地，首先，在栅极绝缘膜6的表面上涂覆抗蚀剂。利用光刻处理抗蚀剂，以在抗蚀剂中形成开口，所述开口在与预定在其中形成场板电极的位置对应的位置(预定在其中形成电极的位置)处将栅极绝缘膜6的表面暴露于外部。通过上述操作，形成其中具有开口的抗蚀剂掩模。此外，预定在其中形成电极的位置应为栅电极的电极用凹陷21C和漏电极5之间的预定部分。
利用该抗蚀剂掩模，通过干蚀刻移除盖层22在预定在其中形成电极的位置中的部分和栅极绝缘膜6。在本实施例中，通过利用GaN和AlN之间的蚀刻速率差，在低于GaN的蚀刻速率的蚀刻条件下蚀刻AlN。具体地，盖层22中的AlN 22b用作蚀刻停止，并且干蚀刻n-GaN 22a。由此，形成用于电极的凹陷21D，其将盖层2e的AlN 22b暴露于外部。然而，假定AlN 22b的表面层的一部分实际上也被蚀刻，并且因此示出了假定甚至AlN 22b的一部分也被挖出的用于电极的凹陷21D。
关于蚀刻条件，为了蚀刻栅极绝缘膜6，使用碱性水溶液如KOH溶液或TMAH溶液作为蚀刻剂，并且例如使用KOH溶液。为了蚀刻盖层2e的n-GaN 22a，使用惰性气体例如Ar和基于氯的气体例如Cl2作为蚀刻气体，例如Cl2的流量设定为30sccm，压力设定为2Pa，并且待充电的RF功率设定为20W。
通过灰化处理等移除抗蚀剂掩模。
在本实施方案中，当相对于堆叠化合物半导体结构2的表面(盖层22的表面)观察时，用于场板电极的电极用凹陷21D需要形成为浅于栅电极的电极用凹陷21C。用于电极的凹陷21D可以形成为具有浅于用于栅电极的电极的凹陷21C的预定深度，并且通过在该深度的限制下通过蚀刻作为蚀刻停止的盖层22的AlN 22b，使得几乎精确地指定AlN 22b的膜厚。
此外，也考虑通过蚀刻盖层22直至电子供给层2d的表面暴露于外部来形成用于电极的凹陷21D，或者通过向下蚀刻盖层22至电子供给层2d的较深部分来形成用于电极的凹陷21D，条件是用于电极的凹陷21D浅于用于电极的凹陷21C。
随后，通过进行与第一实施方案中的图3A中相同的步骤同时形成将Ni/Au的一部分包埋在用于电极的凹陷2C中的栅电极7和将Ni/Au的一部分包埋在用于电极的凹陷21D中的场板电极8。
随后，通过进行与第一实施方案中的图3B至图3C相同的步骤利用布线层11将源电极4与场板电极8电连接。此时的状态示于图5C中。
此后，通过形成上层的保护膜的步骤等形成根据本实施例的MIS型AlGaN/GaN-HEMT。
如上所述，根据本实施例的化合物半导体器件具有其中提供的场板电极8，所述场板电极8与用于电极的凹陷21D中的堆叠化合物半导体结构肖特基接触，同时保持MIS型凹陷栅极结构。通过该结构，实现了高度可靠且高电压耐受性的AlGaN/GaN-HEMT，所述AlGaN/GaN-HEMT使得能够进行充分的常闭运行，减轻电场朝栅电极7的集中以进一步提高电压耐受性，此外，具有高雪崩耐受性，不需要具有与其连接的外部二极管，并且可以获得确定稳定的运行。
此外，作为第一实施方案中的另一应用实施例，也考虑在堆叠化合物半导体结构2上不形成盖层2e。这种AlGaN/GaN-HEMT在图6中示出。在图6中，将省略用于元件隔离结构3的图示。
利用干蚀刻通过向下挖至电子供给层2d的中间来形成用于栅电极7的电极用凹陷2E和用于场板电极8的电极用凹陷2F两者。在该情况下，当相对于堆叠化合物半导体结构2表面(电子供给层2d的表面)观察时，用于电极的凹陷2F形成为浅于用于电极的凹陷2E。
在该应用实施例中，也实现了高度可靠且高电压耐受性的AlGaN/GaN-HEMT，所述AlGaN/GaN-HEMT使得能够进行充分的常闭运行，减轻电场朝栅电极7的集中以进一步提高电压耐受性，此外，具有高雪崩耐受性，不需要具有与其连接的外部二极管，并且可以获得确定稳定的运行。
根据第一实施方案和变化实施例的上述AlGaN/GaN-HEMT应用于所谓的分立封装。
在该分立封装上，安装有上述AlGaN/GaN-HEMT的芯片。下面将举例说明根据第一实施方案和变化实施例的AlGaN/GaN-HEMT的芯片的分立封装(在下文称为HEMT芯片)。
HEMT芯片的示意性结构在图7中示出。
HEMT芯片30具有与上述AlGaN/GaN-HEMT的漏电极连接的漏极垫31、与栅电极连接的栅极垫32、以及与源电极连接的源极垫33以提供在其表面上。
图8是示出分立封装的示意性平面视图。
为了制备分立封装，首先，利用晶粒粘结剂41如钎料将HEMT芯片30固定至引线框42。在引线框42中，一体式地形成漏极引线42a，并且从引线框42分别布置栅极引线42b和源极引线42c，同时两者相互隔开。
随后，利用Al线43，通过接合法将漏极垫31与漏极引线42a电连接，将栅极垫32与栅极引线42b电连接，并且将源极垫33与源极引线42c连接。
此后，通过转移模制法，利用模制树脂44密封HEMT芯片30，并且与引线框42隔离。通过上述操作，形成分立封装。
(第二实施方案)
在本实施方案中，公开了一种PFC(功率因数校正)电路，其提供有选自第一实施方案及其变化实施例的AlGaN/GaN-HEMT。
图9是示出PFC电路的连接线路图。
PFC电路50由开关元件(晶体管)51、二极管52、扼流圈53、电容器54和55、二极管桥56和AC电源(AC)57构成。选自第一实施方案及其变化实施例的AlGaN/GaN-HEMT应用至开关元件51。
在PFC电路50中，开关元件51的漏电极与二极管52的阳极端子以及扼流圈53的一个端子连接。开关元件51的源电极与电容器54的一个端子以及电容器55的一个端子连接。电容器54的另一端子与扼流圈53的另一端子连接。电容器55的另一端子与二极管52的阴极端子连接。AC 57通过二极管桥56连接在电容器54的两个端子之间。DC电源(DC)连接在电容器55的两个端子之间。
在本实施方案中，AlGaN/GaN-HEMT应用于PFC电路50，其使得能进行充分的常闭运行，减轻电场朝栅电极的集中以进一步提高电压耐受性，此外，使栅电极和漏电极之间的寄生电容Cgd大幅减小，并且可获得高晶体管特性。由此，实现了高度可靠的PFC电路50。
(第三实施方案)
在本实施方案中，公开了一种电源装置，其提供有选自第一实施方案及其变化实施例的AlGaN/GaN-HEMT。
图10是示出根据第三实施方案的电源装置的示意性结构的连接线路图。
根据本实施方案的电源装置由一次侧中的高压电路61、二次侧中的低压电路62、以及布置在一次侧中的电路61和二次侧中的电路62之间的变压器63构成。
一次侧中的电路61具有根据第二实施方案的PFC电路50、以及与PFC电路50中的电容器55的两个端子连接的逆变电路，例如全桥逆变电路60。全桥逆变电路60由多个(在此处为四个)开关元件64a、64b、64c和64d构成。
二次侧中的电路62由多个(在此处为三个)开关元件65a、65b和65c构成。
在本实施方案中，全桥逆变电路60的开关元件64a、64b、64c和64d应为选自第一实施方案及其变化实施例的AlGaN/GaN-HEMT，与构成一次侧中的电路61的PFC电路50中的开关元件51类似。另一方面，二次侧中的电路62的开关元件65a、65b和65c应为使用硅的通常MIS-FET。
在选自第一实施方案和变化实施例的AlGaN/GaN-HEMT中，采用与堆叠化合物半导体结构肖特基接触的场板电极，如在第一实施方案中所描述的。由此，赋予AlGaN/GaN-HEMT保护性二极管的功能，其中场板电极用作阳极，并且漏电极用作阴极。在本实施方案中，AlGaN/GaN-HEMT应用于PFC电路50中的开关元件51和全桥逆变电路60中的开关元件64a、64b、64c和64d。因为这点，在一次侧中的电路61中，通过保护性二极管的整流作用抑制开关元件51、64a、64b、64c和64d的破裂，甚至当开关元件51、64a、64b、64c和64d中出现浪涌电压时也是如此。因此，确保了高雪崩耐受性，其有助于使器件运行稳定化。
在本实施方案中，将耐高压性AlGaN/GaN-HEMT应用于高压电路的一次侧中的电路61，所述AlGaN/GaN-HEMT能够进行充分的常闭运行，减轻电场朝栅电极7的集中以进一步提高电压耐受性，此外，具有高雪崩耐受性，不需要具有与其连接的外部二极管，并且可以获得确定稳定的运行。由此，实现了具有高可靠性和大功率的电源装置。
(第四实施方案)
在本实施方案中，将公开一种提供有选自第一实施方案和变化实施例的AlGaN/GaN-HEMT的高频放大器。
图11是示出根据第四实施方案的高频放大器的示意性结构的连接线路图。
根据本实施方案的高频放大器由数字预失真电路71、混频器72a和72b、以及功率放大器73构成。
数字预失真电路71补偿输入信号的非线性失真。混频器72a将对其非线性失真进行补偿的输入信号与AC信号混合。功率放大器73是用于放大与AC信号混合的输入信号的装置，并且具有选自第一实施方案及其变化实施例的AlGaN/GaN-HEMT。顺便提及，图11中的高频电路构建为能够将通过混频器72b混合的输出侧中的信号与AC信号的混合信号通过例如操作开关而送到数字预失真电路71。
在本实施方案中，将AlGaN/GaN-HEMT应用于高频放大器，所述AlGaN/GaN-HEMT能够进行充分的常闭运行，减轻电场朝栅电极的集中以进一步提高电压耐受性，此外，使栅电极和漏电极之间的寄生电容Cgd大幅减小，并且可以获得高晶体管特性。由此，实现了高可靠性和耐高压性的高频放大器。
(其它实施方案)
在第一实施方案及其变化实施例和第二至第四实施方案中，已经将AlGaN/GaN-HEMT作为化合物半导体器件进行了举例说明。除了AlGaN/GaN-HEMT之外，以下HEMT也可以应用于化合物半导体器件。
其它HEMT的实施例1
在本实施例中，公开了作为化合物半导体器件的InAlN/GaN-HEMT。
InAlN和GaN是根据组成可具有接近的晶格常数的化合物半导体。在该情况下，在上述第一实施方案及其变化实施例和第二至第四实施方案中，电子传输层由i-GaN形成，中间层由i-InAlN形成，电子供给层由n-InAlN形成，并且盖层由n-GaN形成。供参阅，在该情况下，几乎不产生压电极化，并且二维电子气主要通过InAlN的自发极化产生。
根据本实施例，与上述AlGaN/GaN-HEMT类似，实现了一种高可靠性和高耐高压性的InAlN/GaN-HEMT，其能够进行充分的常闭运行，减轻电场朝栅电极的集中以进一步提高电压耐受性，此外，具有高雪崩耐受性，不需要具有与其连接的外部二极管，并且可以获得确定稳定的运行。
其它HEMT的实施例2
在本实施例中，公开了一种作为化合物半导体器件的InAlGaN/GaN-HEMT。
GaN和InAlGaN是其中后者可根据组成具有小于前者的晶格常数的化合物半导体。在该情况下，在上述第一实施方案及其变化实施例和第二至第四实施方案中，电子传输层由i-GaN形成，中间层由i-InAlN形成，电子供给层由n-InAlGaN形成，并且盖层由n-GaN形成。
根据本实施例，与上述AlGaN/GaN-HEMT类似，实现了一种高可靠性和高耐高压性的InAlGaN/GaN-HEMT，其能够进行充分的常闭运行，减轻电场朝栅电极的集中以进一步提高电压耐受性，此外，具有高雪崩耐受性，不需要具有与其连接的外部二极管，并且可以获得确定稳定的运行。
上述实施方案实现了一种高可靠性和高耐高压性的化合物半导体器件，其能够进行充分的常闭运行，减轻电场朝栅电极的集中以进一步提高电压耐受性，此外，具有高雪崩耐受性，例如当应用于逆变电路时不需要具有与其连接的外部二极管，并且可以获得确定稳定的运行。
在下文，将作为权利要求统一描述化合物半导体器件及其制造方法以及电源装置和高频放大器的实施方案。
本文记载的所有实施例和条件描述都是用于教导目的，以帮助读者理解本发明和本发明人对现有技术做出贡献的构思，并且应当被视为不限于这些具体记载的实施例和条件，也不限于与显示本发明的优势和劣势相关的说明书中这些实施例的组织。尽管已经详细描述了本发明的实施方案，但是应当理解，可以对其进行各种变化、替代和改变，而不脱离本发明的精神和范围。

Claims (18)

1.一种化合物半导体器件，包括：
其中形成有第一凹陷和第二凹陷的堆叠化合物半导体结构；
通过栅极绝缘膜在所述第一凹陷中形成的栅电极；和
形成在所述第二凹陷中并且与所述堆叠化合物半导体结构肖特基接触的场板电极。
2.根据权利要求1所述的化合物半导体器件，其中所述第二凹陷形成为浅于所述第一凹陷。
3.根据权利要求1所述的化合物半导体器件，其中
所述堆叠化合物半导体结构在顶层上具有盖层，和
所述第二凹陷只在所述盖层中形成。
4.根据权利要求3所述的化合物半导体器件，其中
所述盖层由依次堆叠的第一层、第二层和第三层形成，
所述第一层和所述第三层的带隙窄于所述堆叠化合物半导体结构中所述盖层下方的化合物半导体层的带隙，并且所述第二层的带隙宽于所述化合物半导体层的带隙。
5.根据权利要求4所述的化合物半导体器件，其中所述第二凹陷形成为使得所述第二层在底面处暴露于外部。
6.根据权利要求1所述的化合物半导体器件，还包括：
在所述堆叠化合物半导体结构上形成为与所述栅电极相邻的源电极和漏电极，其中
所述场板电极与所述源电极电连接。
7.一种用于制造化合物半导体器件的方法，包括：
在堆叠化合物半导体结构中的表面层中形成第一凹陷；
在所述第一凹陷中形成栅极绝缘膜；
在所述堆叠化合物半导体结构的表面层中形成第二凹陷；
通过所述栅极绝缘膜在所述第一凹陷中形成栅电极；和
在所述第二凹陷中形成与所述堆叠化合物半导体结构肖特基接触的场板电极。
8.根据权利要求7所述的制造化合物半导体器件的方法，其中所述第二凹陷形成为浅于所述第一凹陷。
9.根据权利要求7所述的制造化合物半导体器件的方法，其中所述栅电极和所述场板电极在相同的步骤中形成。
10.根据权利要求7所述的制造化合物半导体器件的方法，其中
所述堆叠化合物半导体结构在顶层上具有盖层，和
所述第二凹陷只在所述盖层中形成。
11.根据权利要求10所述的制造化合物半导体器件的方法，其中
所述盖层由依次堆叠的第一层、第二层和第三层形成，
所述第一层和所述第三层的带隙窄于所述堆叠化合物半导体结构中所述盖层下方的化合物半导体层的带隙，并且所述第二层的带隙宽于所述化合物半导体层的带隙。
12.根据权利要求11所述的制造化合物半导体器件的方法，其中所述第二凹陷形成为使得所述第二层在底面处暴露于外部。
13.根据权利要求7所述的制造化合物半导体器件的方法，还包括：
在所述堆叠化合物半导体结构上形成与所述栅电极相邻的源电极和漏电极，和
将所述场板电极与所述源电极电连接。
14.一种电源装置，包括：
变压器，以及将所述变压器夹在中间的高压电路和低压电路，
所述高压电路包括晶体管，
所述晶体管包括：
其中形成有第一凹陷和第二凹陷的堆叠化合物半导体结构；
通过栅极绝缘膜在所述第一凹陷中形成的栅电极；和
形成在所述第二凹陷中并且与所述堆叠化合物半导体结构肖特基接触的场板电极。
15.根据权利要求14所述的电源装置，其中
所述高压电路包括PFC电路，和
设置在所述PFC电路中的第一开关元件是所述晶体管。
16.根据权利要求15所述的电源装置，其中
所述高压电路还包括与所述PFC电路连接的逆变电路，和
设置在所述逆变电路中的第二开关元件是所述晶体管。
17.根据权利要求14所述的电源装置，其中所述晶体管具有形成为浅于所述第一凹陷的第二凹陷。
18.一种用于放大输入高频电压和输出所放大的高频电压的高频放大器，所述高频放大器包括晶体管，
所述晶体管包括：
其中形成有第一凹陷和第二凹陷的堆叠化合物半导体结构；
通过栅极绝缘膜在所述第一凹陷中形成的栅电极；和
形成在所述第二凹陷中并且与所述堆叠化合物半导体结构肖特基接触的场板电极。
CN201110452379.6A 2011-02-25 2011-12-29 化合物半导体器件及其制造方法 Active CN102651393B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011039921A JP5866773B2 (ja) 2011-02-25 2011-02-25 化合物半導体装置及びその製造方法
JP2011-039921 2011-02-25

Publications (2)

Publication Number Publication Date
CN102651393A true CN102651393A (zh) 2012-08-29
CN102651393B CN102651393B (zh) 2015-09-30

Family

ID=46693354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110452379.6A Active CN102651393B (zh) 2011-02-25 2011-12-29 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US8765554B2 (zh)
JP (1) JP5866773B2 (zh)
CN (1) CN102651393B (zh)
TW (1) TWI452696B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637999A (zh) * 2013-11-12 2015-05-20 富士通株式会社 半导体器件及其制造方法
CN105283958A (zh) * 2013-06-09 2016-01-27 克利公司 GaN HEMT的共源共栅结构
CN106935642A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片
CN107230719A (zh) * 2016-03-25 2017-10-03 北京大学 高电子迁移率晶体管及其制作方法
CN108807524A (zh) * 2017-09-06 2018-11-13 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN109921675A (zh) * 2019-04-29 2019-06-21 广东美的制冷设备有限公司 智能功率模块和空调器
WO2020220590A1 (zh) * 2019-04-29 2020-11-05 广东美的制冷设备有限公司 智能功率模块和空调器
US11431360B2 (en) * 2020-06-12 2022-08-30 Murata Manufacturing Co., Ltd Radio-frequency module and communication device
US11456761B2 (en) * 2020-06-09 2022-09-27 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device
JP2023518017A (ja) * 2020-03-16 2023-04-27 レイセオン カンパニー 抵抗フィールドプレートを有するトランジスタ

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011161791A1 (ja) * 2010-06-24 2013-08-19 富士通株式会社 半導体装置
US8772833B2 (en) * 2011-09-21 2014-07-08 Electronics And Telecommunications Research Institute Power semiconductor device and fabrication method thereof
US10002957B2 (en) * 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
JP2014017423A (ja) * 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6064483B2 (ja) * 2012-09-21 2017-01-25 富士通株式会社 化合物半導体装置及びその製造方法
WO2014174550A1 (ja) 2013-04-23 2014-10-30 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
WO2015077647A2 (en) * 2013-11-22 2015-05-28 Cambridge Electronics, Inc. Electric field management for a group iii-nitride semiconductor
JP2015230987A (ja) * 2014-06-05 2015-12-21 富士通株式会社 化合物半導体装置及びその製造方法
CN105280695A (zh) * 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
KR102135163B1 (ko) * 2014-06-26 2020-07-20 한국전자통신연구원 반도체 소자 및 그 제작 방법
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9537338B2 (en) 2014-09-16 2017-01-03 Navitas Semiconductor Inc. Level shift and inverter circuits for GaN devices
US9960154B2 (en) 2014-09-19 2018-05-01 Navitas Semiconductor, Inc. GaN structures
JP6478395B2 (ja) * 2015-03-06 2019-03-06 住友電工デバイス・イノベーション株式会社 半導体装置
JP6299665B2 (ja) * 2015-04-30 2018-03-28 三菱電機株式会社 電界効果トランジスタ
US9991225B2 (en) * 2015-06-23 2018-06-05 Texas Instruments Incorporated High voltage device with multi-electrode control
CN105633144B (zh) * 2015-06-26 2019-09-24 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
US10056478B2 (en) * 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
JP6827776B2 (ja) 2016-11-15 2021-02-10 ローム株式会社 半導体デバイス
CN106653837B (zh) * 2016-12-02 2019-09-13 电子科技大学 一种氮化镓双向开关器件
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體
US11043563B2 (en) * 2018-03-12 2021-06-22 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
JP6811737B2 (ja) 2018-03-13 2021-01-13 株式会社東芝 半導体装置
JP2020150193A (ja) * 2019-03-15 2020-09-17 株式会社東芝 半導体装置
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity
KR20230037346A (ko) * 2021-09-09 2023-03-16 삼성전자주식회사 반도체 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639875A (zh) * 2003-01-29 2005-07-13 株式会社东芝 功率半导体器件
US20050263844A1 (en) * 2003-05-16 2005-12-01 Wataru Saito A Wideband Gap Power Semiconductor Device Having A Low On-Resistance And Having A High Aavalanche Ccapability Used For Power Control
US20060180831A1 (en) * 2005-02-17 2006-08-17 Matsushita Electric Industrial Co., Ltd. Field effect transistor and method for fabricating the same
JP2009049288A (ja) * 2007-08-22 2009-03-05 Nec Corp 半導体装置
CN101789445A (zh) * 2008-12-22 2010-07-28 三垦电气株式会社 半导体装置
CN1998089B (zh) * 2004-05-13 2010-09-01 美商克立股份有限公司 具有源极连接的场板的宽带隙场效应晶体管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
JPWO2007007589A1 (ja) * 2005-07-08 2009-01-29 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP4304198B2 (ja) * 2006-09-15 2009-07-29 株式会社東芝 半導体装置
JP2008071988A (ja) 2006-09-15 2008-03-27 Elpida Memory Inc 半導体装置の欠陥検査装置及び欠陥検査方法
JP5319084B2 (ja) * 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP5186661B2 (ja) * 2007-09-28 2013-04-17 富士通株式会社 化合物半導体装置
JP5487615B2 (ja) 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US8168486B2 (en) * 2009-06-24 2012-05-01 Intersil Americas Inc. Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate
US8344420B1 (en) * 2009-07-24 2013-01-01 Triquint Semiconductor, Inc. Enhancement-mode gallium nitride high electron mobility transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639875A (zh) * 2003-01-29 2005-07-13 株式会社东芝 功率半导体器件
US20050263844A1 (en) * 2003-05-16 2005-12-01 Wataru Saito A Wideband Gap Power Semiconductor Device Having A Low On-Resistance And Having A High Aavalanche Ccapability Used For Power Control
CN1998089B (zh) * 2004-05-13 2010-09-01 美商克立股份有限公司 具有源极连接的场板的宽带隙场效应晶体管
US20060180831A1 (en) * 2005-02-17 2006-08-17 Matsushita Electric Industrial Co., Ltd. Field effect transistor and method for fabricating the same
JP2009049288A (ja) * 2007-08-22 2009-03-05 Nec Corp 半導体装置
CN101789445A (zh) * 2008-12-22 2010-07-28 三垦电气株式会社 半导体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105283958A (zh) * 2013-06-09 2016-01-27 克利公司 GaN HEMT的共源共栅结构
CN104637999A (zh) * 2013-11-12 2015-05-20 富士通株式会社 半导体器件及其制造方法
US9647105B2 (en) 2013-11-12 2017-05-09 Fujitsu Limited Semiconductor device and method of manufacturing the same
CN104637999B (zh) * 2013-11-12 2017-10-03 富士通株式会社 半导体器件及其制造方法
CN106935642A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片
CN107230719A (zh) * 2016-03-25 2017-10-03 北京大学 高电子迁移率晶体管及其制作方法
CN108807524A (zh) * 2017-09-06 2018-11-13 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN109921675A (zh) * 2019-04-29 2019-06-21 广东美的制冷设备有限公司 智能功率模块和空调器
WO2020220590A1 (zh) * 2019-04-29 2020-11-05 广东美的制冷设备有限公司 智能功率模块和空调器
JP2023518017A (ja) * 2020-03-16 2023-04-27 レイセオン カンパニー 抵抗フィールドプレートを有するトランジスタ
JP7511662B2 (ja) 2020-03-16 2024-07-05 レイセオン カンパニー 抵抗フィールドプレートを有するトランジスタ
US11456761B2 (en) * 2020-06-09 2022-09-27 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device
US11431360B2 (en) * 2020-06-12 2022-08-30 Murata Manufacturing Co., Ltd Radio-frequency module and communication device

Also Published As

Publication number Publication date
JP5866773B2 (ja) 2016-02-17
US8765554B2 (en) 2014-07-01
US20120220089A1 (en) 2012-08-30
TWI452696B (zh) 2014-09-11
CN102651393B (zh) 2015-09-30
JP2012178416A (ja) 2012-09-13
TW201246541A (en) 2012-11-16

Similar Documents

Publication Publication Date Title
CN102651393B (zh) 化合物半导体器件及其制造方法
CN102651388B (zh) 化合物半导体器件及其制造方法
CN103367424B (zh) 化合物半导体器件及其制造方法
TWI472036B (zh) 化合物半導體裝置及其製造方法
CN103367426B (zh) 化合物半导体器件及其制造方法
CN101794815B (zh) 化合物半导体器件及其制造方法
EP1751803B1 (en) Wide bandgap hemts with source connected field plates
CN103035702B (zh) 化合物半导体器件及其制造方法
CN103035703B (zh) 化合物半导体器件及其制造方法
CN103715253B (zh) 化合物半导体器件和其制造方法
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
CN103325823A (zh) 化合物半导体器件及其制造方法
KR20130035173A (ko) 반도체 장치 및 그 제조 방법
CN103715249A (zh) 化合物半导体器件及其制造方法
CN102386222A (zh) 化合物半导体器件、其制造方法、电源器件和高频放大器
US20220376099A1 (en) High electron mobility transistors having improved performance
CN103715250A (zh) 化合物半导体器件及其制造方法
CN103715243A (zh) 化合物半导体器件及其制造方法
CN103022122B (zh) 化合物半导体器件及其制造方法
CN103700700A (zh) 化合物半导体器件及其制造方法
JP2024519864A (ja) 改善した性能を有する高電子移動度トランジスタを製造する方法
CN103000683B (zh) 化合物半导体器件及其制造方法
CN103887309A (zh) 半导体器件、制造半导体器件的方法、电源及高频放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant