CN101794815B - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN101794815B
CN101794815B CN2010101110119A CN201010111011A CN101794815B CN 101794815 B CN101794815 B CN 101794815B CN 2010101110119 A CN2010101110119 A CN 2010101110119A CN 201010111011 A CN201010111011 A CN 201010111011A CN 101794815 B CN101794815 B CN 101794815B
Authority
CN
China
Prior art keywords
resilient coating
layer
buffer layer
semiconductor device
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101110119A
Other languages
English (en)
Other versions
CN101794815A (zh
Inventor
吉川俊英
今西健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101794815A publication Critical patent/CN101794815A/zh
Application granted granted Critical
Publication of CN101794815B publication Critical patent/CN101794815B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种化合物半导体器件及其制造方法，该化合物半导体器件具有：衬底；形成在衬底上方的AlN层；形成在AlN层上方并且在电子亲和力方面大于AlN层的AlGaN层；形成在该AlGaN层上方并且在电子亲和力方面小于该AlGaN层的另一个AlGaN层。此外，还提供了形成在后一个AlGaN层上方的i-GaN层以及形成在i-GaN层上方的i-AlGaN层和n-AlGaN层。

Description

化合物半导体器件及其制造方法
技术领域
此处讨论的实施例涉及一种化合物半导体器件及其制造方法。
背景技术
近年来，在由蓝宝石、SiC、GaN、Si等制成的衬底上顺序地形成GaN层和AlGaN层并且GaN层被用作沟道层的电子器件(化合物半导体器件)得到了急切地发展。GaN的带隙(band gap)是3.4eV，比GaAs的1.4eV大。因此，期望化合物半导体器件在高击穿电压下工作。
要求用于移动电话基站的放大器在高电压下工作以提高电流效率，从而需要提高击穿电压。目前，已经报导了当在基站的放大器中使用的GaN基高电子迁移率晶体管(HEMT)中的电流断开(off)时，将高于300V的值作为击穿电压。此外，已经报导了当在极高频带中使用的HEMT中的电流也被断开时，将高于200V的值作为击穿电压。
图1是示出传统的GaN基HEMT的结构的横截面图。在SiC衬底101上，顺序地形成AlN层102、未掺杂i-GaN层105、未掺杂i-AlGaN层106、n型n-AlGaN层107以及n型n-GaN层108。而且，在n-GaN层108上形成SiN层109。在SiN层109中形成一个开口，并且在其中形成栅电极111g。在n-GaN层108和SiN层109中，进一步形成两个开口，栅电极111g插入在它们之间。在两个开口其中之一中形成源电极111s，在另一个中形成漏电极111d。顺便说一句，AlN层102起缓冲层的作用。栅电极111g与n-GaN层108肖特基接触，源电极111s和漏电极111d与n-AlGaN层107欧姆接触。
当使用这种传统的GaN基HEMT作为具有高击穿电压的电子器件时，它的特性可能在很大程度上发生变化。例如，当重复进行开启/断开高频电源的操作时，其输出可能会漂移。下面将描述这种现象。
图2是示出具有GaN基HEMT的电路结构的电路图。在该电路中，晶体管(GaN基HEMT)Tr的源极接地，而该晶体管的漏极连接到电感器L的一端和电阻器R的一端。直流(DC)偏压Vd被施加到电感器L的另一端。此外，电阻器R的另一端接地。晶体管Tr的栅极连接交流(AC)电源P，其施加-2V至4V的AC信号RF。顺便说一句，对于晶体管Tr的栅极，在断开期间，施加-1V的栅极电压Vg，在断开时间中没有施加AC信号RF。
当将这一电路用于基站的放大器时，DC偏压Vd被设置为大约50V，漏极电流的平均值被设置为最大值的大约2％至3％。当将大约2GHz的高频信号(AC信号RF)施加到晶体管Tr的栅极时，可以得到如图3所示的电流—电压特性。图3中的横轴是漏极(漏极-源极)电压，纵轴是漏极(漏极-源极)电流。
此外，在用于基站的放大器中，频繁地转换晶体管Tr的开启/断开。例如执行如图4A所示的控制。图4A中的纵轴是偏压点处的DC漏极电流的值。静态电流值10mA/mm是预先设置的电流值，其当高频信号断开时流动，平均值150mA/mm是当高频信号开启时漏极电流的平均值。
然而，当试图执行如图4A所示的控制时，当断开高频信号时，电流实际上会下降过度，如图4B所示，并且在之后开启高频信号时，不能得到足够的输出(150mA/mm的电流)。即，会发生输出漂移现象(drift phenomenonofoutput)。由于这种过度下降，电流可能会变成约1mA/mm至2mA/mm。电流的下降随着时间的推进恢复，但是为了恢复到输出变稳定的程度，需要一或多分钟的长时间周期。因此，DC偏压需要一或多分钟的时间周期以恢复到原始状态，其可能阻碍高频信号的间歇性开启/断开操作。这种过度响应特性存在于图1所示的传统的GaN基HEMT中。
在日本特开专利公开No.2006-147663中讨论了抑制伴随这种过度响应特性的输出漂移现象的技术。图5是示出在日本特开专利公开No.2006-147663中讨论的传统的GaN基HEMT的结构的横截面图。
在该GaN基HEMT中，在图1所示的GaN基HEMT的AlN层102和i-GaN层105之间设置AlGaN层103。
在图5所示的这种GaN基HEMT中，与图1所示的GaN基HEMT相比，i-GaN层105的结晶性改善了。因此，可以容易地发射出在存在于i-GaN层105下部的陷阱中捕获的二维电子气，并且抑制伴随过度响应特性的输出漂移现象。图6是示出图1所示的GaN基HEMT和图5所示的GaN基HEMT的输出漂移现象的曲线图。图6中的实线图示图1所示的GaN基HEMT的特性，点划线图示图5所示的GaN基HEMT的特性。当在高频信号的施加的断开期间的漏极电流的静态电流值是10mA/mm时，基于下一个高频信号的施加，漏极电流恢复到大约9mA/mm就允许得到足够的输出。然后，如图6所示，即使在高频信号的施加的断开期间漏极电流减少到大约2mA/mm，漏极电流恢复到大约9mA/mm也只需要大约4秒。
此外，在日本特开专利公开No.2008-251966中也讨论了抑制输出漂移现象的技术。在该技术中，粗糙地制成与图1所示的GaN基HEMT的AlN层102相对应的AlN层的表面。
通过在日本特开专利公开No.2006-147663和日本特开专利公开No.2008-251966中讨论的技术，可以达到最初目的。但是，为了实现更快速的操作，有必要更加快速地恢复下降的漏极电流。
专利文献1：日本特开专利公开No.2006-114653
专利文献2：日本特开专利公开No.2006-147663
专利文献3：日本特开专利公开No.2008-251966
专利文献4：日本特开专利公开No.2008-205146
发明内容
本发明实施例的目的在于提供一种化合物半导体器件及其制造方法，该化合物半导体器件能够更加快速地恢复在断开期间过度下降的漏极电流。
根据实施例的第一方案，一种化合物半导体器件具有：衬底，形成在所述衬底上方的第一缓冲层，形成在所述第一缓冲层上方并且在电子亲和力方面大于所述第一缓冲层的第二缓冲层，以及形成在所述第二缓冲层上方并且在电子亲和力方面小于所述第二缓冲层的第三缓冲层。此外，该化合物半导体器件还具有形成在所述第三缓冲层上方的沟道层以及形成在所述沟道层上方的电子供应层。
根据实施例的第二方案，一种化合物半导体器件具有：衬底，形成在所述衬底上方并且包含铝的第一缓冲层，形成在所述第一缓冲层上方并且包含比所述第一缓冲层中的铝浓度低的铝的第二缓冲层，以及形成在所述第二缓冲层上方并且包含比所述第二缓冲层中的铝浓度高的铝的第三缓冲层。此外，该化合物半导体器件还具有形成在所述第三缓冲层上方的沟道层以及形成在所述沟道层上方的电子供应层。
附图说明
图1是示出传统的GaN基HEMT的结构的横截面图；
图2是示出具有GaN基HEMT的电路结构的电路图；
图3是示出传统的GaN基HEMT的电流-电压特性的图表；
图4A和图4B是示出控制晶体管Tr的方法的图表；
图5是示出在日本特开专利公开No.2006-147663中讨论的传统的GaN基HEMT的结构的横截面图；
图6是示出图1所示的GaN基HEMT和图5所示的GaN基HEMT的输出漂移现象的曲线图；
图7是示出根据第一实施例的GaN基HEMT(化合物半导体器件)的结构的横截面图；
图8是示出根据第一实施例的GaN基HEMT的结构的布局图；
图9A和图9B是示出第一实施例中的带结构和载流子浓度的图表；
图10A和图10B是示出图1所示的传统的GaN基HEMT的带结构和载流子浓度的图表；
图11是示出根据第一实施例的GaN基HEMT的输出漂移现象的曲线图；
图12A至图12E是按步骤次序示出根据第一实施例的GaN基HEMT的制造方法的横截面图；
图13是示出根据第二实施例的GaN基HEMT(化合物半导体器件)的结构的横截面图；
图14A和图14B是示出第二实施例中的带结构和载流子浓度的图表；
图15是示出根据第二实施例的GaN基HEMT的输出漂移现象的曲线图；以及
图16是示出晶格常数和能隙之间的关系的图表。
具体实施方式
以下，将参照附图具体说明实施例。
第一实施例
首先，将描述第一实施例。图7是示出根据第一实施例的GaN基HEMT(化合物半导体器件)的结构的横截面图。
在第一实施例中，在诸如SiC衬底等的衬底1上，形成厚度大约为5nm至300nm(例如200nm)的AlN层2。在AlN层2上，形成厚度大约为10nm至300nm(例如200nm)的AlGaN层3，并且在AlGaN层3上形成厚度大约为2nm至100nm(例如10nm)的AlGaN层4。AlGaN层3具有由Alx1Ga1-x1N表示的成分，AlGaN层4具有由Alx2Ga1-x2N表示的成分。AlGaN层3的电子亲和力高于AlN层2和AlGaN层4的电子亲和力，AlN层2的电子亲和力低于AlGaN层4的电子亲和力。x1的值小于x2的值。x1的值大约是0.1至0.5(例如0.4)，x2的值大约是0.3至1(例如0.8)。此外，在AlGaN层4上，形成厚度大约为200nm至3000nm(例如800nm)的未掺杂i-GaN层5。在i-GaN层5上形成厚度大约为0nm至10nm(例如2nm)的未掺杂i-AlGaN层6，并且在i-AlGaN层6上形成厚度大约为5nm至50nm(例如20nm)的n型n-AlGaN层7。i-AlGaN层6和n-AlGaN层7具有由Alx3Ga1-x3N表示的成分，x3的值大约是0.1至0.4(例如0.2)。此外，在n-AlGaN层7上形成厚度大约为1nm至15nm(例如6nm)的n型n-GaN层8，并且在n-GaN层8上形成厚度大约为10nm至700nm(例如40nm)的SiN层9。n-AlGaN层7掺杂有从大约1×1015cm-3至大约5×1018cm-3(例如1×1018cm-3)的Si。n-GaN层8掺杂有从大约1×1015cm-3至大约1×1019cm-3(例如5×1018cm-3)的Si。
在SiN层9中，形成用于栅电极的开口10g。此外，在SiN层9和n-GaN层8中，形成用于源电极的开口10s和用于漏电极的开口10d，开口10g插入在它们之间。栅电极11g形成在开口10g中，源电极11s形成在开口10s中，漏电极11d形成在开口10d中。栅电极11g例如由Ni膜和形成于其上的Au膜构成。此外，源电极11s和漏电极11d例如由Ta膜和形成于其上的Al膜构成。栅电极11g与n-GaN层8肖特基接触，源电极11s和漏电极11d与n-AlGaN层7欧姆接触。
顺便提及，从衬底1的表面侧看到的布局例如如图8所示。即，栅电极11g、源电极11s和漏电极11d具有梳状平面形状，其中源电极11s和漏电极11d交替布置。栅电极11g被布置在源电极11s和漏电极11d之间。通过采用这种多指栅极(multi-finger gate)结构，可以改善输出。请注意，图7所示的横截面是沿着图8中的I-I线所截取的。此外，在有源区10中包括AlN层2、AlGaN层3、AlGaN层4以及i-GaN层5等，并且有源区10的周围通过离子注入、台面蚀刻(mesa etching)等被制成非有源区。
在如上所述的第一实施例中，由于晶格不匹配而引起的压电效应在i-GaN层5与i-AlGaN层6的界面附近感应出电子。结果，出现了二维电子气层(2DEG)，并且这部分起沟道层的作用。此外，i-AlGaN层6和n-AlGaN层7起电子供应层(electron supply layer)的作用。
AlN层2、AlGaN层3和AlGaN层4起缓冲层的作用。通过组合这些缓冲层，对于在i-GaN层5的表面层部分感应的电子而言，到达存在于i-GaN层5下部的陷阱(trap)变得困难了。
现在，将说明电子难以到达存在于i-GaN层5下部的陷阱的原因。图9A和图9B是示出第一实施例中的带结构(band structure)和载流子浓度的图表。图10A和图10B是示出图1所示的传统的GaN基HEMT的带结构和载流子浓度的图表。请注意，图9B放大示出了图9A中具有极浅深度的一部分，图10B放大示出了图10A中具有极浅深度的一部分。
从图9A、图9B与图10A、图10B的比较中可以看到，衬底1的导带与衬底101的导带几乎彼此相同(equal)。此外，i-GaN层5、i-AlGaN层6、n-AlGaN层7和n-GaN层8的导带与i-GaN层105、i-AlGaN层106、n-AlGaN层107和n-GaN层108的导带也几乎彼此相同。但是，在第一实施例中，直接位于AlN层2之上的AlGaN层3的导带大约是5.0eV，而在传统的GaN基HEMT中，直接位于AlN层104之上的i-GaN层105的导带大约是3.5eV。这是由于压电电荷和自发极化电荷被强烈吸引到AlGaN层3、4之间的界面附近的缘故。此外，在第一实施例中，AlGaN层4的导带高，因而AlGaN层4用作阻止电子向AlN层2运动的阻挡层。
由于这些原因，在第一实施例中，电子的浓度(density)在深度大约为600nm至700nm的区域中迅速地减小，而在传统的GaN基HEMT中，电子的浓度仅逐渐减小。这意味着电子难以到达存在于i-GaN层5下部的陷阱。因为电子难以到达陷阱，所以伴随过度响应特性的输出漂移现象减少了。即，如图11所示，当从开启(on)向断开(off)转换时，漏极电流的下降较小。因此，下降的漏极电流更加快速地恢复，从而更快速的操作成为可能。
顺便提及，优选地，AlGaN层3中的Al的比率x1是从0.1至0.5。这是由于当比率x1低于0.1时，可能难以充分地提高AlGaN层4的导带，而当比率x1高于0.5时，可以轻易地发生变形和扭曲(warping)。此外，优选地，AlGaN层4中的Al的比率x2等于或大于0.3。这是由于当比率x2低于0.3时，对于AlGaN层4自身的导带而言，难以达到足够高。优选地，AlN层2的电子亲和力小于AlGaN层4的电子亲和力。这是由于当AlGaN层4的电子亲和力等于或小于AlN层2的电子亲和力时，抑制电子运动的效应减小了，其可以轻易地导致对过度响应特性的抑制不足。
当不设置AlGaN层3而直接在AlN层2上设置具有高比率的Al的AlGaN层4时，与AlGaN层3中的Al的比率x1高于0.5的情况相似，可以轻易地发生变形和扭曲。此外，AlGaN层4的导带不会被充分地提高，并且变得难以充分减小漏极电流。因此，需要Al的比率相对低的AlGaN层3。
应当注意，还可以安装电阻器、电容器等，以形成单片微波集成电路(MMIC)。
接着，将描述根据第一实施例的GaN基HEMT(化合物半导体器件)的制造方法。图12A至图12E是按步骤次序示出根据第一实施例的GaN基HEMT(化合物半导体器件)的制造方法的横截面图。
在第一实施例中，首先，如图12A所示，按次序在衬底1上形成AlN层2、AlGaN层3和AlGaN层4，AlN层2、AlGaN层3、AlGaN层4的每一层都作为缓冲层。此外，在AlGaN层4上形成i-GaN层5。然后，按次序在i-GaN层5上形成i-AlGaN层6、n-AlGaN层7和n-GaN层8。例如通过诸如金属有机物气相外延(MOVPE)方法等晶体生长方法执行AlN层2、AlGaN层3、AlGaN层4、i-GaN层5、i-AlGaN层6、n-AlGaN层7、n-GaN层8的形成。在这种情况下，选择原料气体使得能够顺序地形成这些层。例如，可以分别使用三甲基铝、三甲基镓以及三甲基铟作为铝(Al)的原料、镓(Ga)的原料以及铟(In)的原料。例如可以使用氨(NH3)作为氮(N)的原料。例如可以使用硅烷(SiH4)作为包括在n-AlGaN层7和n-GaN层8中、用作杂质的硅(Si)的原料。
特别地，当形成AlGaN层3时，例如，在生长温度为1000℃、生长压力为90Torr的气氛(atmosphere)中引入20sccm的三甲基铝、30sccm的三甲基镓、5slm的氨以及25slm的氢。在这种情况下，例如可以得到Al的比率x1大约是0.4的AlGaN层3。当形成AlGaN层4时，例如，在生长温度为1000℃、生长压力为90Torr的气氛中引入30sccm的三甲基铝、20sccm的三甲基镓、5slm的氨以及25slm的氢。在这种情况下，例如可以得到Al的比率x2大约是0.8的AlGaN层4。
在形成n-GaN层8之后，例如通过等离子体CVD(化学气相沉积)方法在n-GaN层8上面形成SiN层9。
接着，在SiN层9上形成抗蚀剂图案，以打开(open)要用于形成源电极11s和漏电极11d的区域。之后，利用抗蚀剂图案作为掩模蚀刻SiN层9和n-GaN层8，以在SiN层9和n-GaN层8中形成用于源电极的开口10s和用于漏电极的开口10d，如图12B所示。例如可以执行利用氯基气体的干蚀刻作为这种蚀刻。顺便提及，关于开口10s、10d的深度，可以留下n-GaN层8的一部分，也可以除去n-AlGaN层7的一部分。即，没有必要使开口10s、10d的深度与SiN层9和n-GaN层8的总厚度相匹配。
随后，如图12C所示，通过举离(lift-off)方法在开口10s、10d中分别形成源电极11s、漏电极11d。在形成源电极11s、漏电极11d的过程中，在除去用于形成开口10s、10d的抗蚀剂图案之后，形成新的抗蚀剂图案以打开用于形成源电极11s、漏电极11d的区域，并且执行Ta和Al的气相沉积。之后，沉积在抗蚀剂图案上的Ta、Al与抗蚀剂图案一起被除去。Ta膜、Al膜的厚度例如分别是大约30nm、大约200nm。然后在温度为400℃至1000℃(例如600℃)的氮气气氛中执行热处理，从而建立欧姆特性。
在形成源电极11s和漏电极11d之后，形成抗蚀剂图案以打开要用于形成开口10g的区域。然后，如图12D所示，执行利用该抗蚀剂图案的蚀刻，以在SiN层9中形成开口10g。例如可以执行利用酸的湿蚀刻作为这种蚀刻。然后除去该抗蚀剂图案。利用这种蚀刻，n-GaN层8没有被蚀刻，因此甚至可以进行晶片表面内的蚀刻。
之后，如图12E所示，通过举离方法在开口10g中形成栅电极11g。在形成栅电极11g的过程中，在除去用于形成开口10g的抗蚀剂图案之后，形成新的抗蚀剂图案以打开用于形成栅电极11g的区域，并且执行Ni、Au的气相沉积。之后，沉积在抗蚀剂图案上的Ni、Au与抗蚀剂图案一起被除去。Ni膜、Au膜的厚度例如分别是大约30nm、大约400nm。
通过这种制造方法，可以得到具有图7所示的结构的GaN基HEMT。
顺便提及，栅电极11g的栅极长度，即，连接源电极11s和漏电极11d的方向上的长度大约是0.05μm至2μm(例如0.5μm)。此外，单位栅极宽度，即，在与栅极长度方向正交的方向上的长度大约是50μm至800μm(例如400μm)。
第二实施例
接着，将描述第二实施例。图13是示出根据第二实施例的GaN基HEMT(化合物半导体器件)的结构的横截面图。
在第二实施例中，设置厚度大约为10nm至500nm(例如300nm)的未掺杂InAlN层13来代替第一实施例中的AlGaN层3，设置厚度大约为5nm至500nm(例如100nm)的InAlN层14来代替AlGaN层4。InAlN层13具有由Iny1Al1-y1N表示的成分，InAlN层14具有由Iny2Al1-y2N表示的成分。InAlN层13的电子亲和力高于AlN层2和InAlN层14的电子亲和力，AlN层2的电子亲和力低于InAlN层14的电子亲和力。y1的值大于y2的值。y1的值大约是0.1至0.25(例如0.23)，y2的值大约是0.1至0.25(例如0.15)。
其他结构与第一实施例中的结构相似。
在如上所述的第二实施例中，可以得到与第一实施例中的效应相似的效应。图14A和图14B是示出第二实施例中的带结构和载流子浓度的图表。请注意图14B放大示出了图14A中具有极浅深度的一部分。
在第二实施例中，直接位于AlN层2之上的InAlN层13的导带高于4.0eV。因此，在第二实施例中，电子的浓度在深度为约600nm至700nm的区域中也急剧下降。所以，与第一实施例相似，伴随过度响应特性的输出漂移现象减少了。即，如图15所示，当从开启向断开转换时，漏极电流的下降较小。因此，下降的漏极电流更加快速地恢复，从而更快速的操作成为可能。
如图16所示，在第一实施例的缓冲层中使用的AlGaN的晶格常数小于GaN的晶格常数，但是，根据In与Al的比率，在第二实施例的缓冲层中使用的InAlN的晶格常数可以大于GaN的晶格常数。例如，当InAlN层13中的In的比率y1是0.23时，其晶格常数就变得大于GaN的晶格常数。当InAlN层14中的In的比率y2是0.15时，其晶格常数就变得小于GaN的晶格常数。因此，即使当InAlN层13、14之间的晶格常数的差异增加时，也不会轻易地发生畸变(distortion)。因此，InAlN层14可被制成比AlGaN层4厚，以进一步提高导带，从而使电子更加难以到达陷阱。此外，In与Al之间的晶格常数的差异大于Al与Ga之间的晶格常数的差异。因此，更强地感应出自发极化，而且就这方面而言，可以使电子更加难以到达陷阱。
顺便提及，优选地，InAlN层13和InAlN层14中的In的比率y1、y2是从0.1至0.25。这是由于当比率y1、y2低于0.1时，可能难以充分地提高InAlN层14的导带，而比率y1、y2高于0.25的InAlN层难以形成。
当制造根据第二实施例的GaN基HEMT时，可以形成InAlN层13、14来代替第一实施例中的AlGaN层3、4。使用三甲基铟作为In原料。生长温度被设置成950℃，低于AlGaN的生长温度。这是用于抑制In的解吸附作用(desorption)。例如，当形成InAlN层13时，例如在生长温度为950℃、生长压力为90Torr的气氛中引入150sccm的三甲基铟、30sccm的三甲基镓、5slm的氨、以及25slm的氢。在这种情况下，例如可以得到In的比率大约是0.23的InAlN层13。当形成InAlN层14时，例如，在生长温度为950℃、生长压力为90Torr的气氛中引入100sccm的三甲基铟、20sccm的三甲基镓、5slm的氨、以及25slm的氢。在这种情况下，例如可以得到In的比率大约是0.15的InAlN层14。
注意，在任一实施例中，金刚砂(SiC)衬底、蓝宝石衬底、硅衬底、GaN衬底、GaAs衬底等等都可以用作衬底1。衬底1可以是导电衬底、半导电衬底以及绝缘衬底中的任何一种衬底。
栅电极11g、源电极11s和漏电极11d的结构不限于上述实施例中的结构。例如，它们可以由单层形成。它们的形成方法也不限于举离方法。此外，只要得到欧姆特性，就可以省略在形成源电极11s和漏电极11d之后进行的热处理。另外，可以对栅电极11g执行热处理。
层的厚度、材料等不限于上述实施例中所述的厚度、材料等。例如，InAlGaN等也可以用作缓冲层。此外，第一实施例中的AlGaN层3和第二实施例中的InAlN层14可以被组合。
在第一、第二实施例中，可以蚀刻与栅电极11g接触的n-GaN层8的部分。蚀刻深度可与n-GaN层8的厚度相匹配，或者可以较浅。但是，优选地，均匀地(evenly)执行这种蚀刻。
在第一、第二实施例中，可以在第三缓冲层上形成第四缓冲层。在这种情况下，优选地，第四缓冲层电子亲和力大于第三缓冲层电子亲和力。当设置这种第四缓冲层时，进一步改善了沟道层的结晶性。作为第一实施例中的第四缓冲层，例如可以使用与第二缓冲层相似的一层缓冲层。即，在第一实施例中，例如可以使用与AlGaN层3的成分相似的AlGaN层，在第二实施例中，例如可以使用与InAlN层13的成分相似的InAlN层。
通过适当的第一至第三缓冲层，上述化合物半导体器件等能够进一步抑制伴随过度响应特性的输出漂移现象。
此处叙述的全部实例和条件语言都是作为教导目的，用于帮助读者理解由发明人所贡献的本发明的原理和概念，从而深化本领域，并且是用于解释而不是用于限制这些具体叙述的实例和条件，说明书中的这些实例的安排也不涉及对本发明的优势和劣势的展示。尽管已经详细地描述了本发明的实施例，但是应当理解，在不脱离本发明的精神和范围的情况下，可对本发明进行各种变化、替代和更改。

Claims (18)

1.一种化合物半导体器件，包括：
衬底；
第一缓冲层，形成在所述衬底上方；
第二缓冲层，形成在所述第一缓冲层上方，并且在电子亲和力方面大于所述第一缓冲层；
第三缓冲层，形成在所述第二缓冲层上方，并且在电子亲和力方面小于所述第二缓冲层；
沟道层，形成在所述第三缓冲层上方；
电子供应层，形成在所述沟道层上方；以及
栅电极、源电极和漏电极，形成在该电子供应层上方，其中
所述第二缓冲层具有由Alx1Ga1-x1N表示的成分，其中0.1≦x1≦0.5；
所述第三缓冲层具有由Alx2Ga1-x2N表示的成分，其中0.3≦x2≦1；以及
x1的值小于x2的值。
2.一种化合物半导体器件，包括：
衬底；
第一缓冲层，形成在所述衬底上方；
第二缓冲层，形成在所述第一缓冲层上方，并且在电子亲和力方面大于所述第一缓冲层；
第三缓冲层，形成在所述第二缓冲层上方，并且在电子亲和力方面小于所述第二缓冲层；
沟道层，形成在所述第三缓冲层上方；
电子供应层，形成在所述沟道层上方；以及
栅电极、源电极和漏电极，形成在该电子供应层上方，其中
所述第二缓冲层具有由Iny1Al1-y1N表示的成分，其中0.1≦y1≦0.25；
所述第三缓冲层具有由Iny2Al1-y2N表示的成分，其中0.1≦y2≦0.25；以及
y1的值大于y2的值。
3.根据权利要求2所述的化合物半导体器件，其中
所述第二缓冲层的晶格常数大于氮化镓的晶格常数；以及
所述第三缓冲层的晶格常数小于氮化镓的晶格常数。
4.一种化合物半导体器件，包括：
衬底；
第一缓冲层，形成在所述衬底上方；
第二缓冲层，形成在所述第一缓冲层上方，并且在电子亲和力方面大于所述第一缓冲层；
第三缓冲层，形成在所述第二缓冲层上方，并且在电子亲和力方面小于所述第二缓冲层；
沟道层，形成在所述第三缓冲层上方；
电子供应层，形成在所述沟道层上方；以及
栅电极、源电极和漏电极，形成在该电子供应层上方，其中
所述第二缓冲层具有由Iny1Al1-y1N表示的成分，其中0.1≦y1≦0.25；以及
所述第三缓冲层具有由Alx2Ga1-x2N表示的成分，其中0.3≦x2≦1。
5.根据权利要求1至4的任意一个所述的化合物半导体器件，其中所述第一缓冲层的电子亲和力小于所述第三缓冲层的电子亲和力。
6.根据权利要求1至4的任意一个所述的化合物半导体器件，其中所述第一缓冲层由氮化物半导体形成。
7.根据权利要求1至4的任意一个所述的化合物半导体器件，其中所述第一缓冲层至少包含铝。
8.根据权利要求1至4的任意一个所述的化合物半导体器件，其中所述第一缓冲层具有由AlN表示的成分。
9.根据权利要求1至4的任意一个所述的化合物半导体器件，还包括第四缓冲层，布置在所述第三缓冲层与所述沟道层之间，并且在电子亲和力方面大于所述第三缓冲层。
10.一种化合物半导体器件，包括：
衬底；
第一缓冲层，形成在所述衬底上方并且包含铝；
第二缓冲层，形成在所述第一缓冲层上方，并且包含比所述第一缓冲层中的铝的浓度更低的铝；
第三缓冲层，形成在所述第二缓冲层上方，并且包含比所述第二缓冲层中的铝的浓度更高的铝；
沟道层，形成在所述第三缓冲层上方；
电子供应层，形成在所述沟道层上方；以及
栅电极、源电极和漏电极，形成在该电子供应层上方。
11.根据权利要求10所述的化合物半导体器件，还包括第四缓冲层，布置在所述第三缓冲层与所述沟道层之间，并且在电子亲和力方面大于所述第三缓冲层。
12.一种化合物半导体器件的制造方法，包括如下步骤：
在衬底上方形成第一缓冲层；
在所述第一缓冲层上方形成在电子亲和力方面大于所述第一缓冲层的第二缓冲层；
在所述第二缓冲层上方形成在电子亲和力方面小于所述第二缓冲层的第三缓冲层；
在所述第三缓冲层上方形成沟道层；
在所述沟道层上方形成电子供应层；以及
在该电子供应层上方形成栅电极、源电极和漏电极，其中
形成具有由Alx1Ga1-x1N表示的成分的层作为所述第二缓冲层，其中0.1≦x1≦0.5；
形成具有由Alx2Ga1-x2N表示的成分的层作为所述第三缓冲层，其中0.3≦x2≦1；以及
x1的值小于x2的值。
13.一种化合物半导体器件的制造方法，包括如下步骤：
在衬底上方形成第一缓冲层；
在所述第一缓冲层上方形成在电子亲和力方面大于所述第一缓冲层的第二缓冲层；
在所述第二缓冲层上方形成在电子亲和力方面小于所述第二缓冲层的第三缓冲层；
在所述第三缓冲层上方形成沟道层；
在所述沟道层上方形成电子供应层；以及
在该电子供应层上方形成栅电极、源电极和漏电极，其中
形成具有由Iny1Al1-y1N表示的成分的层作为所述第二缓冲层，其中0.1≦y1≦0.25；
形成具有由Iny2Al1-y2N表示的成分的层作为所述第三缓冲层，其中0.1≦y2≦0.25；以及
y1的值小于y2的值
14.根据权利要求13所述的化合物半导体器件的制造方法，其中
形成晶格常数大于氮化镓的晶格常数的层作为所述第二缓冲层；以及
形成晶格常数小于氮化镓的晶格常数的层作为所述第三缓冲层。
15.根据权利要求10至12的任意一个所述的化合物半导体器件的制造方法，还包括如下步骤：在形成所述第三缓冲层与形成所述沟道层的步骤之间，形成在电子亲和力方面大于所述第三缓冲层的第四缓冲层。
16.根据权利要求10至12的任意一个所述的化合物半导体器件的制造方法，其中，形成多个氮化物半导体层作为所述第一缓冲层。
17.根据权利要求10至12的任意一个所述的化合物半导体器件的制造方法，其中，形成至少包含铝的多个层作为所述第一缓冲层。
18.一种化合物半导体器件的制造方法，包括如下步骤：
在衬底上方形成包含铝的第一缓冲层；
在所述第一缓冲层上方形成包含比所述第一缓冲层中的铝的浓度低的铝的第二缓冲层；
在所述第二缓冲层上方形成包含比所述第二缓冲层中的铝的浓度高的铝的第三缓冲层；
在所述第三缓冲层上方形成沟道层；
在所述沟道层上方形成电子供应层；以及
在该电子供应层上方形成栅电极、源电极和漏电极。
CN2010101110119A 2009-02-04 2010-02-02 化合物半导体器件及其制造方法 Active CN101794815B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009023953A JP5487631B2 (ja) 2009-02-04 2009-02-04 化合物半導体装置及びその製造方法
JP2009-023953 2009-02-04

Publications (2)

Publication Number Publication Date
CN101794815A CN101794815A (zh) 2010-08-04
CN101794815B true CN101794815B (zh) 2013-06-05

Family

ID=42136333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101110119A Active CN101794815B (zh) 2009-02-04 2010-02-02 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US8294181B2 (zh)
EP (1) EP2216806B1 (zh)
JP (1) JP5487631B2 (zh)
CN (1) CN101794815B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2769940C (en) 2009-08-04 2016-04-26 Gan Systems Inc. Island matrixed gallium nitride microwave and power switching transistors
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
KR20130088743A (ko) * 2010-04-13 2013-08-08 갠 시스템즈 인크. 아일랜드 토폴로지를 이용한 고밀도 질화 갈륨 디바이스
JP2012054471A (ja) * 2010-09-02 2012-03-15 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
JP5672926B2 (ja) * 2010-10-08 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
KR101720589B1 (ko) * 2010-10-11 2017-03-30 삼성전자주식회사 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법
JP5781292B2 (ja) 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5707903B2 (ja) * 2010-12-02 2015-04-30 富士通株式会社 化合物半導体装置及びその製造方法
JP6018360B2 (ja) * 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5810518B2 (ja) * 2010-12-03 2015-11-11 富士通株式会社 化合物半導体装置及びその製造方法
US20120153356A1 (en) * 2010-12-20 2012-06-21 Triquint Semiconductor, Inc. High electron mobility transistor with indium gallium nitride layer
JP5741042B2 (ja) * 2011-02-14 2015-07-01 富士通株式会社 化合物半導体装置及びその製造方法
JP5762049B2 (ja) * 2011-02-28 2015-08-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2012182283A (ja) * 2011-03-01 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP5692357B2 (ja) * 2011-03-18 2015-04-01 富士通株式会社 化合物半導体装置及びその製造方法
JP5914999B2 (ja) * 2011-06-08 2016-05-11 住友電気工業株式会社 半導体装置の製造方法
JP5803303B2 (ja) * 2011-06-08 2015-11-04 住友電気工業株式会社 半導体装置の製造方法
JP2013004750A (ja) * 2011-06-16 2013-01-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
JP6035721B2 (ja) * 2011-09-27 2016-11-30 住友電気工業株式会社 半導体装置の製造方法
JP5790461B2 (ja) * 2011-12-07 2015-10-07 富士通株式会社 化合物半導体装置及びその製造方法
JP2013149732A (ja) * 2012-01-18 2013-08-01 Mitsubishi Electric Corp へテロ接合電界効果型トランジスタおよびその製造方法
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US8680536B2 (en) 2012-05-23 2014-03-25 Hrl Laboratories, Llc Non-uniform two dimensional electron gas profile in III-Nitride HEMT devices
US9000484B2 (en) 2012-05-23 2015-04-07 Hrl Laboratories, Llc Non-uniform lateral profile of two-dimensional electron gas charge density in type III nitride HEMT devices using ion implantation through gray scale mask
US9379195B2 (en) 2012-05-23 2016-06-28 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
US10700201B2 (en) 2012-05-23 2020-06-30 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
JP2014072377A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014146646A (ja) * 2013-01-28 2014-08-14 Fujitsu Ltd 半導体装置
DE112013006369T5 (de) * 2013-03-08 2015-10-08 Hitachi, Ltd. Nitridhalbleiterdiode
JP6318474B2 (ja) * 2013-06-07 2018-05-09 住友電気工業株式会社 半導体装置の製造方法
JP6241915B2 (ja) * 2013-07-31 2017-12-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2015095605A (ja) * 2013-11-13 2015-05-18 住友電気工業株式会社 半導体装置および半導体基板
US9502435B2 (en) * 2015-04-27 2016-11-22 International Business Machines Corporation Hybrid high electron mobility transistor and active matrix structure
FR3043251B1 (fr) * 2015-10-30 2022-11-11 Thales Sa Transistor a effet de champ a rendement et gain optimise
CN105448976A (zh) * 2015-12-25 2016-03-30 深圳市华讯方舟微电子科技有限公司 一种增强型AlGaN/GaN高电子迁移率晶体管及其制造方法
JP2017157589A (ja) * 2016-02-29 2017-09-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2018121001A (ja) * 2017-01-27 2018-08-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US10529802B2 (en) * 2017-09-14 2020-01-07 Gan Systems Inc. Scalable circuit-under-pad device topologies for lateral GaN power transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1657754A2 (en) * 2004-11-16 2006-05-17 Fujitsu Limited Compound semiconductor device and method of fabricating the same
CN101009346A (zh) * 2006-01-27 2007-08-01 中国科学院物理研究所 硅衬底上生长的非极性a面氮化物薄膜及其制法和用途
CN101276792A (zh) * 2007-03-30 2008-10-01 富士通株式会社 半导体外延衬底、化合物半导体器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201459A1 (en) * 2001-03-29 2003-10-30 Sheppard Scott Thomas Nitride based transistors on semi-insulating silicon carbide substrates
JP2003309071A (ja) 2002-04-15 2003-10-31 Mitsubishi Cable Ind Ltd ＧａＮ系半導体結晶基材
JP4332720B2 (ja) * 2003-11-28 2009-09-16 サンケン電気株式会社 半導体素子形成用板状基体の製造方法
US7859014B2 (en) * 2004-06-24 2010-12-28 Nec Corporation Semiconductor device
JP2006114653A (ja) 2004-10-14 2006-04-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
US7902571B2 (en) * 2005-08-04 2011-03-08 Hitachi Cable, Ltd. III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal
WO2007077666A1 (ja) 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP4897956B2 (ja) * 2006-12-20 2012-03-14 古河電気工業株式会社 半導体電子デバイス
JP4531071B2 (ja) 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
JP5292716B2 (ja) * 2007-03-30 2013-09-18 富士通株式会社 化合物半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1657754A2 (en) * 2004-11-16 2006-05-17 Fujitsu Limited Compound semiconductor device and method of fabricating the same
CN101009346A (zh) * 2006-01-27 2007-08-01 中国科学院物理研究所 硅衬底上生长的非极性a面氮化物薄膜及其制法和用途
CN101276792A (zh) * 2007-03-30 2008-10-01 富士通株式会社 半导体外延衬底、化合物半导体器件及其制造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2003-309071A 2003.10.31
JP特开2005-32823A 2005.02.03
JP特开2006-147663A 2006.06.08
JP特开2006-165207A 2006.06.22

Also Published As

Publication number Publication date
EP2216806A2 (en) 2010-08-11
US20120315743A1 (en) 2012-12-13
JP2010182812A (ja) 2010-08-19
US8507329B2 (en) 2013-08-13
CN101794815A (zh) 2010-08-04
EP2216806A3 (en) 2011-06-15
EP2216806B1 (en) 2018-07-04
JP5487631B2 (ja) 2014-05-07
US20110031532A1 (en) 2011-02-10
US8294181B2 (en) 2012-10-23

Similar Documents

Publication Publication Date Title
CN101794815B (zh) 化合物半导体器件及其制造方法
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
CN102651393B (zh) 化合物半导体器件及其制造方法
CN102292801B (zh) 场效应晶体管及其制造方法
CN102651388B (zh) 化合物半导体器件及其制造方法
CN102694013B (zh) 采用耗尽模式GaN基FET的串叠电路
CN103325823B (zh) 化合物半导体器件及其制造方法
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
JP6035721B2 (ja) 半導体装置の製造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
CN103367422A (zh) 化合物半导体器件及其制造方法
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
CN102318047A (zh) 半导体装置及其制造方法
CN106057648A (zh) 化合物半导体器件及其制造方法
JP4474292B2 (ja) 半導体装置
TW201413961A (zh) 化合物半導體裝置及其製造方法
CN103855207A (zh) 化合物半导体器件及其制造方法
US10784367B2 (en) Semiconductor device and semiconductor device manufacturing method
CN103715250A (zh) 化合物半导体器件及其制造方法
CN103035704A (zh) 半导体器件及其制造方法
CN103035699B (zh) 化合物半导体装置及其制造方法
CN102487074B (zh) 化合物半导体器件及其制造方法
TWI483397B (zh) 功率裝置及製造該功率裝置之方法
WO2024103199A1 (en) Nitride-based semiconductor device and method for manufacturing the same
JP2023019923A (ja) 半導体装置、半導体装置の製造方法及び電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant