JP2012182283A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012182283A
JP2012182283A JP2011043815A JP2011043815A JP2012182283A JP 2012182283 A JP2012182283 A JP 2012182283A JP 2011043815 A JP2011043815 A JP 2011043815A JP 2011043815 A JP2011043815 A JP 2011043815A JP 2012182283 A JP2012182283 A JP 2012182283A
Authority
JP
Japan
Prior art keywords
layer
region
lattice constant
semiconductor device
carrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011043815A
Other languages
English (en)
Inventor
Hiroshi Shikauchi
洋志 鹿内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2011043815A priority Critical patent/JP2012182283A/ja
Publication of JP2012182283A publication Critical patent/JP2012182283A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】バッファ層からキャリア層への不純物拡散による悪影響を排除することができる。
【解決手段】このバッファ層20における最下部には超格子層(第1の領域)21が配され、その上には拡散防止下部層22、拡散防止層(第2の領域)23、拡散防止上部層24が順次形成されている。基板11上に形成されたバッファ層20、キャリア層30中においては、バッファ層20中の超格子層21のみに意図的に不純物がドーピングされ、他の層はノンドープである。そのc軸方向が膜厚方向であり、a軸は成長層の面内方向(膜厚方向と垂直な方向)となる。a軸格子定数は膜厚方向にわたりほぼ一定となるのに対し、c軸格子定数は拡散防止層23で極大値をとる。
【選択図】図2

Description

本発明は、ヘテロエピタキシャル成長によって基板上に得られた窒化物半導体が用いられた半導体装置の構造に関する。
GaNに代表される窒化物半導体は、シリコン(Si)等と比べて禁制帯幅が広いという特徴をもつため、短波長の発光素子やパワー素子として使用される。ところが、窒化物半導体の結晶成長はシリコン等と比べて困難であり、一般にはSi等のような大口径のバルク結晶(ウェハ)を得ることができない。このため、窒化物半導体のウェハは、MOCVD等の方法によってこれと異なる基板上にヘテロエピタキシャル成長させることによって得られている。良好な結晶性の窒化物半導体を得ることができる基板材料としては、良好な結晶性の単結晶ウェハが得られる材料であるSi、SiC、サファイア等が用いられる。
しかしながら、一般にこうした基板を構成する材料の結晶型や格子定数は窒化物半導体とは異なるため、これらの界面においては格子不整合が存在し、成長した窒化物半導体中にはこれに起因した結晶欠陥が発生する。また、これらの間には熱膨張係数の差も存在するため、結晶成長後においてはウェハに反りも発生する。この影響を低減するために、この格子不整合を緩和するバッファ層を基板と窒化物半導体との間に設けた構成が用いられる。例えば、特許文献1には、シリコン基板上にGaNを成長させる場合において、バッファ層として、AlNとGaNが積層された超格子構造を用いることが記載されている。成長する窒化物半導体の結晶性を向上させ、反りを低減するために、こうしたバッファ層は有効である。
しかしながら、この構造を用いて作成される半導体装置の電気特性にこうしたバッファ層が影響を与えることがある。例えば、HEMT(High Electron Mobility Transistor)においては、基板上にノンドープの窒化物半導体(電子走行層:キャリア層)層が形成され、更にこの上にバリア層が形成され、HEMTの能動層となる。この構造においては、電子走行層とバリア層の界面の電子走行層側で2次元電子ガスからなるチャンネルが形成され、表面側にソース、ドレイン、ゲートが形成される。ゲートがオンとされた時にのみソースとドレインとの間でこのチャンネルによって電流が流れる。このように、電子走行層等のキャリア層中を横方向(結晶成長方向と垂直な方向)に電流が流れるデバイスの場合には、バッファ層中を電流が横方向に流れると、オフ時のリーク電流等の原因となる。このため、バッファ層には、格子不整合を緩和することだけでなく、充分な絶縁性も要求される。
半導体中の電気伝導(キャリア)は、意図的に添加された導電性の不純物(ドナー、アクセプタ)によって制御されるのが一般的である。しかしながら、特に窒化物半導体においては、特に超格子構造のようにヘテロ構造が用いられた場合には、ヘテロ接合界面におけるピエゾ効果によって、意図的に不純物添加を行わない場合でもキャリアが発生し、導電性が発現する。このため、上記のバッファ層に充分な絶縁性をもたせるためには、特許文献2の段落番号0027に記載されるように、この意図的なドーピングなしに発生したキャリアを補償する逆伝導型の不純物を添加することが有効である。特許文献2に記載の技術においては、ノンドープのバッファ層がn型の伝導型を示すために、これを補償するアクセプタ(p型)となる不純物(Mg)が超格子のバッファ層に添加されている。これにより、バッファ層の抵抗率を高めている。
このように、ヘテロエピタキシャル成長によって得られた窒化物半導体を用いて良好な特性のHEMT等を得ることができる。
特開2008−218479号公報 特開2005−85852号公報
ところが、例えばHEMTの場合には、電気伝導を補償するためにバッファ層に不純物が添加された場合、その上のキャリア層等の結晶成長時等に、今度はその不純物がキャリア層に拡散することがある。キャリア層は本来不純物が添加されない層であり、この不純物はHEMTの動作において悪影響を与える。例えば、2次元電子ガス層が形成される箇所にこの不純物が拡散した場合、これによって電子移動度が低下する。HEMT以外においても、キャリア層に拡散したこの不純物がそのデバイスの動作に影響を与えることは明らかである。
すなわち、窒化物半導体からなるバッファ層/キャリア層が基板上に形成された積層構造を有する半導体装置において、バッファ層からキャリア層への不純物拡散による悪影響を排除することは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、基板と、当該基板の上に形成され窒化物半導体からなるバッファ層と、当該バッファ層の上に形成され窒化物半導体からなりかつ動作時にキャリアが流れるキャリア層と、を具備する半導体装置であって、前記バッファ層は、膜厚方向において、不純物を含む第1の領域と、当該第1の領域と前記キャリア層との間に形成され、c軸格子定数が前記膜厚方向における前記第1の領域から前記キャリア層の間において極大値をとる第2の領域と、を少なくとも具備することを特徴とする。
本発明の半導体装置において、前記バッファ層は、膜厚方向において、前記第2の領域と前記第1の領域との間に、前記第2の領域よりもc軸格子定数が小さな領域を備えることを特徴とする。
本発明の半導体装置において、前記バッファ層は、膜厚方向において、前記第2の領域と前記キャリア層との間に、前記第2の領域よりもc軸格子定数が小さな領域を備えることを特徴とする。
本発明の半導体装置において、前記バッファ層及び前記キャリア層を構成する材料は、いずれもBAlInGa1−x−y−zN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z≦1)で表される組成を具備することを特徴とする。
本発明の半導体装置において、前記第1の領域は、GaNとAlNとが交互に複数層積層された構造を具備することを特徴とする。
本発明の半導体装置において、前記第2の領域は、前記キャリア層よりも高い不純物濃度を有することを特徴とする。
本発明は以上のように構成されているので、窒化物半導体からなるバッファ層/キャリア層が基板上に形成された積層構造を有する半導体装置において、バッファ層からキャリア層への不純物拡散による悪影響を排除することができる。
BN、AlN、InN、GaNのc軸方向とa軸方向の格子定数の関係を示す図である。 本発明の実施の形態に係る半導体装置の構成を示す断面図(左)、及びそのバッファ層の構成(右)である。 本発明の実施の形態に係る半導体装置の厚さ方向におけるa軸格子定数の変遷(a)、c軸格子定数の変遷(b)である。
以下、本発明の実施の形態となる半導体装置につき説明する。この半導体装置においては、基板上に能動層(窒化物半導体層)がヘテロエピタキシャル成長によって形成されている。能動層には、動作時においてキャリアが走行するキャリア層が含まれる。基板とキャリア層との間には、これらの間の格子不整合を緩和するバッファ層が挿入されている。バッファ層には、意図的にドーピングされた層と意図的にドーピングされない層が含まれる。
この半導体装置におけるバッファ層と能動層(キャリア層)は、いずれも窒化物半導体で構成され、どの層も六方晶系の結晶型をもち、そのc軸方向が結晶成長の方向となっている。これらの層を構成する半導体は、組成が一般式BAlInGa1−x−y−zN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z≦1)で表される混晶材料である。この混晶材料の基本材料となるBN、AlN、InN、GaNのc軸方向とa軸方向の格子定数の関係をグラフにして図1に示す。図1に示された関係において、a軸格子定数(a軸方向の格子定数:以下同様)とc軸格子定数には決まった相関関係はなく、例えばa軸格子定数とc軸格子定数が比例関係にはないことが明らかである。また、周知のベガード則により、これらの材料の混晶であるBAlInGa1−x−y−zNの格子定数は、図1の値からその組成比(x、y、z)に応じた比例配分によって決まる値となる。この場合、a軸方向とc軸方向における結晶格子の格子定数はx、y、zによって定まるが、c軸方向の格子定数とa軸方向の格子定数を、それぞれ独立に制御することが可能である。
本実施の形態に係る半導体装置10の断面構造を図2左に示す。この半導体装置10はHEMTであり、基板11上にバッファ層20、キャリア層30が順次形成された構成を具備する。実際のHEMTにおいては、キャリア層30の上にバリア層(電子供給層)やソース電極、ゲート電極、ドレイン電極等が形成されているが、これらの一般的な構成は従来より知られるものと同様であるため、その記載を省略している。また、バッファ層20、キャリア層30は、いずれも周知のMOCVD法等によって基板11上に成長させることができる。バリア層についても同様である。周知のように、キャリア層30とその上部のバリア層との界面のキャリア層側に2次元電子ガスが形成され、キャリアとなる電子がソース電極、ドレイン電極の間を流れる。2次元電子ガスを介して流れる電流のオン・オフがゲート電極に印加された電圧によって制御される。バリア層やこれらの電極は、通常知られるものと同様であるため、図2においてはこれらの記載は省略されている。
基板11は、シリコン(Si)の単結晶基板である。基板11の上にバッファ層20を介して良質のキャリア層30(窒化物半導体層)がその膜厚方向をc軸方向としてヘテロエピタキシャル成長できるように、基板11の成長面の面方位は適宜設定される。
キャリア層30は、例えばノンドープのGaN層である。基板11上におけるその膜厚方向はc軸方向となる。キャリア層30は、半導体装置10の動作に直接寄与する層であり、HEMTにおいては電子走行層となる。なお、記載を省略しているが、例えばキャリア層30(電子走行層)の上のバリア層(電子供給層)は、キャリア層よりもa軸格子定数が小さくバンドギャップが大きな、例えばAlGa1−aN(0<a≦1)とすることができる。
キャリア層30(電子走行層)はノンドープであるため、HEMTにおいては、バリア層とのヘテロ界面付近に形成された2次元電子ガス以外では電子又はホールによる電流は本来は流れにくい。キャリア層30中の不純物は、2次元電子ガスの散乱源となりうるため、キャリア層30には不純物は添加されないことが好ましい。また、キャリア層30に他の層から不純物が拡散した場合、この不純物が拡散した箇所においては、この不純物に応じたキャリアが発生し、導電性を示すこともある。これは、HEMTの動作においてはオフ時のリーク電流等として観測され、そのスイッチング動作上は好ましくない。
なお、要求されるHEMTの特性に応じ、キャリア層30をGaN以外の材料(前記のBAlInGa1−x−y−zN)とすることができる。前記の理由により、いずれの材料を用いた場合においても、不純物は添加されないことが好ましい。
ダイヤモンド構造の結晶型をもつ基板11(Si)とキャリア層30(GaN)では、結晶型、格子定数とも整合していないため、基板11とキャリア層30との間の格子不整合を緩和し、キャリア層30の結晶性を高めるために、基板11とキャリア層30との間にバッファ層20が設けられている。
バッファ層20の構成を図2右側に示す。ここで、図2右側の構成の下側に基板11が位置し、その上側にキャリア層30が位置する。このバッファ層20における最下部には超格子層(第1の領域)21が配され、その上には拡散防止下部層22、拡散防止層(第2の領域)23、拡散防止上部層24が順次形成されている。
ここで、超格子層21は、特許文献1等に記載のものと同様である。すなわち、薄いAlN層211(上記の組成におけるx=z=0、y=1)とGaN層212(同じくx=y=z=0)とが交互に複数層積層されており、超格子層21によって、基板11上にキャリア層30まで形成されたウェハにおける反りやキャリア層30における結晶欠陥が抑制される。AlN層211、GaN層212のそれぞれの単層の厚さは1〜30nm程度である。AlN層211、GaN層212の層の積層数は例えばそれぞれ4〜50層程度であるが、AlN層211、GaN層212のそれぞれの厚さや積層数はキャリア層30、あるいは能動層全体の組成や厚さによって適宜設定される。
このHEMTのリーク電流を抑制するためには、超格子層21には絶縁性(高い抵抗率)が要求される。しかしながら、窒化物半導体のHEMTにおける電子走行層とバリア層の界面と同様に、AlN層211とGaN層212の界面においては導電性の不純物が存在しない場合においても、ピエゾ効果によってキャリア(電子)が発生する。すなわち、超格子層21に導電性の不純物を意図的にドーピングしない場合でも、通常は超格子層21はn型の導電性となる。このため、超格子層21における絶縁性を確保するためには、こうした意図的なドーピングなしに発生したキャリアを補償するためのMg等のp型の不純物(アクセプタ)やカーボン(C)等の不純物が添加される。その添加濃度は、最終的にHEMTが製造された時点において超格子層21の絶縁性が確保できる程度となるように適宜設定される。すなわち、超格子層21(第1の領域)の絶縁性を確保するためには、超格子層21には、不純物が意図的にドーピングされる。
超格子層21の上には、拡散防止下部層22を挟んで拡散防止層(第2の領域)23が形成されている。拡散防止層23を構成する材料は、前記のBAlInGa1−x−y−zNであるが、その組成(x、y、z)は、a軸の格子定数がその下側の拡散防止下部層22、その上側の拡散防止上部層24と整合するように、かつc軸の格子定数が、拡散防止下部層22、拡散防止上部層24よりも大きくなるような結晶構造をもつ材料とされる。すなわち、この構成により、バッファ層20の膜厚方向において、c軸格子定数が拡散防止層23において極大値をとるように設定されている。拡散防止層23、拡散防止下部層22、拡散防止上部層24の組成の設定は、図1の特性より、ベガード則によって行うことができる。また、拡散防止下部層22、拡散防止層23、拡散防止上部層24はノンドープとされることが好ましい。
超格子層21の上に形成される拡散防止下部層22は、a軸、c軸の格子定数が共にキャリア層30に近い結晶構造をもつ材料で構成される。また、キャリア層30と同様に、拡散防止下部層22もノンドープとされるため、その電気抵抗率は高い。拡散防止層23の上に形成される拡散防止上部層24は、前記の拡散防止下部層22と同様の材料で構成される。すなわち、a軸、c軸の格子定数が共にキャリア層30に近いノンドープで電気抵抗率の高い材料で構成される。
以上の構成において、基板11上に形成されたバッファ層20、キャリア層30中においては、バッファ層20中の超格子層21のみに意図的に不純物がドーピングされ、他の層はノンドープである。また、バッファ層20、キャリア層30を構成する材料はいずれもBAlInGa1−x−y−zNであり、同一の結晶型をもち、格子定数のみが異なる。ここで、バッファ層20、キャリア層30中におけるBAlInGa1−x−y−zNのc軸方向がそれぞれの層の膜厚方向であり、a軸は成長層の面内方向(膜厚方向と垂直な方向)となる。a軸格子定数は膜厚方向にわたりほぼ一定となるのに対し、c軸格子定数は拡散防止層30で極大値をとる。
上記の構造においては、前記の通り、いずれの層も絶縁性が高くされる(高抵抗率である)。ここで、例えばキャリア層30の成長時において、その温度が1000℃程度と高いために、その下側の超格子層21に添加された不純物(Mg等)が拡散することがある。前記の通り、特にキャリア層30においてはこの不純物の拡散はHEMTの動作に影響を与えるため、好ましくない。
上記の構成においては、この不純物の拡散が、拡散防止層23によって抑制される。この不純物は、超格子層21から拡散防止層23までは拡散するが、拡散防止層23から他の層には拡散しにくくなる。これは、c軸格子定数(膜厚方向に沿った格子定数)が大きな層中においては、拡散した不純物が滞留しやすくなっているためである。上記の構造においては、c軸格子定数の厚さ方向における極大値をもつ拡散防止層23に不純物が滞留しやすくなっている。このため、拡散防止層23の存在により、キャリア層30への不純物の拡散が抑制される。あるいは、この構成により、拡散防止層23(第2の領域)における不純物濃度をキャリア層30よりも高くすることにより、キャリア層30の不純物濃度を低減することができる。
一方、ヘテロエピタキシャル成長において、成長する層の格子不整合に大きな影響を与えるのは、その原理より、特に各層の面内方向(膜厚方向と垂直な方向)の格子定数であり、これはa軸の格子定数である。上記の構成においては、a軸の格子定数は、拡散防止下部層22、拡散防止層23、キャリア層30で略一定である。すなわち、これらの間で結晶成長時の格子不整合は発生しにくいため、結晶欠陥の少ないキャリア層30を得ることができる。
上記のバッファ層20においては、超格子層21は、主にキャリア層30と基板11との間の格子不整合の影響(キャリア層30中の結晶欠陥や反り)を低減する役割を果たす。拡散防止層23は、超格子層21中にドープされた不純物がキャリア層30へ拡散することを抑制する役割を果たす。拡散防止下部層22、拡散防止上部層24は、そのc軸格子定数を拡散防止層23よりも小さくすることにより、c軸格子定数が拡散防止層23で極大値をとるように形成される。また、拡散防止下部層22、拡散防止上部層24は、c軸方向の格子定数がキャリア層30とは大きく異なる拡散防止層23と、超格子層21、キャリア層30との間のバッファとしても機能する。更に、拡散防止下部層22、拡散防止上部層24は、導電性の不純物が拡散防止層23に拡散して拡散防止層23の抵抗率が低下した際に、バッファ層20全体の絶縁性を維持することにも寄与する。
このため、上記の構成においては、超格子層21(バッファ層20)の絶縁性を確保することができると同時に、良質のキャリア層30を得ることができる。この際、バッファ層20には不純物が添加されているものの、この不純物は、バッファ層20内、特に拡散防止層23中に滞留しやすく、キャリア層30には拡散しにくい。すなわち、基板/バッファ層/窒化物半導体層の積層構造を有する半導体装置において、バッファ層からの窒化物半導体層への不純物拡散による悪影響を排除することができる。これにより、高性能のHEMTを得ることができる。
以下に、各層の具体的な組成について例示する。超格子層21は前記の通りAlN層211とGaN層212で構成されるものとし、その積層構成やドーピングについては、バリア層を含むキャリア層30以上の膜厚構成等に依存する。このため、ここでは、特に本願発明における本質的な箇所である、超格子層21よりも上側の層について例示する。また、キャリア層30としては、ノンドープGaN(x=y=z=0)が用いられているものとする
実施例1〜3は、それぞれ拡散防止層としてGaN(x=y=z=0)、B0.172In0.328Ga0.5N(x=0.172、y=0、z=0.328)、B0.086Al0.41In0.254Ga0.25N(x=0.086、y=0.41、z=0.254)を用いた場合の、拡散防止下部層、拡散防止上部層の組成例である。表1は、この場合におけるa軸方向の格子定数、c軸方向の格子定数も示しており、キャリア層となるGaNについても示している。これらの値は、図1の特性からベガード則によって算出された量である。図3(a)は、キャリア層を含めた各層毎のa軸格子定数を、図3(b)は、c軸格子定数を示している。この例から明らかなように、各層の格子不整合に大きく関連するa軸の格子定数をほぼ一致させることができ、同時に拡散防止層のc軸格子定数を厚さ方向において局所的に大きくすることができる。これにより、良質のキャリア層を得ることができ、かつ拡散防止層によってキャリア層への不純物の拡散を抑制することができる。
実施例2、3の場合には拡散防止下部層、拡散防止上部層をGaNとしたが、実施例1の場合にはこれらをAl0.82In0.18Nとしている。すなわち、上記の拡散防止層を設定した場合に、これらの拡散防止下部層、拡散防止上部層を設定することにより、図3(b)に示されるように、厚さ方向において局所的にc軸格子定数を大きくすることができる。また、実施例2、3における拡散防止層はキャリア層よりも大きなc軸格子定数をもつが、実施例1における拡散防止層はキャリア層よりもc軸格子定数が小さい。こうした場合においても、拡散防止層よりも更にc軸格子定数が小さな拡散防止下部層、拡散防止上部層を用いることによって、拡散防止層におけるc軸格子定数を局所的に大きくすることができる。これによって、拡散防止層中に不純物を滞留させることができる。こうした構成は、混晶系であるBAlInGa1−x−y−zNにおいては、x、y、zの設定によって適宜作成することができる。
なお、上記の例では、拡散防止下部層と拡散防止上部層を設けていたが、拡散防止層におけるc軸格子定数を厚さ方向において局所的に大きくでき、バッファ層の絶縁性が確保でき、かつバッファ層の上に結晶性の良好なキャリア層を成長できる限りにおいて、拡散防止下部層と拡散防止上部層は必ずしも必要ではない。例えば、キャリア層のc軸格子定数が拡散防止層よりも小さな場合には、拡散防止上部層を用いないことも可能である。
また、前記の超格子層(第1の領域)と同様に、第2の領域と第1の領域を含むバッファ層において、キャリア層の結晶欠陥や反りを抑制できる層であれば、超格子構造ではない通常のBAlInGa1−x−y−zN混晶を第1の領域として用いることができる。この場合において、第1の領域のc軸格子定数が拡散防止層(第2の領域)よりも小さければ、拡散防止下部層を用いなくとも、c軸格子定数を拡散防止層において局所的に大きくすることができ、同様の効果を奏する。
すなわち、不純物がドーピングされた第1の領域の上に設けられた拡散防止層(第2の領域)においてc軸格子定数を局所的に大きくできる構成とすることができれば、拡散防止下部層、拡散防止上部層は必ずしも必要ではない。また、拡散防止上部層とキャリア層との間に、よりキャリア層に近いa軸格子定数、c軸格子定数をもつ層を形成してもよい。あるいは、格子不整合に起因する各層(特にキャリア層(能動層))の結晶欠陥が問題にならない限りにおいて、各層のa軸格子定数を厳密に一致させる必要はない。
また、上記の例における拡散防止下部層、拡散防止層(第2の領域)、拡散防止上部層は、それぞれの層内で一定組成をもち、これらの各層がヘテロ接合された構成をもつものとした。しかしながら、不純物がドープされた第1の領域からキャリア層までの間を構成する材料が、例えば膜厚方向で組成が一定となる領域が存在しない傾斜組成をもつような構成とすることもできる。こうした場合でも、c軸格子定数がこの傾斜組成中で極大値をもつ構成であれば、同様の効果を奏することは明らかである。すなわち、膜厚方向においてc軸格子定数が第1の領域とキャリア層との間で極大値をとるような組成構成であれば同様の効果を奏し、第2の領域が必ずしも一定組成をもつ一定の厚さの層である必要はない。
また、上記の例では、BAlInGa1−x−y−zN混晶を用いた場合について記載したが、同様にc軸格子定数とa軸格子定数の制御が可能であり、かつ基板上にヘテロエピタキシャル成長できる材料であれば、同様に用いることができることは明らかである。また、上記の例では基板をSiで構成するとしたが、窒化物半導体をヘテロエピタキシャル成長させることができる他の単結晶材料、例えばサファイアやSiC等を基板の材料として用いることもできる。
また、上記の例では、この半導体装置がHEMTである場合について記載したが、これ以外においても、能動層中におけるキャリア層をノンドープとし、キャリア層よりも下側の層に高い絶縁性が要求される半導体装置であれば、上記の構成によって同様の効果を奏することは明らかである。一般に、キャリア層の面内方向に電流を流して駆動する半導体装置(例えばMESFET等)であれば、こうした特性が要求されるため、上記の構成は有効である。
10 半導体装置
11 基板
20 バッファ層
21 超格子層(第1の領域)
22 拡散防止下部層
23 拡散防止層(第2の領域)
24 拡散防止上部層
30 キャリア層(電子走行層)
211 AlN層
212 GaN層

Claims (6)

  1. 基板と、当該基板の上に形成され窒化物半導体からなるバッファ層と、当該バッファ層の上に形成され窒化物半導体からなりかつ動作時にキャリアが流れるキャリア層と、を具備する半導体装置であって、
    前記バッファ層は、膜厚方向において、
    不純物を含む第1の領域と、
    当該第1の領域と前記キャリア層との間に形成され、c軸格子定数が前記膜厚方向における前記第1の領域から前記キャリア層の間において極大値をとる第2の領域と、
    を少なくとも具備することを特徴とする半導体装置。
  2. 前記バッファ層は、膜厚方向において、前記第2の領域と前記第1の領域との間に、前記第2の領域よりもc軸格子定数が小さな領域を備えることを特徴とする請求項1に記載の半導体装置。
  3. 前記バッファ層は、膜厚方向において、前記第2の領域と前記キャリア層との間に、前記第2の領域よりもc軸格子定数が小さな領域を備えることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記バッファ層及び前記キャリア層を構成する材料は、いずれもBAlInGa1−x−y−zN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z≦1)で表される組成を具備することを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置。
  5. 前記第1の領域は、GaNとAlNとが交互に複数層積層された構造を具備することを特徴とする請求項1から請求項4までのいずれか1項に記載の半導体装置。
  6. 前記第2の領域は、前記キャリア層よりも高い不純物濃度を有することを特徴とする請求項1から請求項5までのいずれか1項に記載の半導体装置。
JP2011043815A 2011-03-01 2011-03-01 半導体装置 Pending JP2012182283A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011043815A JP2012182283A (ja) 2011-03-01 2011-03-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011043815A JP2012182283A (ja) 2011-03-01 2011-03-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2012182283A true JP2012182283A (ja) 2012-09-20

Family

ID=47013239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011043815A Pending JP2012182283A (ja) 2011-03-01 2011-03-01 半導体装置

Country Status (1)

Country Link
JP (1) JP2012182283A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116389A (ja) * 2012-12-07 2014-06-26 Hitachi Metals Ltd 窒化物半導体エピタキシャルウェハ
JP2015122482A (ja) * 2013-11-25 2015-07-02 国立大学法人名古屋大学 Iii族窒化物半導体装置とその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
WO2009113458A1 (ja) * 2008-03-13 2009-09-17 昭和電工株式会社 Iii族窒化物半導体素子及びその製造方法、iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010182812A (ja) * 2009-02-04 2010-08-19 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2010225703A (ja) * 2009-03-19 2010-10-07 Sanken Electric Co Ltd 半導体ウェーハ及び半導体素子及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
WO2009113458A1 (ja) * 2008-03-13 2009-09-17 昭和電工株式会社 Iii族窒化物半導体素子及びその製造方法、iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010182812A (ja) * 2009-02-04 2010-08-19 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2010225703A (ja) * 2009-03-19 2010-10-07 Sanken Electric Co Ltd 半導体ウェーハ及び半導体素子及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116389A (ja) * 2012-12-07 2014-06-26 Hitachi Metals Ltd 窒化物半導体エピタキシャルウェハ
JP2015122482A (ja) * 2013-11-25 2015-07-02 国立大学法人名古屋大学 Iii族窒化物半導体装置とその製造方法

Similar Documents

Publication Publication Date Title
US9685323B2 (en) Buffer layer structures suited for III-nitride devices with foreign substrates
US8426893B2 (en) Epitaxial substrate for electronic device and method of producing the same
JP5919703B2 (ja) 半導体装置
JP4458223B2 (ja) 化合物半導体素子及びその製造方法
US20120126239A1 (en) Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
KR102292543B1 (ko) 화합물 반도체, 그 제조 방법 및 질화물 반도체
US8785942B2 (en) Nitride semiconductor substrate and method of manufacturing the same
WO2013168371A1 (ja) エピタキシャル基板、半導体装置及び半導体装置の製造方法
JP5384450B2 (ja) 化合物半導体基板
US20200266292A1 (en) Composite substrates of conductive and insulating or semi-insulating silicon carbide for gallium nitride devices
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
JP5810521B2 (ja) 高電子移動度トランジスタ
JP2012182283A (ja) 半導体装置
WO2016059923A1 (ja) 窒化物半導体およびそれを用いた電子デバイス
JP2007250727A (ja) 電界効果トランジスタ
WO2015115126A1 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP4122871B2 (ja) リン化硼素層の製造方法及びリン化硼素系半導体素子
US8569796B2 (en) Semiconductor wafer and semiconductor device having multilayered nitride semiconductor layer
JP2011258782A (ja) 窒化物半導体基板
WO2023238852A1 (ja) 窒化物半導体装置
JP4635444B2 (ja) 電界効果トランジスタ用エピタキシャルウエハ
JP5917849B2 (ja) 半導体基板および電子デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150331