JP2014116389A - 窒化物半導体エピタキシャルウェハ - Google Patents

窒化物半導体エピタキシャルウェハ Download PDF

Info

Publication number
JP2014116389A
JP2014116389A JP2012268015A JP2012268015A JP2014116389A JP 2014116389 A JP2014116389 A JP 2014116389A JP 2012268015 A JP2012268015 A JP 2012268015A JP 2012268015 A JP2012268015 A JP 2012268015A JP 2014116389 A JP2014116389 A JP 2014116389A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
film thickness
wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012268015A
Other languages
English (en)
Other versions
JP6154604B2 (ja
Inventor
Takeshi Tanaka
丈士 田中
Yoshinobu Narita
好伸 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2012268015A priority Critical patent/JP6154604B2/ja
Publication of JP2014116389A publication Critical patent/JP2014116389A/ja
Application granted granted Critical
Publication of JP6154604B2 publication Critical patent/JP6154604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】電界効果型トランジスタを製造する際に、同等性能のトランジスタを同一半導体ウェハから高歩留りで取得可能な窒化物半導体エピタキシャルウェハを提供する。
【解決手段】少なくとも、基板2と、第一の窒化物半導体層4と、該第一の窒化物半導体層4上に形成され第一の窒化物半導体層4よりも電子親和力の小さい第二の窒化物半導体層5と、を備えた窒化物半導体エピタキシャルウェハにおいて、第二の窒化物半導体層5の膜厚の標準偏差を膜厚の平均値で除して100を乗じ基準化した値が5%未満であり、シート抵抗の光照射有無による変動が10%未満である。
【選択図】図1

Description

本発明は、窒化物半導体エピタキシャルウェハに関するものである。
インジウム、ガリウム、アルミニウム、および窒素からなる窒化物半導体(窒化物化合物半導体)は、そのIII族元素の組成比を制御することにより紫外光から可視光の大部分の領域をカバーできる革新的な高効率発光デバイスとして開発が進められ、実用化されている。
また窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐性を有するため、高周波域での高効率・高出力を実現する電子デバイス用材料としても実用化されている。
ところで、同等性能のトランジスタを半導体ウェハから高歩留りで取得するための最低限の要求事項として、当該半導体ウェハのシート抵抗あるいは各半導体層の膜厚がウェハ面内で均一であることが挙げられる。窒化物半導体のウェハ面内均一性に関する従来技術として、特許文献1,2がある。
特開2011−108870号公報 特表2008−544486号公報
しかしながら、窒化物半導体エピタキシャルウェハを材料に用いて電界効果型トランジスタを製造する場合には、上述のようなシート抵抗や各半導体層(窒化物半導体エピタキシャル層)の膜厚の均一性を要求するのみでは不十分である。
これは、窒化物半導体エピタキシャルウェハを材料に用いる電界効果型トランジスタが、既存のシリコンやガリウム砒素などを基板材料として用いるデバイスと比較して、高電圧・高電界密度で動作させることを前提としているためである。
より詳細には、半導体デバイス中においては各種の電気的作用を有する欠陥が存在しているが、特に高電圧・高電界密度で動作する電界効果型トランジスタの場合、加速された電子がデバイス中に分布し、当該電子は電子トラッピング欠陥に捕捉されることが頻繁に起こる。電子トラッピング欠陥に捕捉された電子は負の電界を有することから、この負の電界が半導体デバイス中において仮想的なゲート電界として作用し、デバイス中の電子の流れを阻害するように作用する。このような電子の流れの阻害は、デバイスの最高出力や効率、利得などに悪影響を与えてしまう。
このため、窒化物半導体エピタキシャルウェハを材料に用いて電界効果型トランジスタを製造する場合には、特許文献1,2で記載されるようなシート抵抗あるいは各半導体層の膜厚がウェハ面内で均一な状態を実現するだけでは、同等性能のトランジスタを同一半導体ウェハから高歩留りで取得することができない。同等性能のトランジスタを同一半導体ウェハから高歩留りで取得するためには、シート抵抗あるいは各半導体層の膜厚がウェハ面内で均一な状態を実現すると同時に、電子トラッピング欠陥の密度がウェハ面内で均一な状態を実現することが必須となる。
しかしながら、このような複数の要求事項を同時に満たすことは、従来の技術、特に窒化物半導体エピタキシャル層の主製法であるMOVPE法(有機金属気相成長法)においては困難であった。その理由を以下で述べる。
MOVPE法においては、原料ガスは窒素、水素、アルゴンなどのキャリアガスと共に1000℃程度の温度に加熱された基板上に供給され、原料ガスが基板表面付近に到達すると、熱により反応して基板表面に窒化物半導体エピタキシャル層が形成される、という成長プロセスが生じる。
この成長プロセスにおいて、窒化物半導体エピタキシャル層の膜厚をウェハ面内で均一に製膜するためには、原料ガスをウェハ面内に均一に供給することが特に重要であるが、一方で、基板温度は低めにすることが望ましい。これは、ウェハ面内の基板温度に分布がある場合には、反応速度も面内で不均一となってしまい、特にこの傾向は高い基板温度で顕著になるためである。
これに対して、電子トラッピング欠陥などの欠陥密度を窒化物半導体エピタキシャル層中で低減するためには、むしろ基板温度は高めにすることが望ましい。これは、高い基板温度が基板表面に付着した原料分子のマイグレーションを促し、表面エネルギーが最小となるモフォロジを形成される駆動力となると共に、原料ガスである有機金属の分解反応を促進して、原料ガスに含まれるメチル基などの窒化物半導体エピタキシャル層への混入を抑止するためである。
このように、窒化物半導体エピタキシャル層の膜厚をウェハ面内で均一に製膜することと、窒化物半導体エピタキシャル層中で電子トラッピング欠陥などの欠陥密度を低減することは、窒化物半導体エピタキシャル層の形成条件上トレードオフの関係にあり、これら二つの要求を同時に満たすことは、従来の技術においては困難であった。
そのため、従来技術においては、窒化物半導体エピタキシャルウェハを材料に用いて電界効果型トランジスタを製造する際には、同等性能のトランジスタを同一半導体ウェハから高歩留りで取得することが困難であった。
本発明は上記事情に鑑み為されたものであり、電界効果型トランジスタを製造する際に、同等性能のトランジスタを同一半導体ウェハから高歩留りで取得可能な窒化物半導体エピタキシャルウェハを提供することを目的とする。
本発明は上記目的を達成するために創案されたものであり、少なくとも、基板と、第一の窒化物半導体層と、該第一の窒化物半導体層上に形成され前記第一の窒化物半導体層よりも電子親和力の小さい第二の窒化物半導体層と、を備えた窒化物半導体エピタキシャルウェハにおいて、前記第二の窒化物半導体層の膜厚の標準偏差を膜厚の平均値で除して100を乗じ基準化した値が5%未満であり、シート抵抗の光照射有無による変動が10%未満である窒化物半導体エピタキシャルウェハである。
前記基板と前記第一の窒化物半導体層との間に、AlN層またはAlNを主成分とする窒化物半導体層を備えてもよい。
前記AlN層またはAlNを主成分とする窒化物半導体層は、ウェハ外周部からウェハ中心部に向かって徐々に膜厚が薄くなるように形成されていてもよい。
前記AlN層またはAlNを主成分とする窒化物半導体層は、下式(1)
膜厚傾斜=(最大膜厚−最小膜厚)/平均膜厚×100 ・・・(1)
で表される膜厚傾斜が、10%以上20%以下であってもよい。
前記AlN層またはAlNを主成分とする窒化物半導体層の表面のスキューネスRskが正であってもよい。
前記基板が、シリコンまたは炭化ケイ素からなってもよい。
本発明によれば、電界効果型トランジスタを製造する際に、同等性能のトランジスタを同一半導体ウェハから高歩留りで取得できる。
本発明の一実施の形態に係る窒化物半導体エピタキシャルウェハの概略的な構成を示す断面図である。 (a)〜(d)は、図1の窒化物半導体エピタキシャルウェハの製造方法の一例を説明する図である。 (a)〜(d)は、本発明との比較のため、従来の窒化物半導体エピタキシャルウェハの製造方法を説明する図である。 本発明の実施例、比較例、従来例における、第二の窒化物半導体層の基準化した膜厚の標準偏差とシート抵抗の光応答を示すグラフ図である。
以下、本発明の実施の形態を添付図面にしたがって説明する。
図1は、本実施の形態に係る窒化物半導体エピタキシャルウェハの概略的な構成を示す断面図である。
図1に示すように、窒化物半導体エピタキシャルウェハ1は、基板2上に、AlN層またはAlNを主成分とする窒化物半導体層(以下、AlN層と省略する)3、GaNからなる第一の窒化物半導体層4、第一の窒化物半導体層4よりも電子親和力の小さいAlGaNからなる第二の窒化物半導体層5、GaN層またはGaNを主成分とする窒化物半導体層(以下、GaN層と省略する)6を、順次形成したものである。
なお、第一の窒化物半導体層4と第二の窒化物半導体層5の界面近傍には、第二の窒化物半導体層5のピエゾ効果もしくは自発分極によって誘起される二次元電子ガス(Two dimentional electron gas)7が存在している。
基板2は、シリコンまたはSiC(炭化ケイ素)からなるものを用いる。本実施の形態では、ポリタイプ6HのSiCからなる基板2を用いた。
AlN層3は、その表面のスキューネスRskが正であり、なおかつ、ウェハ外周部からウェハ中心部に向かって徐々に膜厚が薄くなるように傾斜して(湾曲して)形成されている。
なお、スキューネスRskとは、粗さ曲線のスキューネスとも呼ばれ、基準長さにおける高さ偏差の三乗平均を二乗平均平方根の三乗で除した物理量(無名数)である。スキューネスRskが正である表面形状は、上に鋭く突起した凹凸(主に凸)が存在することを示している。AlN層3の表面のスキューネスRskを正とすること、すなわちAlN層3と第1の窒化物半導体層4との界面の凹凸を大きくすることで、AlN層3中の結晶欠陥を低減し、高周波信号の遮断後の回復を早くすることが可能になる。
また、AlN層3は、下式(1)
膜厚傾斜=(最大膜厚−最小膜厚)/平均膜厚×100 ・・・(1)
で表される膜厚傾斜が、10%以上20%以下に形成される。
本実施の形態では、インターフェロメータ(レーザ干渉計)を用いて、1mm×1mmの領域の膜厚(1mm×1mmの領域での膜厚の平均値)を5mm間隔で縦横に測定し、得られたデータ群の最大値、最小値、平均値をそれぞれ最大膜厚、最小膜厚、平均膜厚として用いた。なお、ウェハ外周から3mmの領域は除外した。AlN層3は、ウェハ外周部からウェハ中心部に向かって徐々に膜厚が薄くなるので、最大膜厚は、ウェハ外周から3mmを除いたエッジ部分の膜厚となり、最小膜厚はウェハ中心部分の膜厚となる。AlN層3の膜厚がインターフェロメータで測定困難な場合、事前に同条件でAlNを厚く形成して測定を行い、その測定結果からAlN層3の実際の膜厚を推定するようにすればよい。
本実施の形態に係る窒化物半導体エピタキシャルウェハ1では、AlN層3の表面のスキューネスRskを正の値に保ちつつ、AlN層3の膜厚をウェハ面内で意図的に不均一とした上で(膜厚を意図的に傾斜させた上で)、比較的高い成長温度で第一の窒化物半導体層4と第二の窒化物半導体層5を形成することにより、第二の窒化物半導体層5の膜厚の標準偏差を膜厚の平均値で除して100を乗じ基準化した値(以下、基準化した膜厚の標準偏差という)を5%未満とし、シート抵抗の光照射有無による変動を10%未満としている。
第二の窒化物半導体層5の膜厚は、X線を用いた回折強度評価(X線ロッキングカーブ)を用いて求めることができる。ここでは、第二の窒化物半導体層5の膜厚の測定を5mm間隔で縦横に行い、膜厚の標準偏差と平均値を求めた。
第二の窒化物半導体層5の基準化した膜厚の標準偏差は、極力小さい方が好ましいことは言うまでもなく、実用性を考慮すると、5%未満に保つことができれば工業上優位であるといえる。
また、シート抵抗の光照射有無による変動(以下、シート抵抗の光応答という)とは、米国LEHIGHTON社製の非破壊測定器等の測定器を用いてシート抵抗を計測する際に、自然光または蛍光灯下で測定したシート抵抗値をRs(Light)とし、次に測定器全体、または測定器のプローブ部とウェハを含む領域のみを暗幕で覆った後で測定したシート抵抗をRs(Dark)としたとき、下式
光応答(%)={Rs(Dark)−Rs(Light)}
/Rs(Light)×100
で求められる値である。
一般に、シート抵抗の光応答は、ウェハ中の電子トラッピング欠陥などの欠陥密度を間接的に評価する尺度として用いられている。半導体は光照射を受けている間、内部の準位から放出されるキャリアはほぼ常に励起された状態になる一方で、半導体がダーク雰囲気に置かれるとこれらキャリアは電子トラッピング欠陥などの欠陥準位に捉えられ、結果としてダーク雰囲気中においては半導体中のフリーキャリアは減少する。フリーキャリアの減少はシート抵抗の増大につながるため、シート抵抗の光応答はウェハ中の電子トラッピング欠陥などの欠陥密度を間接的に評価する尺度となる。
このシート抵抗の光応答は、極力小さいことが好ましいことは言うまでもなく、実用性を考慮すると、10%未満(より好ましくは5%未満)に保つことができれば工業上優位であるといえる。
次に、本実施の形態に係る窒化物半導体エピタキシャルウェハ1の製造方法の一例を図2を用いて説明する。
本実施の形態では、上述のように、基板2と第一の窒化物半導体層4との間に設けるAlN層3をMOVPE法で成長する工程において、その表面のスキューネスRskを正の値に保ちつつ、その膜厚のウェハ面内分布を意図的に不均一とした上で、比較的高い成長温度で第一の窒化物半導体層4と第二の窒化物半導体層5を形成する。
まず、図2(a)に示すように、ポリタイプ4Hまたはポリタイプ6HのSiCからなる基板2を用意し、この基板2を、MOVPE炉内に設置されたサセプター21のウェハポケット22に収容する。
サセプター21としては、グラファイトを主材とし、SiC薄膜でコーティングされたものを用いる。基板2は、サセプター21の背面に設置された複数のヒーター(図示せず)から、サセプター21を介して、高温に加熱される。
基板2の表面の温度分布は、サセプター21の温度分布、およびサセプター21と基板2の接触状態(基板2の反りやウェハポケット22の底面加工状態)に依存する。サセプター21の背面に設置された複数のヒーターの出力バランスを適切に調整することにより、サセプター21の温度を均一にしたり傾斜を付けることが可能であり、これにより、基板2の表面の温度分布を制御することが可能である。
また、サセプター21の温度分布を一定とした場合でも、ウェハポケット22の底面加工状態により、基板2の表面の温度分布を制御することが可能である。ウェハポケット22の底面加工状態として、最も一般的なものは平坦な状態であるが、ウェハポケット22の底面をテーパー加工あるいは段差加工することで、サセプター21と基板2の接触状態を面内で不均一とすることも可能である。
本実施の形態では、サセプター21の温度分布を一定とし、サセプター21のウェハポケット22の底面に段差加工を施した。具体的には、ウェハポケット22の外周部に溝23を形成し、基板2の周縁部とサセプター21間に空間を形成するようにした。
本実施の形態では、基板2として径が3インチ、厚さが約350μmであるものを用いたため、ウェハポケット22の深さが約350μmのサセプター21を使用する。溝23の深さ、すなわちウェハポケット22の中心部と溝23の底面との段差は、エピタキシャル成長条件や基板2の特性など各種パラメータに応じて最適に設定されるが、ここでは20μmとした。また、溝23の幅は、ウェハポケット22の径の1/4とした。
基板2をウェハポケット22に収容した後、NH3を含まないH2/N2混合ガスフロー雰囲気中で1175℃の設定温度により5分間加熱処理する。この加熱により、SiCからなる基板2の表面が清浄化される。
なお、ここでいう設定温度の値は、つまりサセプター21の温度である。本実施の形態では、ウェハポケット22の外周部に溝23が形成されているため、当該溝23を形成した位置ではウェハポケット22の中心部と比べて熱伝導が劣っており、基板2の最表面での温度は、中心部で高く、外周部で低くなる。設定温度を1175℃とすると、基板2の最表面での温度は、例えば、中心部で1175℃、外周部で1150℃となる。
その後、設定温度を1175℃に保ったまま、MOVPE装置の反応炉であるリアクターにH2/NH3混合ガスを25秒間導入する。このアンモニアガスフローにより、引き続くAlN層3の形成ステップにおいて窒素原子の脱離を防ぎ、AlN層3の高品質化を行う。
次に、図2(b)に示すように、設定温度を1175℃に保ったまま、原料としてアンモニアガスとトリメチルアルミニウム(TMA)を用いて、基板2上にAlN層3を形成する。図2(b)では、AlN層3が形成されつつある状態を示している。
このとき、上述のように、基板2の最表面の温度は、中心部で高く外周部で低くなっているため、AlN層3の厚さは、中心部で薄く、外周部で厚くなる。AlNは高温に加熱された基板2上にアルミニウム原料、および窒素原料が供給され、これらが反応することで形成されるが、基板2の温度を高くすると、アルミニウム原料と窒素原料は基板2の表面に到達する直前までに激しく先行反応し、その大部分が基板2の表面に付着することなく排出されてしまう。そのため、基板2の最表面の温度が高い領域では基板2上に形成されるAlN層3の膜厚は薄く、温度が低い領域では基板2上に形成されるAlN層3の膜厚は厚くなる。その結果、基板2上に形成されるAlN層3の厚さは、中心部で薄く、外周部で厚くなる。ここでは、AlN層3の平均膜厚が12nm、膜厚傾斜が12%となるようにAlN層3を形成した。
AlN層3を形成すると、図2(c)に示すように、基板2上にAlN層3を形成したウェハは、全体的に凸状に反る。これは、基板2に用いるSiCとAlNには物理定数としての格子定数に違いがあり、これに起因する格子不整合によって反りが引き起こされるためである。
SiCからなる基板2上にAlN層3が形成されたウェハは凸型に反るため、その外周部がウェハポケット22に形成された溝23に入り込むことになり、ウェハ全体が平均して均一性よくサセプター21側から熱(熱伝導および輻射熱)を受けることが可能になる。その結果、基板2上にAlN層3を形成したウェハの最表面の温度は、中心部と外周部でほぼ一定(例えば1170℃)となる。
その後、MOVPE装置のリアクターを、H2/NH3比を3(≦4となるように)とし、H2/NH3ガス混合雰囲気中で1000℃の設定温度まで冷却する。
その後、図2(d)に示すように、設定温度1000℃のもと、原料としてアンモニアガスとトリメチルガリウム(TMG)を用いてAlN層3上に膜厚480nmのGaNからなる第一の窒化物半導体層4を形成し、引き続いて、その第一の窒化物半導体層4上に、原料としてアンモニアガスとTMAおよびTMGを用いて、膜厚30nmのAlGaNからなる第二の窒化物半導体層5を形成し、その第二の窒化物半導体層5上にさらにGaN層6を形成する。
図2(c)で示したとおり、基板2上にAlN層3が形成されたウェハの最表面の温度は、中心部と外周部とでほぼ一定となっていることから、第一の窒化物半導体層4、第二の窒化物半導体層5、およびGaN層6それぞれの形成時において、原料の先行反応はウェハ面内全域で均一に生じる。そのため、品質の高い(欠陥密度が低い)結晶を得るために高温領域で結晶成長を行った場合であっても、第一の窒化物半導体層4、第二の窒化物半導体層5、およびGaN層6の3層の膜厚をウェハ面内で均一にすることが可能になる。このときの第二の窒化物半導体層5の基準化した膜厚の標準偏差は4.5%であり、シート抵抗の光照射有無による変動は2.0%であった。
電界効果型トランジスタ用途として窒化物半導体エピタキシャルウェハ1を用いる場合、第二の窒化物半導体層5とGaN層6がトランジスタの抵抗特性を支配的に決定することから、第二の窒化物半導体層5とGaN層6の膜厚をウェハ面内で均一に形成することは、工業的に有利となる。
なお、本実施の形態では、一例として、ウェハポケット22の外周部に溝23を形成したサセプター21を用いる場合を説明したが、ウェハポケット底面の加工形状はこれに限定されるものではなく、AlN層3形成後の反りの影響を考慮して、第一の窒化物半導体層4、第二の窒化物半導体層5、およびGaN層6の形成時のウェハ最表面の温度分布が均一にできる構成であれば、どのような加工形状であってもよい。つまり、基板2の反り方やエピタキシャル成長の温度シーケンスによっては、ウェハポケット22の底面の加工形状をテーパー状にするなど様々な選択肢があり得る。
以上により、本実施の形態に係る窒化物半導体エピタキシャルウェハ1が得られる。
次に、本発明との比較のために、図3を用いて、従来の窒化物半導体エピタキシャルウェハの製造方法を説明しておく。
図3(a)に示すように、従来の窒化物半導体エピタキシャルウェハの製造方法では、ウェハポケット32の底面が平坦に加工されたサセプター31を用いる以外は、上述の本実施の形態に係る窒化物半導体エピタキシャルウェハの製造方法と同じである。
まず、サセプター31のウェハポケット32に基板42を収容し、基板42の清浄化とアンモニアガスフローの工程を行う。このとき、設定温度を1175℃とすると、基板42の表面温度は1175℃でほぼ均一になる。
その後、図3(b)に示すように、基板42上にAlN層43を形成する。基板42の表面温度が均一であるため、均一な膜厚のAlN層43が形成される。
図3(c)に示すように、基板42上にAlN層43を形成すると、基板42とAlN層43の格子定数の差により凸状の反りが生じる。ここではウェハポケット32の底面が平坦であるため、ウェハに凸状の反りが生じると、ウェハの中心部においてサセプターとの接触性が悪化し、ウェハの最表面の温度は、中心部で低く、外周部で高くなる。
よって、図3(d)に示すように、第一の窒化物半導体層44、第二の窒化物半導体層45、およびGaN層46それぞれの形成時において、原料の先行反応はウェハ面内で不均一に生じることになり、各層44,45,46の膜厚は、原料の先行反応による消費が少ない中心部で厚く、原料の先行反応による消費が多いウェハ外周部で薄くなる。
その結果、窒化物半導体エピタキシャルウェハ41では、電界効果型トランジスタ用途として用いる場合にトランジスタの抵抗特性を支配的に決定する第二の窒化物半導体層45とGaN層46の膜厚が、ウェハ面内で不均一となってしまう。
次に、図2で説明した方法を用いて、溝23の深さを変えることにより、AlN層3のウェハ面内における膜厚傾斜を10%,12%,20%とした実施例の窒化物半導体エピタキシャルウェハ1を作成し、その第二の窒化物半導体層5の基準化した膜厚の標準偏差と、シート抵抗の光応答を測定した。
同様に、図3で説明した方法を用いて、エピタキシャル成長前の状態で反り方が異なる基板42を適宜選択し、AlN層43のウェハ面内における膜厚傾斜を1%,2%,3%,4%とした従来例の窒化物半導体エピタキシャルウェハ41を作成し、その第二の窒化物半導体層45の基準化した膜厚の標準偏差と、シート抵抗の光応答を測定した。
さらに、比較のため、エピタキシャル成長前の状態で反り方が異なる基板を適宜選択し、AlN層のウェハ面内における膜厚傾斜を6%,7%,8%,9%とした比較例の窒化物半導体エピタキシャルウェハを作成し、その第二の窒化物半導体層の基準化した膜厚の標準偏差と、シート抵抗の光応答を測定した。
実施例、従来例、比較例の測定結果をまとめて図4に示す。なお、図4における各プロットに添えられた数値は膜厚傾斜の値を示している。
図4に示すように、AlN層3の膜厚傾斜を10%,12%,20%とした実施例では、第二の窒化物半導体層5の基準化した膜厚の標準偏差はそれぞれ4.0%,2.0%,1.0%であり、シート抵抗の光照射有無による変動はそれぞれ1.5%,4.5%,5.0%であった。このように、AlN層3の膜厚傾斜を10%以上20%以下とした実施例の窒化物半導体エピタキシャルウェハ1では、第二の窒化物半導体層5の基準化した膜厚の標準偏差(AlGaN層の基準化した膜厚の標準偏差)が5%未満、シート抵抗の光応答の光照射有無による変動が10%未満と、共に小さい値となっている。なお、本実施の形態では基板2として3インチ径のものを用いたが、2〜8インチ径の基板2においても同等の結果が得られた。
これに対して、膜厚傾斜を10%未満とした比較例、従来例では、第二の窒化物半導体層の基準化した膜厚の標準偏差と、シート抵抗の光応答はトレードオフの関係となっており、特に比較例においては、第二の窒化物半導体層の基準化した膜厚の標準偏差が小さいほど、シート抵抗の光応答が大きくなる傾向にあることが分かる。
以上説明したように、本実施の形態に係る窒化物半導体エピタキシャルウェハ1では、第二の窒化物半導体層5の基準化した膜厚の標準偏差が5%未満であり、シート抵抗の光照射有無による変動が10%未満である。よって、窒化物半導体エピタキシャルウェハ1によれば、電界効果型トランジスタを製造する際に、同等性能のトランジスタを同一半導体ウェハから高歩留りで取得することが可能になる。
本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。
1 窒化物半導体エピタキシャルウェハ
2 基板
3 AlN層(AlN層またはAlNを主成分とする窒化物半導体層)
4 第一の窒化物半導体層
5 第二の窒化物半導体層
6 GaN層(GaN層またはGaNを主成分とする窒化物半導体層)

Claims (6)

  1. 少なくとも、基板と、第一の窒化物半導体層と、該第一の窒化物半導体層上に形成され前記第一の窒化物半導体層よりも電子親和力の小さい第二の窒化物半導体層と、を備えた窒化物半導体エピタキシャルウェハにおいて、
    前記第二の窒化物半導体層の膜厚の標準偏差を膜厚の平均値で除して100を乗じ基準化した値が5%未満であり、シート抵抗の光照射有無による変動が10%未満である
    ことを特徴とする窒化物半導体エピタキシャルウェハ。
  2. 前記基板と前記第一の窒化物半導体層との間に、AlN層またはAlNを主成分とする窒化物半導体層を備えた
    請求項1記載の窒化物半導体エピタキシャルウェハ。
  3. 前記AlN層またはAlNを主成分とする窒化物半導体層は、ウェハ外周部からウェハ中心部に向かって徐々に膜厚が薄くなるように形成されている
    請求項2記載の窒化物半導体エピタキシャルウェハ。
  4. 前記AlN層またはAlNを主成分とする窒化物半導体層は、下式(1)
    膜厚傾斜=(最大膜厚−最小膜厚)/平均膜厚×100 ・・・(1)
    で表される膜厚傾斜が、10%以上20%以下である
    請求項3記載の窒化物半導体エピタキシャルウェハ。
  5. 前記AlN層またはAlNを主成分とする窒化物半導体層の表面のスキューネスRskが正である
    請求項3または4記載の窒化物半導体エピタキシャルウェハ。
  6. 前記基板が、シリコンまたは炭化ケイ素からなる
    請求項1〜5いずれかに記載の窒化物半導体エピタキシャルウェハ。
JP2012268015A 2012-12-07 2012-12-07 窒化物半導体エピタキシャルウェハ Active JP6154604B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012268015A JP6154604B2 (ja) 2012-12-07 2012-12-07 窒化物半導体エピタキシャルウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012268015A JP6154604B2 (ja) 2012-12-07 2012-12-07 窒化物半導体エピタキシャルウェハ

Publications (2)

Publication Number Publication Date
JP2014116389A true JP2014116389A (ja) 2014-06-26
JP6154604B2 JP6154604B2 (ja) 2017-06-28

Family

ID=51172109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012268015A Active JP6154604B2 (ja) 2012-12-07 2012-12-07 窒化物半導体エピタキシャルウェハ

Country Status (1)

Country Link
JP (1) JP6154604B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032803A (ja) * 2003-07-08 2005-02-03 Hitachi Cable Ltd 半導体製造方法及び半導体ウェハ
JP2006128536A (ja) * 2004-11-01 2006-05-18 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びそれから切り出した半導体素子
JP2006310403A (ja) * 2005-04-26 2006-11-09 Kyocera Corp エピタキシャル基板およびそれを用いた半導体装置並びにその製造方法
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2008544486A (ja) * 2005-06-10 2008-12-04 クリー, インコーポレイティッド 直径100ミリメートルの炭化シリコン基板上の高均一性のiii族窒化物エピタキシャル層
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010199377A (ja) * 2009-02-26 2010-09-09 Panasonic Corp トランジスタ実装体及びその製造方法
JP2012182283A (ja) * 2011-03-01 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP2012222284A (ja) * 2011-04-13 2012-11-12 Ibiden Co Ltd エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032803A (ja) * 2003-07-08 2005-02-03 Hitachi Cable Ltd 半導体製造方法及び半導体ウェハ
JP2006128536A (ja) * 2004-11-01 2006-05-18 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びそれから切り出した半導体素子
JP2006310403A (ja) * 2005-04-26 2006-11-09 Kyocera Corp エピタキシャル基板およびそれを用いた半導体装置並びにその製造方法
JP2008544486A (ja) * 2005-06-10 2008-12-04 クリー, インコーポレイティッド 直径100ミリメートルの炭化シリコン基板上の高均一性のiii族窒化物エピタキシャル層
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010199377A (ja) * 2009-02-26 2010-09-09 Panasonic Corp トランジスタ実装体及びその製造方法
JP2012182283A (ja) * 2011-03-01 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP2012222284A (ja) * 2011-04-13 2012-11-12 Ibiden Co Ltd エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法

Also Published As

Publication number Publication date
JP6154604B2 (ja) 2017-06-28

Similar Documents

Publication Publication Date Title
JP5445694B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP6063035B2 (ja) 成膜方法、半導体発光素子の製造方法、半導体発光素子、照明装置
WO2011108706A1 (ja) 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法
CN108258091B (zh) 一种发光二极管波长控制方法
US20150214049A1 (en) Silicon carbide semiconductor device manufacturing method
US9196480B2 (en) Method for treating group III nitride substrate and method for manufacturing epitaxial substrate
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP7429522B2 (ja) Iii族窒化物積層基板および半導体素子
JP6154604B2 (ja) 窒化物半導体エピタキシャルウェハ
US20140319544A1 (en) Apparatus and method for fabricating epi wafer and epi wafer
JP2013211442A (ja) 窒化物半導体エピタキシャルウェハの製造方法
JP2023042593A (ja) SiCエピタキシャルウェハ
KR102565964B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP5588296B2 (ja) エピタキシャル成長方法及びエピタキシャルウェハ
JP6962463B2 (ja) Iii族窒化物半導体基板の製造方法
JP2005032803A (ja) 半導体製造方法及び半導体ウェハ
JP4539105B2 (ja) 窒化物半導体デバイスの製造方法
JP2012174731A (ja) 気相成長方法、及び気相成長方法により形成された化合物半導体膜
JP2007227494A (ja) 発光素子形成用の積層構造体、発光素子、および発光素子の製造方法
JP5898347B2 (ja) 発光素子の製造方法
JP2004099405A (ja) 窒化物半導体積層体及びその成長方法
JP6196859B2 (ja) ウエハ搭載用部材
JP2006012951A (ja) 気相成長装置
JP7185996B2 (ja) 化合物半導体の製造方法
KR102339608B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151120

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20151130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170602

R150 Certificate of patent or registration of utility model

Ref document number: 6154604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350