CN103094315A - 化合物半导体器件及其制造方法以及电子电路 - Google Patents

化合物半导体器件及其制造方法以及电子电路 Download PDF

Info

Publication number
CN103094315A
CN103094315A CN2012103851270A CN201210385127A CN103094315A CN 103094315 A CN103094315 A CN 103094315A CN 2012103851270 A CN2012103851270 A CN 2012103851270A CN 201210385127 A CN201210385127 A CN 201210385127A CN 103094315 A CN103094315 A CN 103094315A
Authority
CN
China
Prior art keywords
compound semiconductor
electrode
semiconductor layer
multilayer structure
cap rock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103851270A
Other languages
English (en)
Inventor
西森理人
多木俊裕
吉川俊英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103094315A publication Critical patent/CN103094315A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

本发明涉及化合物半导体器件及其制造方法以及电子电路。化合物半导体器件包括：其中形成有载流子的第一化合物半导体层；设置在第一化合物半导体层上方的供给载流子的第二化合物半导体层；以及设置在第二化合物半导体层上方的第三化合物半导体层，其中第三化合物半导体层包括载流子浓度高于第二化合物半导体层的载流子浓度的区域。

Description

化合物半导体器件及其制造方法以及电子电路
技术领域
本文中讨论的实施方案涉及化合物半导体器件、制造该化合物半导体器件的方法，以及电子电路。
背景技术
氮化物半导体具有例如高的饱和电子漂移速度和宽的带隙的特性，从而用在高电压高功率半导体器件中。例如，作为氮化物半导体的氮化镓(GaN)具有3.4eV带隙，其大于硅(Si)的带隙(1.1eV)和砷化镓(GaAs)的带隙(1.4eV)二者，并且还具有高的击穿场强。因此，GaN用作用于在获得高压操作和高功率的电源中使用的半导体器件的材料。
场效应晶体管例如高电子迁移率晶体管(HEMT)使用氮化物半导体。例如，在作为GaN基HEMT(GaN-HEMT)类型的氮化铝镓/氮化镓HEMT(AlGaN/GaN HEMT)中，GaN用作电子传输层并且AlGaN用作电子供给层。在AlGaN/GaN HEMT中，由于AlGaN的自发极化以及在AlGaN中通过由于GaN与AlGaN之间的晶格常数差异产生的应变所诱导的压电极化，所以获得高浓度的二维电子气(2DEG)。因此，AlGaN/GaN HEMT可能用作高效率开关元件或用于电动车辆的高电压功率器件等。
在由氮化物半导体制成的高电子迁移率晶体管(HEMT)中，当在高的漏极电压下操作时，漏极电流降低(此现象在下文中称为“电流崩塌”)。电流崩塌是由存在于半导体表面上的陷获能级所引起的。位于栅电极与漏电极之间并且集中在栅电极的边缘和漏电极的边缘的电场越强，则漏极电流越小。器件性能因电流崩塌而劣化。
考虑到前述问题完成了实施方案，实施方案的一个目的是提供具有相对简单的构造以减少电流崩塌发生并且其中降低器件性能劣化的高可靠性高压化合物半导体器件，以及提供制造该化合物半导体器件的方法。
在日本特开第2010-278150号公报、日本特开第2006-134935号公报、或国际公开第WO 2007/108055号公报等中，公开了相关技术。
发明内容
根据本实施方案的一个方面，化合物半导体器件包括：其中形成有载流子的第一化合物半导体层；设置在第一化合物半导体层上方的供给载流子的第二化合物半导体层；设置在第二化合物半导体层上方的第三化合物半导体层，其中第三化合物半导体层包括载流子浓度高于第二化合物半导体层的载流子浓度的区域。
根据本实施方案，提供了具有相对简单的构造以减少电流崩塌发生并且其中降低器件性能劣化的高可靠性高压化合物半导体器件。
通过特别是在权利要求中指出的元件和组合来实现和获得本发明的目的和优点。
应当理解，之前的一般性描述和之后的详细描述均是示例性和说明性的，而不限制所要求保护的本发明。
附图说明
图1A至图1C示出用于制造化合物半导体器件的一个示例性方法。
图2A至图2C示出用于制造化合物半导体器件的一个示例性方法。
图3A至图3C示出用于制造化合物半导体器件的一个示例性方法。
图4示出用于制造化合物半导体器件的一个示例性方法。
图5示出一个示例性能带图。
图6示出一个示例性能带图。
图7A和图7B示出用于制造化合物半导体器件的一个示例性方法。
图8A和图8B示出用于制造化合物半导体器件的一个示例性方法。
图9A至图9C示出用于制造化合物半导体器件的一个示例性方法。
图10A至图10C示出用于制造化合物半导体器件的一个示例性方法。
图11A至图11C示出用于制造化合物半导体器件的一个示例性方法。
图12A至图12C示出用于制造化合物半导体器件的一个示例性方法。
图13A至图13C示出用于制造化合物半导体器件的一个示例性方法。
图14A和图14B示出用于制造化合物半导体器件的一个示例性方法。
图15A至图15C示出用于制造化合物半导体器件的一个示例性方法。
图16A和图16B示出用于制造化合物半导体器件的一个示例性方法。
图17A至图17C示出漏极电压与漏极电流之间的一个示例性关系。
图18A至图18C示出用于制造化合物半导体器件的一个示例性方法。
图19A至图19C示出用于制造化合物半导体器件的一个示例性方法。
图20示出一个示例性电源装置；以及
图21示出一个示例性高频放大器。
具体实施方式
图1A至图1C、图2A至图2C、以及图3A至图3C示出用于制造化合物半导体器件的一个示例性方法。该化合物半导体器件可以是例如肖特基型AlGaN/GaN HEMT。
如图1A所示，在用于生长的衬底例如碳化硅(SiC)衬底1上形成化合物半导体多层结构2。用于生长的衬底的实例可以包括SiC衬底、硅衬底、蓝宝石衬底、GaAs衬底、以及GaN衬底。该衬底可以是半绝缘的或者是导电的。该化合物半导体多层结构2包括缓冲层2a、电子传输层2b、中间层2c、电子供给层2d、以及盖层2e。
在化合物半导体器件的操作期间，在电子传输层2b中在其与电子供给层2d的界面例如中间层2c的附近生成二维电子气体(2DEG)。2DEG是基于电子传输层2b的化合物半导体例如GaN与电子供给层2d的化合物半导体例如AlGaN之间的晶格参数差异生成的。
通过例如金属有机气相外延(MOVPE)在SiC衬底1上生长每个化合物半导体。可以使用分子束外延(MBE)等来代替MOVPE。将分别对应于缓冲层2a、电子传输层2b、中间层2c、电子供给层2d以及盖层2e的化合物半导体逐次沉积在SiC衬底上方。使用氮化铝(AlN)形成缓冲层2a以具有约5nm的厚度。使用未掺杂的GaN(i-GaN)形成电子传输层2b以具有约1μm的厚度。使用i-AlGaN(i-Al0.25Ga0.75N)形成中间层2c以具有约5nm的厚度。使用n-AlGaN形成电子供给层2d以具有约20nm的厚度。盖层2e具有多层结构，该多层结构包括三个化合物半导体子层并且以如下方式形成：将具有约5nm的厚度的n-GaN子层2e1、具有约3nm的厚度的AlN子层2e2和具有约3nm的厚度的n-GaN子层2e3以此顺序来沉积。可以使用AlGaN代替AlN来形成缓冲层2a，或者可以按照通过低温外延生长GaN的方式来形成缓冲层2a。
可以使用作为铝源的三甲基铝(TMAl)气体与氨(NH3)气体的混合物作为生长AlN的源气体。可以使用作为镓源的三甲基镓(TMGa)与NH3气体的混合物作为生长GaN的源气体。可以使用TMAl气体、TMGa气体和NH3气体的混合气体作为生长AlGaN的源气体。TMAl气体和TMGa气体中的每一个的供给和流量可以根据待生长的化合物半导体层来适当地设定。作为共用气体的NH3气体的流量可以是约100sccm至10LM。生长压力可以是约50托至300托。生长温度可以是约1000℃至1200℃。
当AlGaN和GaN形成为n型时，例如当形成电子供给层2d(n-AlGaN)及n-GaN子层2e1和2e3时，将n型杂质添加到源气体。例如，在以给定流量将包含硅的硅烷(SiH4)气体添加到源气体之后，AlGaN和GaN掺杂有硅。硅的掺杂浓度可以是例如约2×1018cm-3。
如图1B所示，形成隔离结构3。在图1C及后续图中可省略该隔离结构3。例如，将氩气注入到化合物半导体多层结构2的隔离区域中。隔离结构3形成在SiC衬底1的表面部分和化合物半导体多层结构2中。隔离结构3在化合物半导体多层结构2上划分出有源区域。可以通过例如浅沟槽隔离(STI)工艺来形成隔离结构3。例如可以使用氯基蚀刻气体来对化合物半导体多层结构2进行干法蚀刻。
如图1C所示，形成光刻胶掩模10。将光刻胶施加于化合物半导体多层结构2的盖层2e，并且通过用紫外光照射来使包括预定用于漏电极5的位置的给定部分开口。在盖层2e上形成光刻胶掩模10，以具有使包括用于漏电极5的预定位置的给定部分露出的开口10a。在开口10a中，露出盖层2e的包括用于漏电极5的预定位置和从该预定位置的端部朝向用于栅电极6的预定位置延伸约1μm的范围的表面部分。
如图2A所示，化合物半导体多层结构2的盖层2e掺杂有n型杂质。通过使用光刻胶掩模10，将n型杂质离子注入到盖层2e的通过开口10a露出的表面部分中。该n型杂质是硅，并且以约5×1012cm-2至1×1016cm-2例如约1×1013cm-2的剂量用加速能量注入，以使得浓度分布的峰值位于盖层2e的n-GaN子层2e1中。或者，注入的n型杂质可以为锗或氧等。当n型杂质的剂量小于约5×1012cm-2时，不能获得比电子供给层2d的载流子浓度高的载流子浓度。当n型杂质的剂量大于约1×1016cm-2时，由于离子注入引起的损伤导致晶体缺陷，因而可能会加剧电流崩塌。当将n型杂质的剂量设定为约5×1012cm-2至1×1016cm-2时，减少晶体缺陷的发生并且可以获得比电子供给层2d的载流子浓度高的载流子浓度。
如图2B所示，在盖层2e中形成高浓度n型部位2eA。通过灰化或使用给定化学溶液的湿法蚀刻来移除光刻胶掩模10。将盖层2e进行退火。注入在盖层2e中的硅被活化，然后在盖层2e中局部地形成高浓度n型部位2eA。该高浓度n型部位2eA可以具有比电子供给层2d的载流子浓度高的载流子浓度和比费米能低的能级。
图4示出用于制造化合物半导体器件的一个示例性的方法。为了控制硅的浓度分布的峰值，如图4所示，可以在盖层2e上形成作为用于硅例如氮化硅(SiN)(或二氧化硅(SiO2)等)的注入掩模7的膜，以具有约20nm至30nm的厚度。在注入掩模7上形成光刻胶掩模10。类似于图2A，注入Si使得Si的浓度分布的峰值位于盖层2e的n-GaN子层2e1中。类似于图2B，移除光刻胶掩模10和注入掩模7，并且通过硅的活化退火来形成高浓度n型部位2eA。
如图2C所示，在用于源电极4的预定位置中和用于漏电极5的预定位置中分别形成电极凹部2A和电极凹部2B。该预定位置位于化合物半导体多层结构2的表面上。将光刻胶施加于化合物半导体多层结构2的表面。通过光刻法处理光刻胶，从而在光刻胶中形成开口，使得通过该开口露出化合物半导体多层结构2的与用于源电极4和漏电极5的预定位置(预定电极位置)对应的表面部分。形成具有开口的光刻胶掩模。
使用光刻胶掩模通过干法蚀刻移除盖层2e的和电子供给层2d的对应于预定电极位置的部分，直到移除电子供给层2d的表面部分。形成露出电子供给层2d的预定电极位置的电极凹部2A和2B。关于蚀刻条件，使用惰性气体例如氩气和氯基气体如Cl2作为蚀刻气体。例如，Cl2的流量可以是30sccm，其压力可以是2Pa，并且输入射频(RF)功率可以是20W。在电极凹部2A和2B中，可以蚀刻盖层2e直到露出盖层2e的中间部分或者直到露出电子供给层2d的表面部分。通过灰化等移除光刻胶掩模。
如图3A所示，形成源电极4和漏电极5。形成用于形成源电极4和漏电极5的光刻胶掩模。例如，使用具有遮蔽结构(visor structure)并且适于气相沉积工艺和剥离工艺的两层光刻胶来形成该光刻胶掩模。将光刻胶掩模施加于化合物半导体多层结构2，并且在光刻胶中形成露出电极凹部2A和2B的开口。形成光刻胶掩模以具有开口。通过气相沉积工艺在具有露出电极凹部2A和2B的开口的光刻胶掩模上沉积电极材料例如钛和铝。Ti层可以具有约10nm的厚度。Al层可以具有约300nm的厚度。通过剥离工艺移除该光刻胶掩模和沉积在其上的钛和铝。将SiC衬底1在氮气氛中在约400℃至1000℃的温度例如约600℃下进行热处理，之后剩余的钛和铝与电子供给层2d欧姆接触。当获得钛和铝与电子供给层2d的欧姆接触时，可以省略热处理。电极凹部2A和2B填充有电极材料的一部分，从而形成源电极4和漏电极5。
如图3B所示，在化合物半导体多层结构2中形成用于栅电极6的电极凹部2C。将光刻胶施加于化合物半导体多层结构2的表面。通过光刻法处理该光刻胶，然后在该光刻胶中形成开口，使得通过该开口露出化合物半导体多层结构2的与用于栅电极6的预定位置(预定电极位置)对应的表面部分。形成具有开口的光刻胶掩模。
使用该光刻胶掩模，通过干法蚀刻移除盖层2e的预定电极位置的部分，例如n-GaN子层2e3的一部分和AlN子层2e2的一部分。蚀刻盖层2e使得露出n-GaN子层2e1的表面，从而形成电极凹部2C。关于蚀刻条件，使用惰性气体例如氩气和氯基气体如Cl2作为蚀刻气体。例如，Cl2的流量可以是30sccm，其压力可以是2Pa，并且输入RF功率可以是20W。通过灰化等移除光刻胶掩模。
如图3C所示，形成栅电极6。形成用于形成栅电极6的光刻胶掩模。例如，使用具有遮蔽结构并且适于气相沉积工艺和剥离工艺的两层光刻胶来形成该光刻胶掩模。将该光刻胶施加于化合物半导体多层结构2，并且在该光刻胶中形成露出n-GaN子层2e1中的电极凹部3C的开口。形成光刻胶掩模以具有开口。
通过例如气相沉积工艺在具有露出电极凹部2C的开口的光刻胶掩模上沉积电极材料例如镍和金。镍层可以具有约30nm的厚度。金层可以具有约400nm的厚度。通过剥离工艺移除光刻胶掩模和沉积在其上的镍和金。该电极凹部2C填充有电极材料的一部分，从而形成栅电极6使得与n-GaN子层2e1处于肖特基接触。
通过例如形成与源电极4、漏电极5和栅电极6耦接的布线的工艺，形成肖特基型AlGaN/GaN HEMT。
图5和图6各自示出一个示例性能带图。图5和图6的每一个中示出的能带图可以是沟道的与AlGaN/GaN HEMT的漏电极靠近的部分的能带图。在图5和图6的每一个中，与漏电极靠近的部分是用R表示的矩形区域。在图5中，与图1至图4所示的化合物半导体器件的构件相同的构件用与以上所使用的附图标记相同的附图标记来表示。
在图5所示的AlGaN/GaN HEMT中，在电子供给层2d上形成具有约5nm的厚度并且由n-GaN制成的盖层101。在图5所示的AlGaN/GaNHEMT中，由于通过向漏电极5施加高的漏极电压而生成的强电场，所以电子被陷获在盖层101的靠近漏电极5的表面部分上。盖层101中的n型杂质的浓度是约2×1018cm-3，并且盖层101的载流子浓度小于电子供给层2d的载流子浓度。因此，陷获的电子引起电流崩塌。降低了在电子传输层2b中生成的载流子的浓度例如2DEG的浓度，从而增加了AlGaN/GaN HEMT的导通电阻。
在图6所示的AlGaN/GaN HEMT中，在电子供给层2d上形成具有三层结构的盖层2e。因此，尽管相对于AlN子层2e2，n-GaN子层2e1的能级较低，但是该能级可以比费米能Ef高。
除了具有这种三层结构的盖层2e之外，还在盖层2e的靠近漏电5的部分(例如位于栅电极6与漏电极5之间并且挨着漏电极5的区域)中形成高浓度n型部位2eA。盖层2e包括n-GaN子层2e1和2e3以及介于它们之间的AlN子层2e2。当通过在形成AlN子层2e2期间将盖层2e进行退火来形成高浓度n型部位2eA时，降低了退火对电子供给层2d等的损伤，因此可获得好的表面形态。该高浓度n型部位2eA具有比电子供给层2d的载流子浓度高的载流子浓度，并且具有比费米能Ef低的能级。因此，由陷获在高浓度n型部位2eA的表面上的电子发出的电力线在该高浓度n型部位2eA终止。陷获在高浓度n型部位2eA上的电子对电子供给层2d的影响降低，从而抑制了在电子供给层2d中生成的2DEG的浓度的降低。
提供了减少电流崩塌发生和器件性能劣化的具有相对简单构造的高可靠性高压肖特基型AlGaN/GaN HEMT。
图7A、7B、8A和8B示出用于制造化合物半导体器件的一个示例性方法。该化合物半导体器件可以是例如肖特基型AlGaN/GaN HEMT。在具有n-GaN单层的盖层的给定区域中局部地形成高浓度n型部位。
如图7A所示，在SiC衬底1上形成化合物半导体多层结构11。化合物半导体多层结构11和图1A至2C中所示的化合物半导体多层结构2形成为使得缓冲层2a、电子传输层2b、中间层2c和电子供给层2d按照此顺序来形成。在电子供给层2d上代替上述盖层2e来形成盖层11a。关于盖层11a，在与用来生长盖层2e的n-GaN子层2e1和2e3的条件基本相同的条件下来形成盖层11a，以具有约5nm的厚度并且包含浓度约为2×1018cm-3的硅。
实施图1B和1C所示的工艺。在盖层11a上形成具有开口10a的光刻胶掩模10。
如图7B所示，盖层11a掺杂有n型杂质。使用光刻胶掩模10，以约5×1012cm-2至1×1016cm-2(例如约1×1013cm-2)的剂量用加速能量将n型杂质例如硅注入到盖层11a的通过开口10a露出的表面部分中，在该表面部分中，浓度分布的峰值位于盖层11a的下部(从盖层11a与电子供给层2d之间的界面延伸到给定厚度的部分)中。注入的n型杂质可以是锗或氧等。当n型杂质的剂量小于约5×1012cm-2时，不能获得比电子供给层2d的载流子浓度高的载流子浓度。当n型杂质的剂量大于约1×1016cm-2时，由于离子注入引起的损伤导致晶体缺陷，并且会加剧电流崩塌。因此，当将n型杂质的剂量设定为约5×1012cm-2至1×1016cm-2时，减少了晶体缺陷的发生并且可以获得比电子供给层2d的载流子浓度高的载流子浓度。
如图8A所示，在盖层11a中形成高浓度n型部位11aA。通过灰化或使用给定化学溶液的湿法蚀刻来移除光刻胶掩模10。将盖层11a进行退火。因此，当注入在盖层2e中的硅被活化后，在盖层11a中局部地形成高浓度n型部位11aA。该高浓度n型部位11aA具有比电子供给层2d的载流子浓度高的载流子浓度和比费米能低的能级。
如图1A至3C所示，可以在盖层11a上形成用于硅的注入掩模，并且可以使用该注入掩模和光刻胶掩模10将n型杂质离子注入到盖层11a中。
在实施图2C至3C所示的工艺之后，获得图8B所示的器件。在形成布线使得与源电极4、漏电极5和栅电极6耦接之后，形成肖特基型AlGaN/GaN HEMT。
在盖层11a的靠近漏电极5的部分(挨着漏电极5的部分)中形成高浓度n型部位11aA。该高浓度n型部位11aA具有比电子供给层2d的载流子浓度高的载流子浓度以及比费米能低的能级。因此，由陷获在高浓度n型部位11aA的表面上的电子发出的电力线在该高浓度n型部位11aA终止。阻挡了陷获在高浓度n型部位11aA上的电子的影响，从而降低了该电子对电子供给层2d的影响；因此减轻了在电子供给层2d中生成的2DEG的浓度的降低。
提供了减少电流崩塌发生和器件性能劣化的具有相对简单构造的高可靠性高压肖特基型AlGaN/GaN HEMT。
图9A至9C和图10A至10C示出用于制造化合物半导体器件的一个示例性方法。该化合物半导体器件可以是例如肖特基型AlGaN/GaNHEMT。在源电极和漏电极下方形成高浓度n型部位。
实施图1A至2A所示的工艺。通过灰化或使用给定化学溶液的湿法蚀刻来移除图9A所示的光刻胶掩模10。
如图9A所示，形成光刻胶掩模20。在将光刻胶施加于化合物半导体多层结构2的盖层2e之后，通过用紫外光照射来使光刻胶的与用于源电极4的预定位置和用于漏电极5的预定位置对应的部分开口。在盖层2e上形成光刻胶掩模20以具有使用于露出源电极4的预定位置的开口20a和使用于露出漏电极5的预定位置的开口20b。通过开口20a，露出盖层2e的与用于源电极4的预定位置对应的部分。通过开口20b，露出盖层2e的与用于漏电极5的预定位置对应的部分(掺杂Si的部分)。
如图9B所示，化合物半导体多层结构2的用于源电极4和漏电极5的预定位置掺杂有n型杂质。使用光刻胶掩模20，将n型杂质离子注入到盖层2e的通过开口20a露出的表面部分以及盖层2e的通过开口20b露出的表面部分(掺杂Si的部分)中。该n型杂质是例如硅，并且以约5×1014cm-2至1×1016cm-2例如约1×1015cm-2的剂量用加速能量注入，以使得浓度分布的峰值位于电子供给层2d的表面附近。代替硅，该注入的n型杂质可以是锗或氧等。可以在源电极4与化合物半导体多层结构2的界面处以及在漏电极5与化合物半导体多层结构2的界面处形成n型杂质的浓度分布的峰值。可以在电子供给层2d的位于源电极4和漏电极5的底表面上的表面部分附近形成n型杂质的浓度分布的峰值。当n型杂质的剂量小于约5×1014cm-2时，源电极4和漏电极5的接触电阻可不减小。当n型杂质的剂量大于约1×1016cm-2时，由于离子注入引起的损伤导致晶体缺陷，因而会使器件性能劣化。当将n型杂质的剂量设定为约5×1014cm-2至1×1016cm-2时，减少了晶体缺陷的发生并且可以减小源电极和漏电极的接触电阻。
如图9C所示，在盖层2e中形成高浓度n型部位2eA、12和13。通过灰化或使用给定化学溶液的湿法蚀刻来移除光刻胶掩模20。将盖层2e进行退火。在注入在盖层2e中的n型杂质(此处为硅)被活化之后，在盖层2e中局部地形成高浓度n型部位2eA、12和13。
高浓度n型部位2eA具有比电子供给层2d的载流子浓度高的载流子浓度以及比费米能低的能级。在高浓度n型部位12和13中，由于n型杂质的高浓度，所以减小了源电极4和漏电极5的接触电阻。因为通过一个退火工艺来形成高浓度n型部位2eA、12和13，所以没有增加步骤的数量并且可以降低对化合物半导体多层结构2的损伤。
如图1A至3C所示，可以在盖层2e上形成用于硅的注入掩模，并且可以使用该注入掩模、光刻胶掩模10和光刻胶掩模20将n型杂质离子注入到盖层2e中。
如图10A所示，在用于源电极4的预定位置和用于漏电极5的预定位置中分别形成电极凹部2A和电极凹部2B，该预定位置位于化合物半导体多层结构2的表面上。即，将光刻胶施加于化合物半导体多层结构2的表面。在通过光刻法处理该光刻胶之后，在光刻胶中形成开口使得化合物半导体多层结构2的与用于源电极4和漏电极5的预定位置(预定电极位置)的表面部分通过该开口露出。形成具有开口的光刻胶掩模。
使用光刻胶掩模，通过干法蚀刻移除盖层2e的和电子供给层2d的预定电极位置，直到移除电子供给层2d的表面部分。通过干法蚀刻移除在盖层2e中的高浓度n型部位2eA和13的重叠部分。结果是：形成电极凹部2A和2B使得露出电子供给层2d的预定电极位置。关于蚀刻条件，使用惰性气体例如氩气和氯基气体如Cl2的作为蚀刻气体。例如，Cl2的流量可以设定为30sccm，其压力可以设定为2Pa，并且输入RF功率可以设定为20W。
可以形成电极凹部2A和2B，使得盖层2e被蚀刻直到盖层2e的中间部分被露出或者直到电子供给层2d的表面部分被露出。可以如图9B所示实施离子注入，使得n型杂质的浓度分布的峰值位于通过干法蚀刻露出的表面上。通过灰化等移除光刻胶掩模。
可以独立地形成用于离子注入的光刻胶掩模20和用来形成电极凹部2A和2B的光刻胶掩模。可以省略用来形成电极凹部2A和2B的光刻胶掩模。光刻胶掩模20在离子注入之后不移除，而是在使用光刻胶掩模20来形成电极凹部2A和2B之后被移除。
如图10B所示，形成源电极4和漏电极5。形成用于形成源电极4和漏电极5的光刻胶掩模。例如，可以使用具有遮蔽结构并且适于气相沉积工艺和剥离工艺的两层光刻胶来形成该光刻胶掩模。将光刻胶施加于化合物半导体多层结构2，并且在该光刻胶中形成露出电极凹部2A和2B的开口。形成光刻胶掩模以具有开口。通过气相沉积工艺在具有露出电极凹部2A和2B的开口的光刻胶掩模上沉积电极材料例如钛和铝。Ti层可以具有约10nm的厚度。Al层可以具有约300nm的厚度。通过剥离工艺移除该光刻胶掩模和沉积在其上的钛和铝。在将SiC衬底1在氮气氛中在约400℃至1000℃的温度例如约600℃下进行热处理之后，剩余的钛和铝与电子供给层2d欧姆接触。当获得钛和铝与电子供给层2d的欧姆接触时，可以省略热处理。电极凹部2A和2B填充有电极材料的一部分，从而形成源电极4和漏电极5。
在源电极4下方形成高浓度n型部位12，使得高浓度n型部位12与源电极4接触并且n型杂质的浓度的峰值位于它们之间的接触部处。在漏电极5下方形成高浓度n型部位13，使得高浓度n型部位13与漏电极5接触并且n型杂质的浓度的峰值位于它们之间的接触部处。由于高浓度n型部位12和13，所以可以减小源电极4和漏电极5的接触电阻。
在实施图3B和3C所示的工艺之后，可以获得图10所示的器件。在形成布线以使得与源电极4、漏电极5和栅电极6耦接之后，形成肖特基型AlGaN/GaN HEMT。
在盖层2e的靠近漏电极5的部分(挨着漏电极5的部分)中形成高浓度n型部位2eA。在源电极4下方形成高浓度n型部位12以使得与高浓度n型部位2eA接触。在漏电极5下方形成高浓度n型部位13以使得与高浓度n型部位12接触。该高浓度n型部位2eA具有比电子供给层2d的载流子浓度高的载流子浓度以及比费米能低的能级。因此，由陷获在高浓度n型部位2eA的表面上的电子发出的电力线在该高浓度n型部位2eA终止。阻挡了陷获在高浓度n型部位2eA上的电子的影响，并且降低了陷获的电子对电子供给层2d的影响；因此降低了在电子供给层2d中生成的2DEG的浓度的降低。源电极4的底表面和漏电极5的底表面分别与高浓度n型部位12和13接触；因此可以减小源电极4和漏电极5的接触电阻。
工艺的数量没有增加，利用相对简单的构造降低了电流崩塌的发生，并且减小了源电极4和漏电极5的接触电阻。提供了降低器件性能劣化的高可靠性高压肖特基型AlGaN/GaN HEMT。图11A至图11C和图12A至12C示出用于制造化合物半导体器件的一个示例性方法。该化合物半导体器件可以是例如肖特基型AlGaN/GaN HEMT。在源电极和漏电极下方形成高浓度n型部位。
实施图1A和图1B所示的工艺。如图11A所示，形成光刻胶掩模14。在将光刻胶施加于化合物半导体多层结构2的盖层2e之后，通过用紫外光照射来使光刻胶的包括用于漏电极5的预定位置的给定部分开口。在盖层2e上形成光刻胶掩模14以具有露出用于源电极4的预定位置的开口14a和露出包括用于漏电极5的预定位置的给定部分的开口14b。在开口14a中，露出盖层2e的与源电极4的预定位置对应的部分。在开口14b中，露出盖层2e的包括用于漏电极5的预定位置和从该预定位置的端部朝向用于栅电极6的预定位置延伸约1μm的范围的表面部分。
如图11B所示，化合物半导体多层结构2的盖层2e掺杂有n型杂质，使用光刻胶掩模20，将n型杂质离子注入到盖层2e的通过开口14a露出的表面部分和盖层2e的通过开口14b露出的表面部分(掺杂Si的部分)中。该n型杂质是例如硅，并且以约5×1014cm-2至1×1016cm-2例如约1×1015cm-2的剂量用加速能量注入，以使得浓度分布的峰值位于电子供给层2d表面附近。代替硅，该注入的n型杂质可以是锗或氧等。可以在源电极4与化合物半导体多层结构2的界面处以及在漏电极5与化合物半导体多层结构2的界面处形成n型杂质的浓度分布的峰值。可以在电子供给层2d的位于源电极4和漏电极5的底表面上的表面部分附近形成n型杂质的浓度分布的峰值。
当n型杂质的剂量小于约5×1012cm-2时，不能获得比电子供给层2d的载流子浓度高的载流子浓度。当n型杂质的剂量大于约1×1016cm-2时，由于离子注入引起的损伤导致晶体缺陷，因而会加剧电流崩塌。当n型杂质的剂量小于约5×1014cm-2时，源电极4和漏电极5的接触电阻可不减小。当n型杂质的剂量大于约1×1016cm-2时，由于离子注入引起的损伤导致晶体缺陷，因而会使器件性能劣化。当将n型杂质的剂量设定为约5×1014cm-2至1×1016cm-2时，减少了晶体缺陷并且获得了比电子供给层2d的载流子浓度高的载流子浓度。可以减小源电极4和漏电极5的接触电阻。
如图11C所示，在盖层2e中形成高浓度n型部位2eA、15和16。通过灰化或使用给定化学溶液的湿法蚀刻来移除光刻胶掩模14。将盖层2e进行退火。注入在盖层2e中的n型杂质(此处为硅)被活化，其结果是在盖层2e中局部地形成高浓度n型部位2eA、15和16。
高浓度n型部位2eA具有比电子供给层2d的载流子浓度高的载流子浓度以及比费米能低的能级。在高浓度n型部位15和16中，由于高浓度n型杂质，充分减小了源电极4和漏电极5的接触电阻。可以通过一个离子注入工艺和一个退火工艺来形成高浓度n型部位2eA、15和16。因为通过相对小数量的工艺来形成化合物半导体多层结构2，所以可以减少对化合物半导体多层结构的损伤。
如图1A至3C所示，可以在盖层2e上形成用于硅的注入掩模，并且可以使用该注入掩模和光刻胶掩模14将n型杂质离子注入到盖层2e中。
如图12A所示，在用于源电极4的预定位置和用于漏电极5的预定位置中分别形成电极凹部2A和电极凹部2B，该预定位置位于化合物半导体多层结构2的表面上。将光刻胶施加于化合物半导体多层结构2的表面。通过光刻法处理该光刻胶，从而在光刻胶中形成开口使得通过该开口露出化合物半导体多层结构2的与用于源电极4和漏电极5的预定位置(预定电极位置)的表面部分。形成具有开口的光刻胶掩模。
使用该光刻胶掩模，通过干法蚀刻移除盖层2e的和电子供给层2d的预定电极位置，直到移除电子供给层2d的表面部分。形成电极凹部2A和2B使得露出电子供给层2d的预定电极位置。关于蚀刻条件，使用惰性气体例如氩气和氯基气体如Cl2作为蚀刻气体。例如，Cl2的流量可以设定为30sccm，其压力可以设定为2Pa，并且输入RF功率可以设定为20W。
可以形成电极凹部2A和2B，使得蚀刻盖层2e直到露出盖层2e的中间部分或者直到露出电子供给层2d的表面部分。可以如图9B所示实施离子注入，使得n型杂质的浓度分布的峰值位于通过干法蚀刻露出的表面上。通过灰化等移除光刻胶掩模。
如图12B所示，形成源电极4和漏电极5。形成用于形成源电极4和漏电极5的光刻胶掩模。例如，可以使用具有遮蔽结构并且适于气相沉积工艺和剥离工艺的两层光刻胶来形成该光刻胶掩模。将光刻胶施加于化合物半导体多层结构2，并且在该光刻胶中形成露出电极凹部2A和2B的开口。形成光刻胶掩模以具有开口。通过气相沉积工艺等在具有露出电极凹部2A和2B的开口的光刻胶掩模上沉积电极材料例如钛和铝。钛层可以具有约10nm的厚度。铝层可以具有约300nm的厚度。通过剥离工艺移除该光刻胶掩模和沉积在其上的钛和铝。在将SiC衬底1在氮气中在约400℃至1000℃的温度例如约600℃下进行热处理之后，剩余的钛和铝与电子供给层2d构成欧姆接触。当获得钛和铝与电子供给层2d的欧姆接触时，可以省略热处理。电极凹部2A和2B填充有电极材料的一部分，从而形成源电极4和漏电极5。
在源电极4下方形成高浓度n型部位15，使得高浓度n型部位15与源电极4接触并且n型杂质的浓度的峰值位于它们之间的接触部处。在漏电极5下方形成高浓度n型部位16，使得高浓度n型部位16与漏电极5接触并且n型杂质的浓度的峰值位于它们之间的接触部处。由于高浓度n型部位15和16，所以可以减小源电极4和漏电极5的接触电阻。
在实施图3B和3C所示的工艺之后，获得图12所示的器件。在形成布线使得与源电极4、漏电极5和栅电极6耦接之后，形成肖特基型AlGaN/GaN HEMT。
在盖层2e的靠近漏电极5的部分(挨着漏电极5的部分)中形成高浓度n型部位2eA。高浓度n型部位15在源电极4下方形成并且与高浓度n型部位2eA接触。在漏电极5下方形成高浓度n型部位16并且与高浓度n型部位15接触。该高浓度n型部位2eA具有比电子供给层2d的载流子浓度高的载流子浓度以及比费米能低的能级。因此，由陷获在高浓度n型部位2eA的表面上的电子发出的电力线在该高浓度n型部位2eA终止。阻挡了陷获在高浓度n型部位2eA上的电子的影响，降低了该电子对电子供给层2d的影响，从而降低了在电子供给层2d中生成的2DEG的浓度的降低。源电极4的底表面和漏电极5的底表面分别与高浓度n型部位15和16接触；因此可以减小源电极4和漏电极5的接触电阻。
提供了减少电流崩塌发生和器件性能劣化的具有相对简单的构造的高可靠性高压肖特基型AlGaN/GaN HEMT。
图13A至13C、14A和14B示出用于制造化合物半导体器件的一个示例性方法。该化合物半导体器件可以是例如肖特基型AlGaN/GaNHEMT。在源电极和漏电极下方形成高浓度n型部位。
在实施图7A和7B所示的工艺之后，形成隔离的化合物半导体多层结构11。通过灰化或使用给定化学溶液的湿法蚀刻来移除图7B所示的光刻胶掩模10。
如图13A所示，形成光刻胶掩模17。在将光刻胶施加于化合物半导体多层结构11的盖层11a之后，通过用紫外光照射来使光刻胶的与用于源电极4的预定位置和用于漏电极5的预定位置对应的部分开口。在盖层11a上形成光刻胶掩模17以具有使用于源电极4的预定位置露出的开口17a和使用于漏电极5的预定位置露出的开口17b。在开口17a中，露出盖层11a的与用于源电极4的预定位置对应的部分。在开口17b中，露出盖层11a的与用于漏电极5的预定位置对应的部分(掺杂Si的部分)。
如图13B所示，化合物半导体多层结构11的用于源电极4和漏电极5的预定位置掺杂有n型杂质。使用光刻胶掩模17，n型杂质被离子注入到盖层11a的通过开口17a露出的表面部分和盖层11a的通过开口17b露出的表面部分(掺杂Si的部分)中。该n型杂质是例如硅，并且以约5×1014cm-2至1×1016cm-2例如约1×1015cm-2的剂量用加速能量注入，以使得浓度分布的峰值位于电子供给层2d的表面附近。代替硅，该注入的n型杂质可以是锗或氧等。可以在源电极4与化合物半导体多层结构11的界面以及漏电极5与化合物半导体多层结构11的界面二者处形成n型杂质的浓度分布的峰值。可以在电子供给层2d的位于源电极4和漏电极5的底表面上的表面部分附近形成n型杂质的浓度分布的峰值。当n型杂质的剂量小于约5×1014cm-2时，源电极4和漏电极5的接触电阻可不减小。当n型杂质的剂量大于约1×1016cm-2时，由于离子注入引起的损伤导致晶体缺陷，并且会使器件性能劣化。当将n型杂质的剂量设定为约5×1014cm-2至1×1016cm-2时，减少了晶体缺陷的发生并且可以减小源电极4和漏电极5的接触电阻。
如图13C所示，在盖层11a中形成高浓度n型部位11aA、18和19。通过灰化或使用给定化学溶液的湿法蚀刻来移除光刻胶掩模17。在将盖层11a进行退火之后，注入在盖层11a中的n型杂质(此处为硅)被活化。在盖层11a中局部地形成高浓度n型部位11aA、18和19。
高浓度n型部位11aA具有比电子供给层2d的载流子浓度高的载流子浓度以及比费米能低的能级。在高浓度n型部位18和19中，由于n型杂质，减小了源电极4和漏电极5的接触电阻。因为通过一个退火工艺来形成高浓度n型部位11aA、18和19，所以没有增加工艺的数量并且可以减少对化合物半导体多层结构11的损伤。
如图1A至3C所示，可以在盖层11a上形成用于硅的注入掩模，并且可以使用该注入掩模、光刻胶掩模10和光刻胶掩模17将n型杂质离子注入到盖层11a中。
如图14A所示，在用于源电极4的预定位置和用于漏电极5的预定位置中分别形成电极凹部11A和电极凹部11B，该预定位置位于化合物半导体多层结构11的表面上。将光刻胶施加于化合物半导体多层结构11的表面。在通过光刻法处理该光刻胶之后，在光刻胶中形成开口使得通过该开口露出化合物半导体多层结构11的与用于源电极4和漏电极5的预定位置(预定电极位置)对应的表面部分。形成具有开口的光刻胶掩模。
使用光刻胶掩模，通过干法蚀刻移除盖层11a的和电子供给层2d的预定电极位置，直到移除电子供给层2d的表面部分。通过干法蚀刻移除在盖层11a中的高浓度n型部位11aA和19的重叠部分。形成使电子供给层2d的预定电极位置露出的电极凹部11A和11B。关于蚀刻条件，使用惰性气体例如氩气和氯基气体如Cl2作为蚀刻气体。例如，Cl2的流量可以设定为30sccm，其压力可以设定为2Pa，并且输入RF功率可以设定为20W。
可以形成电极凹部11A和11B，使得蚀刻盖层11a直到露出盖层11a的中间部分或者直到露出电子供给层2d的表面部分。可以如图13B所示实施离子注入，使得n型杂质的浓度分布的峰值位于通过干法蚀刻露出的表面上。通过灰化等移除光刻胶掩模。
可以独立地形成用于离子注入的光刻胶掩模17和用来形成电极凹部11A和11B的光刻胶掩模。可以省略用来形成电极凹部的光刻胶掩模。在此情况下，光刻胶掩模17在离子注入之后不被移除，而可在使用光刻胶掩模17来形成电极凹部11A或11B之后被移除。
在实施图3A至3C所示的工艺之后，获得图14B所示的器件。在形成布线使得与源电极4、漏电极5和栅电极6耦接之后，形成肖特基型AlGaN/GaN HEMT。
在盖层11a的靠近漏电极5的部分(挨着漏电极5的部分)中形成高浓度n型部位18。在源电极4下方形成高浓度n型部位18使得该高浓度n型部位18与源电极4接触并且n型杂质的浓度的峰值位于它们之间的接触部处。在漏电极5下方形成高浓度n型部位19，使得该高浓度n型部位19与漏电极5接触并且n型杂质的浓度的峰值位于它们之间的接触部处。高浓度n型部位11aA具有比电子供给层2d的载流子浓度高的载流子浓度以及比费米能低的能级。因此，由陷获在高浓度n型部位11aA的表面上的电子发出的电力线在该高浓度n型部位11aA终止。阻挡了陷获在高浓度n型部位11aA上的电子的影响，并且降低了该电子对电子供给层2d的影响，另外，降低了在电子供给层2d中生成的2DEG的浓度的降低。源电极4的底表面和漏电极5的底表面分别与高浓度n型部位18和19接触；因此可以减小源电极4和漏电极5的接触电阻。
工艺的数量没有增加，利用相对简单的构造降低了电流崩塌的发生，并且减小了源电极4和漏电极5的接触电阻。提供了降低器件性能的劣化的高可靠性高压肖特基型AlGaN/GaN HEMT。
图15A至15C、16A和16B示出用于制造化合物半导体器件的一个示例性方法。该化合物半导体器件可以是例如肖特基型AlGaN/GaNHEMT。在具有单层结构的盖层的给定区域中局部地形成高浓度n型部位。也在源电极和漏电极下方形成高浓度n型部位。
在实施图7A所示的工艺之后，形成化合物半导体多层结构11。
如图15A所示，形成光刻胶掩模23。将光刻胶施加于化合物半导体多层结构11的盖层11a，并且通过用紫外光照射来使光刻胶的包括用于漏电极5的预定位置的给定部分开口。在盖层11a上形成光刻胶掩模23以具有使用于源电极4的预定位置露出的开口23a和使用于漏电极5的预定位置露出的开口23b。在开口23a中，露出盖层11a的与源电极4的预定位置对应的部分。在开口23b中，露出盖层11a的包括用于漏电极5的预定位置和从该预定位置的端部朝向栅电极6延伸约1μm的范围的表面部分。
如图15B所示，化合物半导体多层结构11的盖层11a掺杂有n型杂质。使用光刻胶掩模23，将n型杂质离子注入到盖层11a的通过开口23a露出的表面部分和盖层11a的通过开口23b露出的表面部分(掺杂Si的部分)中。该n型杂质是例如硅，并且以约5×1014cm-2至1×1016cm-2例如约1×1015cm-2的剂量用加速能量注入，以使得浓度分布的峰值位于电子供给层2d的表面附近。代替硅，该注入的n型杂质可以是锗或氧等。可以在源电极4与化合物半导体多层结构11的界面处以及在漏电极5与化合物半导体多层结构11的界面处形成n型杂质的浓度分布的峰值。可以在电子供给层2d的位于源电极4和漏电极5的底表面上的表面部分附近形成n型杂质的浓度分布的峰值。
当n型杂质的剂量小于约5×1012cm-2时，不能获得比电子供给层2d的载流子浓度高的载流子浓度。当n型杂质的剂量大于约1×1016cm-2时，由于离子注入引起的损伤导致晶体缺陷，因而会加剧电流崩塌。当n型杂质的剂量小于约5×1014cm-2时，源电极4和漏电极5的接触电阻可不减小。当n型杂质的剂量大于约1×1016cm-2时，由于离子注入引起的损伤导致晶体缺陷，并且会使器件性能劣化。当将n型杂质的剂量设定为约5×1014cm-2至1×1016cm-2时，可以获得比电子供给层2d的载流子浓度高的载流子浓度而不引起晶体缺陷，另外，可以减小源电极4和漏电极5的接触电阻。
如图15C所示，在盖层11a中形成高浓度n型部位11aA、24和25。通过灰化或使用给定化学溶液的湿法蚀刻来移除光刻胶掩模23。将盖层11a进行退火。在被注入在盖层11a中的n型杂质(此处为硅)被活化之后，在盖层11a中局部地形成高浓度n型部位11aA、24和25。
高浓度n型部位11aA具有比电子供给层2d的载流子浓度高的载流子浓度以及比费米能低的能级。在高浓度n型部位24和25中，由于n型杂质，减小了源电极4和漏电极5的接触电阻。可以通过一个离子注入工艺和一个退火工艺来形成高浓度n型部位11aA、24和25。因为通过相对小数量的工艺来形成化合物半导体多层结构11，所以可以降低对化合物半导体多层结构11的损伤。
如图1A至3C所示，在盖层2e上形成用于硅的注入掩模之后，可以使用该注入掩模和光刻胶掩模23将n型杂质离子注入到盖层11a中。
如图16A所示，在用于源电极4的预定位置和用于漏电极5的预定位置中分别形成电极凹部11A和电极凹部11B，该预定位置位于化合物半导体多层结构11的表面上。将光刻胶施加于化合物半导体多层结构11的表面。通过光刻法处理该光刻胶，从而在光刻胶中形成开口使得通过该开口露出化合物半导体多层结构11的与用于源电极4和漏电极5的预定位置(预定电极位置)对应的表面部分。形成具有开口的光刻胶掩模。
使用该光刻胶掩模，通过干法蚀刻移除盖层11a的和电子供给层2d的预定电极位置，直到移除电子供给层2d的表面部分。形成电极凹部11A和11B使得露出电子供给层2d的预定电极位置。关于蚀刻条件，使用惰性气体例如氩气和氯基气体如Cl2作为蚀刻气体。例如，Cl2的流量可以设定为30sccm，其压力可以设定为2Pa，并且输入RF功率可以设定为20W。
可以形成电极凹部11A和11B，使得蚀刻盖层11a直到露出盖层11a的中间部分或者直到露出电子供给层2d的表面部分。可以如图15B所示实施离子注入，使得n型杂质的浓度分布的峰值位于通过干法蚀刻露出的表面上。通过灰化等移除光刻胶掩模。在实施图3A至3C所示的工艺之后，获得图16B所示的器件。在形成布线使得与源电极4、漏电极5和栅电极6耦接之后，形成肖特基型AlGaN/GaN HEMT。
在盖层11a的靠近漏电极5的部分(挨着漏电极5的部分)中形成高浓度n型部位11aA。在源电极4下方形成高浓度n型部位24，使得高浓度n型部位24与源电极4接触并且n型杂质的浓度的峰值位于它们之间的接触部处。在漏电极5下方形成高浓度n型部位25，使得高浓度n型部位25与漏电极5接触并且n型杂质的浓度的峰值位于它们之间的接触部处。高浓度n型部位11aA具有比电子供给层2d的载流子浓度高的载流子浓度以及比费米能低的能级。因此，由陷获在高浓度n型部位11aA的表面上的电子发出的电力线在该高浓度n型部位11aA终止。因此，阻挡了陷获在高浓度n型部位11aA上的电子的影响，并且降低了该电子对电子供给层2d的影响；因而减少了在电子供给层2d中生成的2DEG的浓度的降低。源电极4的底表面和漏电极5的底表面分别与高浓度n型部位24和25接触；因此可以减小源电极4和漏电极5的接触电阻。
通过相对小数量的工艺，提供了减少电流崩塌发生和器件性能劣化的具有相对简单构造的高可靠性高压肖特基型AlGaN/GaN HEMT。
图17A至图17C各自示出漏极电压与漏极电流之间的一个示例性关系。图17A至图17C各自示出AlGaN/GaN HEMT在脉冲操作下的漏极电压(Vd)与漏极电流(Id)之间的关系。其中示出在断开模式下存在偏压应力的情况、以及不存在偏压应力的情况。将负偏压(Vgs＝-3V，Vds＝50V)作为断开模式下的偏压应力施加于栅电极且持续1ms。将导通电压施加于该栅电极且持续1μs，并且在此时测量漏极电路。例如，图17A示出针对图15C所示的AlGaN/GaN HEMT所获得的关系。图17B示出针对包括具有单层结构的盖层的AlGaN/GaN HEMT所获得的关系。图17C示出针对包括具有三层结构的盖层的AlGaN/GaN HEMT所获得的关系。
在图17A所示的AlGaN/GaN HEMT下，当Vd大时，在存在偏压应力情况下的Id比在不存在偏压应力的情况下的Id低；因此，会发生电流崩塌。在图17B所示的AlGaN/GaN HEMT下，当Vd大时，在存在偏压应力情况下的Id比在不存在偏压应力的情况下的Id低；因此，会减少电流崩塌的发生。在图17B所示的AlGaN/GaN HEMT下，当Vd大时，在存在偏压应力情况下的Id与在不存在偏压应力的情况下的Id之间有相对小的差异；因此，可以充分减少电流崩塌的发生。
图18A至18C和图19A至19C示出用于制造化合物半导体器件的一个示例性方法。图18A至19C中所示的化合物半导体器件可以是MIS型AlGaN/GaN HEMT。
如图18A所示，在SiC衬底1上形成化合物半导体多层结构21。在类似于第一实施方案中描述的化合物半导体多层结构2的化合物半导体多层结构21中，缓冲层2a、电子传输层2b、中间层2c和电子供给层2d按照此顺序来形成。盖层21a代替盖层2e形成在电子供给层2d上。在盖层21a中，包含高浓度的n型杂质例如硅的n+-GaN子层21a1、与盖层2e的AlN子层类似的AlN子层2e2、以及与盖层2e的n-GaN子层类似的n-GaN子层2e3按照此顺序来沉积。
如与盖层2e的n-GaN子层2e1类似地，使用TMGa气体与NH3气体的混合物作为形成n+-GaN子层21a1的源气体。以给定流量将SiH4气体添加到该源气体，因此GaN掺杂有硅氧烷。硅氧烷的掺杂浓度可以是约3×1018cm-3至1×1019cm-3，例如1×1019cm-3。代替硅氧烷，掺杂的n型杂质可以是锗或氧等。当n型杂质的掺杂浓度小于约3×1018cm-3时，不能获得比电子供给层2d的载流子浓度高的载流子浓度。当n型杂质的掺杂浓度大于约1×1019cm-3时，不能获得高的载流子浓度。当将n型杂质的掺杂浓度设定为约3×1018cm-3至1×1019cm-3时，减少了晶体缺陷的发生并且可以获得比电子供给层2d的载流子浓度高的载流子浓度。
如图18B所示，在盖层21a的包括用于栅电极6的预定位置的区域中形成电极凹部21C。将光刻胶施加于化合物半导体多层结构21的表面。在通过光刻法处理光刻胶之后，在该光刻胶上形成开口，使得通过该开口露出化合物半导体多层结构21的与用于栅电极6的预定位置对应的表面部分。形成具有开口的光刻胶掩模。
使用该光刻胶掩模，通过干法蚀刻移除盖层21a的预定电极位置。形成电极凹部21C使得露出电子供给层2d的包括预定电极位置的表面区域。关于蚀刻条件，使用惰性气体例如氩气和氯基气体如Cl2作为蚀刻气体。例如，Cl2的流量可以是30sccm，其压力可以是2Pa，并且输入RF功率可以是20W。通过灰化等移除光刻胶掩模。
电极凹部21C的范围可以根据栅电极6的击穿电压来确定。栅电极6与盖层21a的n+-GaN子层21a1之间的距离越大，则栅电极6的击穿电压越大。
如图18C所示，形成栅绝缘层22。例如将Al2O3作为绝缘材料沉积在盖层21a上以覆盖电极凹部21C的内表面。对于Al2O3的沉积，例如可以使用原子层沉积(ALD)工艺并且可以交替地供给TMAl气体和O3。可以将Al2O3沉积成约2nm至200nm例如约30nm的厚度。形成栅绝缘层22。
例如，等离子体增强化学气相沉积(PECVD)工艺或溅射工艺等可以代替ALD工艺用于Al2O3的沉积。可以使用氮化铝或三氧化铝来代替Al2O3。可以通过沉积硅、铪、锆、钛、或钨的氧化物、氮化物或氧氮化物来形成栅绝缘层22，或者以下述方式来形成栅绝缘层22：将硅、铪、锆、钛和钨的一些选定的氧化物、氮化物和氧氮化物进行沉积来形成多层结构。
如图19A所示，在用于源电极4的预定位置和用于漏电极5的预定位置中分别形成电极凹部21A和电极凹部21B，该预定位置位于化合物半导体多层结构21的表面上。将光刻胶施加于栅绝缘层22。在通过光刻法处理光刻胶之后，在光刻胶中形成开口，使得通过该开口露出化合物半导体多层结构21的与用于源电极4和漏电极5的预定位置(预定电极位置)对应的表面部分。形成具有开口的光刻胶掩模。
使用该光刻胶掩模，通过干法蚀刻移除栅绝缘层22的预定电极位置、盖层21a的预定电极位置和电子供给层2d的预定电极位置，直到移除电子供给层2d的表面部分。形成电极凹部21A和21B使得露出电子供给层2d的预定电极位置。关于蚀刻条件，使用惰性气体例如氩气和氯基气体如Cl2作为蚀刻气体。例如，Cl2的流量可以设定为30sccm，其压力可以设定为2Pa，并且输入RF功率可以设定为20W。可以形成电极凹部21A和21B，使得蚀刻盖层21a直到露出盖层21a的中间部分或者直到露出电子供给层2d的表面部分。通过灰化等移除光刻胶掩模。
如图19B所示，形成源电极4和漏电极5。形成用于形成源电极4和漏电极5的光刻胶掩模。例如，使用具有遮蔽结构并且适于气相沉积工艺和剥离工艺的两层光刻胶来形成该光刻胶掩模。将该光刻胶掩模施加于栅绝缘层22和化合物半导体多层结构21，并且在该光刻胶中形成露出电极凹部21A和21B的开口。形成光刻胶掩模以具有开口。通过气相沉积工艺在具有露出电极凹部21A和21B的开口的光刻胶掩模上沉积电极材料例如钛和铝。Ti层可以具有约10nm的厚度。Al层可以具有约300nm的厚度。通过剥离工艺移除该光刻胶掩模和沉积在其上的钛和铝。在将SiC衬底1在氮气氛中在约400℃至1000℃的温度例如约600℃下进行热处理之后，剩余的钛和铝与电子供给层2d构成欧姆接触。当获得钛和铝与电子供给层2d的欧姆接触时，可以省略热处理。电极凹部21A和21B填充有电极材料的一部分，从而形成源电极4和漏电极5。
如图19C所示，形成栅电极6。形成用于形成栅电极6的光刻胶掩模。使用具有遮蔽结构并且适于气相沉积工艺和剥离工艺的两层光刻胶来形成该光刻胶掩模。在将该光刻胶施加于栅绝缘层22之后，在光刻胶中形成开口，使得通过该开口露出栅绝缘层22的对应于电极凹部21C的部分。形成具有开口的光刻胶掩模。
通过气相沉积工艺在具有露出电极凹部21C的开口的光刻胶掩模上沉积电极材料例如镍和金。镍层可以具有约30nm的厚度。金层可以具有约400nm的厚度。通过剥离工艺移除该光刻胶掩模和沉积在其上的镍和金。电极凹部21C填充有电极材料的一部分，从而在电子供给层2d上方形成栅电极6，栅绝缘层22在栅电极6与电子供给层2d之间。
在形成布线使得与源电极4、漏电极5和栅电极6耦接之后，形成MIS型AlGaN/GaN HEMT。
使用具有三层结构的盖层21a，并且将与盖层21a的在漏电极5侧的部分对应的n+-GaN子层21a1设定为局部高浓度n型部位。该高浓度n型部位具有比电子供给层2d的载流子浓度高的载流子浓度，并且具有比费米能低的能级。因此，由陷获在该高浓度n型部位的表面上的电子发出的电力线在该高浓度n型部位终止。阻挡了陷获在高浓度n型部位2eA上的电子的影响，降低了该电子对电子供给层2d的影响，并且降低了在电子供给层2d中生成的2DEG的浓度的降低。
提供了减少电流崩塌发生和器件性能劣化的具有相对简单的构造的高可靠性高压肖特基型AlGaN/GaN HEMT。
图20示出以示例性电源装置。图20中示出的电源系统可以包括上述AlGaN/GaN HEMT。
该电源系统包括高压一次电路31和低压二次电路32、以及设置在一次电路31与二次电路32之间的变压器33。一次电路31包括交流电源34、桥式整流器电路35和多个开关元件例如4个开关元件36a、36b、36c和36d。桥式整流器电路35包括开关元件36e。二次电路32包括多个开关元件例如三个开关元件37a、37b和37c。
一次电路的31的开关元件36a、36b、36c、36d和36e可以与上述AlGaN/GaN HEMT相同。二次电路32的开关元件37a、37b和37c可以是包含硅的MISFET。
可以将减少电流崩塌发生和器件性能劣化的具有相对简单的构造的高可靠性高压肖特基型AlGaN/GaN HEMT应用于一次电路31：具有相对简单构造以抑制电流崩塌发生并且其中降低器件性能劣化的MIS型高可靠性高压AlGaN/GaN HEMT。
图21示出一个示例性高频放大单元。可以将AlGaN/GaN HEMT应用于图21所示的高频放大单元。
高频放大器包括数字预失真电路41、混频器42a和42b、以及功率放大器43。数字预失真电路41补偿输入信号的非线性失真。混频器42a将交流信号与非线性失真被补偿的输入信号进行混合。功率放大器43放大与交流信号混合的输入信号，并且可以包括AlGaN/GaN HEMT。例如，输出信号通过混频器42b与交流信号混合，并且通过切换被发送到数字预失真电路41。
将减少电流崩塌发生和器件性能劣化的具有相对简单的构造的高可靠性高压肖特基型AlGaN/GaN HEMT应用于高频放大单元。因此，提供了高可靠性高压高频放大单元。
化合物半导体器件可以是AlGaN/GaN HEMT或另外的HEMT。
化合物半导体器件可以包括作为另外的HEMT的InAlN/GaNHEMT。InAlN和GaN取决于其组分具有彼此接近的晶格参数。电子传输层可以由i-GaN制成，中间层可以由i-InAlN制成，电子供给层可以由n-InAlN制成。盖层可以具有：包括n-GaN子层、AlN子层和GaN子层的三层结构；n-GaN的单层结构；或者包括n+-GaN子层、AlN子层和n-GaN子层的三层结构。因为基本上不发生压电极化，所以二维电子气体可以通过InAlN的自发极化来生成。
如同AlGaN/GaN HEMT，获得了减少电流崩塌发生和器件性能劣化的具有相对简单的构造的高可靠性高压肖特基型InGaN/GaN HEMT。
化合物半导体器件包括InAlGaN/GaN HEMT。GaN取决于其组分具有可以比InAlGaN的晶格参数小的晶格参数。电子传输层可以由i-GaN制成，中间层可以由i-InAlGaN制成，电子供给层可以由n-InAlGaN制成。盖层可以具有：包括n-GaN子层、AlN子层和n-GaN子层的三层结构；n-GaN的单层结构；或者包括n+-GaN子层、AlN子层和n-GaN子层的三层结构。
如同AlGaN/GaN HEMT，获得了减少电流崩塌发生和器件性能劣化的具有相对简单的构造的高可靠性高压肖特基型InGaN/GaN HEMT。
本文中记载的所有实例和条件性语言意在用于教导目的以帮助读者理解由本发明人贡献的促进现有技术的本发明和概念，并且应当解释为不限于这样具体记载的实例和条件，也不限于本说明书中这样的实例的与本发明的优势和劣势的表示相关的组织。尽管已经详细地描述了本发明的实施方案，但是应当理解的是，可以在不偏离本发明的精神和范围的情况下对本发明的实施方案做出各种变化、替代和改变。

Claims (20)

1.一种化合物半导体器件，包括：
其中形成有载流子的第一化合物半导体层；
设置在所述第一化合物半导体层上方的供给所述载流子的第二化合物半导体层；以及
设置在所述第二化合物半导体层上方的第三化合物半导体层，
其中所述第三化合物半导体层包括载流子浓度高于所述第二化合物半导体层的载流子浓度的区域。
2.根据权利要求1所述的化合物半导体器件，
其中所述区域具有比费米能低的能级。
3.根据权利要求1所述的化合物半导体器件，
其中所述区域以给定浓度掺杂有n型杂质。
4.根据权利要求1所述的化合物半导体器件，
其中所述区域是所述第三化合物半导体层的下部。
5.根据权利要求1所述的化合物半导体器件，
其中所述第三化合物半导体层包括依次沉积的第一GaN子层、AlN层和第二GaN层。
6.根据权利要求5所述的化合物半导体器件，
其中所述区域形成在所述第一GaN子层中。
7.根据权利要求1所述的化合物半导体器件，还包括：
置于包括所述第一化合物半导体层、所述第二化合物半导体层和所述第三化合物半导体层的化合物半导体多层结构上方的第一电极；以及
设置在所述化合物半导体多层结构上的第二电极对，所述第二电极对中的每一个设置在所述第一电极的对应侧上，
其中所述第三化合物半导体层的所述区域设置在所述第二电极对中的一个与所述第一电极之间。
8.根据权利要求1所述的化合物半导体器件，还包括：
置于包括所述第一化合物半导体层、所述第二化合物半导体层和所述第三化合物半导体层的化合物半导体多层结构上方的第一电极；以及
设置在所述化合物半导体多层结构上的第二电极对，所述第二电极对中的每一个设置在所述第一电极的对应侧上，
其中所述化合物半导体多层结构的在选自所述第一电极和所述第二电极对中的至少一个电极下方的部分掺杂有n型杂质。
9.根据权利要求7所述的化合物半导体器件，
其中所述区域形成在所述第二电极对的至少一个电极侧上，并且所述第一电极利用绝缘层形成在所述第三化合物半导体的凹部之上。
10.一种制造化合物半导体器件的方法，包括：
形成其中形成有载流子的第一化合物半导体层；
在所述第一化合物半导体层上方形成第二化合物半导体层以供给所述载流子；
在所述第二化合物半导体层上方形成第三化合物半导体层，以形成包括所述第一化合物半导体层、所述第二化合物半导体层和所述第三半导体层的化合物半导体多层结构；以及
在所述第三化合物半导体层中形成载流子浓度高于所述第二化合物半导体层的载流子浓度的区域。
11.根据权利要求10所述的方法，
其中所述区域具有比费米能低的能级。
12.根据权利要求10所述的方法，还包括，
以给定浓度将n型杂质掺杂到所述第三化合物半导体层中以形成所述区域。
13.根据权利要求10所述的方法，
其中在所述第三化合物半导体层的下部中形成所述区域。
14.根据权利要求10所述的方法，还包括，
依次沉积第一GaN子层、AlN层和第二GaN层以形成所述第三化合物半导体层。
15.根据权利要求14所述的方法，
其中在所述第一GaN层中形成所述区域。
16.根据权利要求10所述的方法，还包括：
在所述化合物半导体多层结构上方形成第一电极；
形成第二电极对，使得所述第二电极对中的每一个设置在所述第一电极的对应侧；以及
在所述第二电极对中的一个与所述第一电极之间形成所述区域。
17.根据权利要求10所述的方法，还包括：
在所述化合物半导体多层结构上方形成第一电极；
形成第二电极对，使得所述第二电极对中的每一个设置在所述第一电极的对应侧；以及
利用n型杂质掺杂所述化合物半导体多层结构的在选自所述第一电极和所述第二电极对中的至少一个电极下方的部分。
18.根据权利要求16所述的方法，还包括：
在所述第三化合物半导体层中形成开口；
在所述第二电极对中的至少一个电极侧上形成所述区域；以及
利用绝缘层在所述开口之上形成所述第一电极。
19.一种电子电路，包括：
包括晶体管的电路，
其中所述晶体管包括：
其中形成有载流子的第一化合物半导体层；
设置在所述第一化合物半导体层上方的供给所述载流子的第二化合物半导体层；以及
设置在所述第二化合物半导体层上方的第三化合物半导体层，
其中所述第三化合物半导体层包括载流子浓度高于所述第二化合物半导体层的载流子浓度的区域。
20.根据权利要求19所述的电子电路，其中所述电子电路是包括高压电路、低压电路以及介于所述高压电路与所述低压电路之间的变压器的电源电路，或者是将输入高频电压进行放大的高频放大单元。
CN2012103851270A 2011-11-02 2012-10-11 化合物半导体器件及其制造方法以及电子电路 Pending CN103094315A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011241703A JP5953706B2 (ja) 2011-11-02 2011-11-02 化合物半導体装置及びその製造方法
JP2011-241703 2011-11-02

Publications (1)

Publication Number Publication Date
CN103094315A true CN103094315A (zh) 2013-05-08

Family

ID=48171468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103851270A Pending CN103094315A (zh) 2011-11-02 2012-10-11 化合物半导体器件及其制造方法以及电子电路

Country Status (5)

Country Link
US (1) US20130105810A1 (zh)
JP (1) JP5953706B2 (zh)
KR (1) KR101357477B1 (zh)
CN (1) CN103094315A (zh)
TW (1) TWI515899B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377239A (zh) * 2013-08-12 2015-02-25 富士通株式会社 半导体器件及其制造方法
CN110379854A (zh) * 2019-07-26 2019-10-25 同辉电子科技股份有限公司 一种适用于功率器件的氮化镓外延技术

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US8912573B2 (en) 2013-02-26 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device containing HEMT and MISFET and method of forming the same
JP6110163B2 (ja) * 2013-03-06 2017-04-05 トランスフォーム・ジャパン株式会社 半導体装置とその製造方法
WO2014147706A1 (ja) * 2013-03-18 2014-09-25 富士通株式会社 半導体装置
WO2015029578A1 (ja) * 2013-08-27 2015-03-05 富士電機株式会社 半導体装置の製造方法および半導体装置
JP6260145B2 (ja) * 2013-08-27 2018-01-17 富士電機株式会社 半導体装置の製造方法
US9666708B2 (en) * 2014-03-26 2017-05-30 Intel Corporation III-N transistors with enhanced breakdown voltage
US9412830B2 (en) * 2014-04-17 2016-08-09 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
US9793370B2 (en) * 2014-05-30 2017-10-17 Delta Electronics, Inc. Transistor with oxidized cap layer
US10325774B2 (en) 2014-09-18 2019-06-18 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices
EP3198649A4 (en) 2014-09-25 2018-05-16 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
EP3221886A4 (en) 2014-11-18 2018-07-11 Intel Corporation Cmos circuits using n-channel and p-channel gallium nitride transistors
EP3235005A4 (en) 2014-12-18 2018-09-12 Intel Corporation N-channel gallium nitride transistors
KR102504576B1 (ko) 2015-05-19 2023-02-28 인텔 코포레이션 융기된 도핑 결정성 구조체들을 가진 반도체 디바이스들
KR102349040B1 (ko) 2015-06-26 2022-01-10 인텔 코포레이션 고온 안정 기판 계면 재료를 갖는 헤테로 에피택셜 구조체들
JP2017054923A (ja) * 2015-09-09 2017-03-16 株式会社東芝 半導体装置およびその製造方法
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US10658471B2 (en) 2015-12-24 2020-05-19 Intel Corporation Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
JP7100241B2 (ja) * 2017-12-20 2022-07-13 富士通株式会社 化合物半導体装置及びその製造方法
JP2020009884A (ja) * 2018-07-06 2020-01-16 国立研究開発法人物質・材料研究機構 半導体装置、半導体装置の使用方法およびその半導体装置の製造方法
CN111758167B (zh) * 2020-04-13 2024-04-05 英诺赛科（珠海）科技有限公司 半导体装置和其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000570A1 (en) * 2000-03-17 2002-01-03 Shigeru Nakajima Semiconductor device
US20080026514A1 (en) * 2003-11-28 2008-01-31 Atsushi Nakagawa Method for producing nitride semiconductor device
US20090176352A1 (en) * 2005-03-31 2009-07-09 Eudyna Devices, Inc. Semiconductor device, method of manufacturing the same, and substrate for manufacturing the same
US20100167478A1 (en) * 2006-05-31 2010-07-01 Panasonic Corporation Field effect transistor having reduced cotnact resistance and method for fabricating the same
CN102034859A (zh) * 2009-10-02 2011-04-27 富士通株式会社 化合物半导体装置及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4662058A (en) 1984-11-05 1987-05-05 Honeywell Inc. Self-aligned gate process for ICS based on modulation doped (Al,Ga) As/GaAs FETs
JPH0215641A (ja) * 1988-07-01 1990-01-19 Sharp Corp 電界効果トランジスタ
KR930001461A (ko) * 1991-06-08 1993-01-16 김광호 화합물 반도체 소자 및 그 제조방법
JPH05121456A (ja) * 1991-10-29 1993-05-18 Rohm Co Ltd 化合物半導体装置
JP2500453B2 (ja) * 1993-06-28 1996-05-29 日本電気株式会社 電界効果トランジスタ
JPH11214676A (ja) * 1998-01-22 1999-08-06 Oki Electric Ind Co Ltd 半導体装置
JP2004311921A (ja) * 2003-07-09 2004-11-04 Nec Corp ヘテロ接合電界効果トランジスタ
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000570A1 (en) * 2000-03-17 2002-01-03 Shigeru Nakajima Semiconductor device
US20080026514A1 (en) * 2003-11-28 2008-01-31 Atsushi Nakagawa Method for producing nitride semiconductor device
US20090176352A1 (en) * 2005-03-31 2009-07-09 Eudyna Devices, Inc. Semiconductor device, method of manufacturing the same, and substrate for manufacturing the same
US20100167478A1 (en) * 2006-05-31 2010-07-01 Panasonic Corporation Field effect transistor having reduced cotnact resistance and method for fabricating the same
CN102034859A (zh) * 2009-10-02 2011-04-27 富士通株式会社 化合物半导体装置及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377239A (zh) * 2013-08-12 2015-02-25 富士通株式会社 半导体器件及其制造方法
CN104377239B (zh) * 2013-08-12 2018-06-19 富士通株式会社 半导体器件及其制造方法
CN110379854A (zh) * 2019-07-26 2019-10-25 同辉电子科技股份有限公司 一种适用于功率器件的氮化镓外延技术

Also Published As

Publication number Publication date
US20130105810A1 (en) 2013-05-02
TW201320342A (zh) 2013-05-16
KR101357477B1 (ko) 2014-02-03
KR20130048688A (ko) 2013-05-10
JP2013098440A (ja) 2013-05-20
JP5953706B2 (ja) 2016-07-20
TWI515899B (zh) 2016-01-01

Similar Documents

Publication Publication Date Title
CN103094315A (zh) 化合物半导体器件及其制造方法以及电子电路
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
TWI450342B (zh) 化合物半導體裝置及其製造方法
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
CN102651385B (zh) 化合物半导体器件及其制造方法
CN103035703B (zh) 化合物半导体器件及其制造方法
KR101458316B1 (ko) 화합물 반도체 장치 및 그 제조 방법
CN103715244A (zh) 半导体器件以及半导体器件的制造方法
CN103367426A (zh) 化合物半导体器件及其制造方法
CN103077890A (zh) 半导体器件和制造方法
CN104377239A (zh) 半导体器件及其制造方法
CN102386222A (zh) 化合物半导体器件、其制造方法、电源器件和高频放大器
CN103715249A (zh) 化合物半导体器件及其制造方法
KR101529395B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP6575304B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
CN103367424A (zh) 化合物半导体器件及其制造方法
US20150333135A1 (en) Compound semiconductor device and method of manufacturing the same
CN103715247A (zh) 化合物半导体器件及其制造方法
CN103035704A (zh) 半导体器件及其制造方法
CN103681834A (zh) 化合物半导体器件及其制造方法
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
TW201314903A (zh) 化合物半導體裝置及其製造方法
JP5768340B2 (ja) 化合物半導体装置
JP7100241B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130508