TWI497721B - 增強型氮化鎵電晶體及其形成方法 - Google Patents
增強型氮化鎵電晶體及其形成方法 Download PDFInfo
- Publication number
- TWI497721B TWI497721B TW102118636A TW102118636A TWI497721B TW I497721 B TWI497721 B TW I497721B TW 102118636 A TW102118636 A TW 102118636A TW 102118636 A TW102118636 A TW 102118636A TW I497721 B TWI497721 B TW I497721B
- Authority
- TW
- Taiwan
- Prior art keywords
- epitaxial growth
- layer
- type element
- ohmic contact
- growth layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 9
- 229910002601 GaN Inorganic materials 0.000 claims description 38
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 7
- 229910002704 AlGaN Inorganic materials 0.000 claims description 5
- 238000005253 cladding Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052729 chemical element Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本發明係有關於一種氮化鎵電晶體，更特別的是一種具有P-N接面之增強型氮化鎵電晶體。
氮化鎵高載子遷移率電晶體(GaN-HEMT,Gallium nitride high electron mobility transistor)由於具有高輸出功率、高崩潰電壓及耐高溫等優良特性，近年來已被廣泛應用於高功率電路系統中。
而傳統的氮化鎵電晶體由於在其結構中之氮化鎵/氮化鋁具有大量之極化電荷形成二維電子氣(2DEG,two dimension electron gas)，使得電晶體需操作在空乏模式(depletion mode)下，在此模式操作下之電晶體，一般稱為常開式(normal on)電晶體。由於常開式電晶體其臨限電壓(threshold voltage)為負值，即電晶體在零閘極偏壓時，電晶體仍會導通電流，形成額外的功率耗損。
於習知技術中曾提出使用凹型紮極結構(recessed gate)或是利用四氟化碳(CF4
)電漿處理或具有P型氮化鎵之閘極等方法來製作增強型氮化鎵電晶體。傳統AlGaN/GaN異質接面結構電晶體，其緩衝層AlGaN具有晶格常數不匹配、熱膨脹差異及拉伸應力等問題，因此限制住最大輸出
電流。
根據習知技術之缺點，本發明主要目的是利用InxAl1-x
N/AlN具有較佳晶格匹配度(LM,lattice matched)之異質結構(heterostructure)，可以降低其拉伸應力並且保持高極化電荷密度之二維電子氣，進而可提升輸出電流。因此在本發明中利用磊晶成長Inx
Al1-x
N/AlN之異質結構，並於最上層藉由摻雜成長p-Inx
Al1-x
N層形成P-N(正-負)接面，可製作出具有高輸出電流之增強型氮化鎵電晶體元件。
根據以上所述本發明的另一目的在於，設計出具有高輸出電流並且能在增強模式操作(enhancement mode)下之常關式(normal-off)氮化鎵電晶體，以改善習知技術之缺點，且可進一步的應用於高功率電路中。
本發明的再一目的在於，以P-N半導體接面加上Inx
Al1-x
N/AlN之異質結構製作出增強型氮化鎵電晶體，利用P-N半導體接面的目的在於透過P-N接面內具有內建電壓的特性，提升電晶體之臨限電壓，使其能在增強模式下操作。
本發明的更一目的在於，利用Inx
Al1-x
N/AlN之異質接面結構以提升輸出電流，以改善電晶體元件之汲極輸出電流(drain output current)及轉導(transconductance)等特性，適合次世代高效能高壓驅動及控制電路系統之應用。
根據上述目的，本發明揭露一種增強型氮化鎵電晶體，其結構由下而上包括：基板、異質結構、p型元素磊晶成長層、汲極歐姆接觸及源極歐姆接觸設置在異質結構上且設至於p型元素磊晶成長層之兩側邊、閘極結構設置在p型元素磊晶成長層上且與汲極歐姆接觸及源極歐姆接觸彼此分離，以及表面鈍化層包覆汲極歐姆接觸、源極歐姆接觸、p型元素磊
晶成長層及覆蓋部份閘極結構，藉由異質結構與p型元素磊晶成長層之間可以形成P-N接面，而成為具有高輸出電流之增強型氮化鎵電晶體。
根據上述之增強型氮化鎵電晶體，本發明還揭露增強型氮化鎵電晶體之形成方法，其包括：提供基板、在基板上形成異質結構、在異質結構上形成p型元素磊晶層、將第一光阻層形成在p型元素磊晶層且於p型元素磊晶成長層之兩側邊分別定義出汲極區及源極區、蝕刻以移除部份p型元素磊晶成長層、將第一金屬層沉積在p型元素磊晶成長層之兩側邊而分別形成汲極歐姆接觸及源極歐姆接觸、將第二光阻層形成在p型元素磊晶成長層之上，並於p型元素磊晶成長層上定義出閘極區域、第二金屬層沉積在p型元素磊晶成長層上、蝕刻以移除部份第二金屬層以形成閘極結構在p型元素磊晶成長層上，且閘極結構與汲極歐姆接觸及源極歐姆接觸彼此分離以及沉積表面鈍化層以覆蓋汲極歐姆接觸、源極歐姆接觸、p型元素磊晶成長層及包覆部份閘極結構，藉此以形成具有高輸出電流之增強型氮化鎵電晶體，且閘極漏電流可藉由表面鈍化層而降低以改善電晶體特性。
10‧‧‧基板
12‧‧‧異質結構
14‧‧‧p型元素磊晶成長層
16‧‧‧汲極歐姆接觸
18‧‧‧源極歐姆接觸
20‧‧‧閘極結構
22‧‧‧表面鈍化層
步驟30‧‧‧提供基板
步驟32‧‧‧在基板上形成異質結構(heterostructure)
步驟34‧‧‧在異質結構上形成p型元素磊晶成長層
步驟36‧‧‧將第一光阻層形成在p型元素磊晶成長層上，並且在p型元素磊晶成長層之兩側邊分別定義出汲極區(drain region)及源極區(source region)
步驟38‧‧‧利用蝕刻方式以移除部份的p型元素磊晶成長層
步驟40‧‧‧將第一金屬層沉積在p型元素磊晶成長層之兩側之已定義之汲極區及源極區上，以形成汲極歐姆接觸(drain ohmic contact)及源極歐姆接觸(source ohmic contact)
步驟42‧‧‧將第二光阻層形成在p型元素磊晶成長層之上，且於p型元素磊晶成長層上定義出閘極區域(gate region)
步驟44‧‧‧將第二金屬層沉積在p型元素磊晶成長層上
步驟46‧‧‧蝕刻以移除部份第二金屬層以形成閘極結構在p型元素磊晶成長層上，且閘極結構與汲極歐姆接觸及源極歐姆接觸彼此分離
步驟48‧‧‧係將表面鈍化層形成以覆蓋汲極歐姆接觸、源極歐姆 接觸、p型元素磊晶成長層及包覆部份閘極結構
第1圖係表示氮化鎵磊晶結構之截面示意圖。
第2圖係表示在p型元素磊晶成長層之兩側邊形成汲極歐姆接觸及源極歐姆接觸之截面示意圖。
第3圖係表示將閘極結構形成在p型元素磊晶成長層上之截面示意圖。
第4圖係表示將表面鈍化層形成在第3圖之結構上之截面示意圖。
第5圖係表示本發明所揭露之增強型氮化鎵電晶體之形成步驟流程圖。
首先請參考第1圖。第1圖係表示氮化鎵磊晶結構之截面示意圖。在第1圖中，氮化鎵磊晶結構由下往上依序為基板10、異質結構(heterostructure)12以及p型(正型)元素磊晶成長層14。
在此要說明的是，第1圖所示之基板10的材料可以是藍寶石(sapphire)、碳化矽(SiC)及矽(Si)基板。異質結構12係可以由Inx
Al1-x
N/AlN所組成，於另一實施例中，其異質結構12可以是由AlGaN/GaN所組成。接著，係在異質結構12上形成p型元素磊晶成長層14，其中p型元素磊晶成長層14可以是p-Inx
Al1-x
N。此外，在第1圖之氮化鎵磊晶結構中還可以包含緩衝層(buffer layer)(未在圖中表示)設置在基板10及異質結構12之間。
緊接著請參考第2圖。第2圖係表示在p型元素磊晶成長層之兩側邊形成汲極歐姆接觸及源極歐姆接觸之截面示意圖。在第2圖中，係先將第一光阻層(未在圖中表示)形成在p型元素磊晶成長層14之上。接著，係根據第一光阻層之圖案在p型元素磊晶成長層14上定義出汲極區(未在圖中表示)及源極區(未在圖中表示)。接下來，利用蝕刻步驟以移除了部份的p型元素磊晶成長層14，然後再利用沉積步驟將第一金屬層(未在圖中表示)形成在p型元素磊晶成長層14的兩側邊以分別形成汲極歐姆接觸(drain ohmic contact)16及源極歐姆接觸(source ohmic contact)18。
接下來請參考第3圖。第3圖係表示將閘極結構形成在p型元素磊晶成長層上之截面示意圖。在第3圖中，係先將第二光阻層(未在圖中表示)形成在p型元素磊晶成長層14上。接著，係利用第二光阻在p型元素磊晶成長層14上定義出閘極區域(未在圖中表示)。
仍是第3圖，緊接著，係將第二金屬層(未在圖中表示)沉積在p型元素磊晶成長層14、汲極歐姆接觸16及源極歐姆接觸18上。然後根據所先前經由第二光阻層所定義出之閘極區域，利用蝕刻以移除閘極區
域以外的第二金屬層，使得在p型元素磊晶成長層14上形成閘極結構20，且此閘極結構20與汲極歐姆接觸16及源極歐姆接觸18彼此分離。在此實施例中，其利用蝕刻以移除閘極區域以外的第二金屬層係利用感應式耦合型電漿(ICP)來蝕刻閘極區域以外的區域。
另外要說明的是，在本發明的實施例中，前述之p型元素磊晶成長層14可以是p-Inx
Al1-x
N。由於Inx
Al1-x
N材料本身具有以電子為多數載子之n型特性，再透過摻雜p型元素，例如化學元素周期表上之IIA族元素，並且藉由磊晶成長而形成p-Inx
Al1-x
N，因此可以在第3圖所形成的閘極結構20的底下，來產生P-N接面。由於P-N接面具有內建電壓約為0.7伏特，可藉由此能障壓差於零閘極偏壓時，空乏其閘極通道，使得電晶體無導通電流，而形成一常關式(normally-off)電晶體或增強型電晶體。
接著請參考第4圖。第4圖係表示將表面鈍化層形成在第3圖之結構上之截面示意圖。在第4圖中，將做為表面鈍化層22之氮化矽(SiN)以沉積的方式以覆蓋住在異質結構12上之汲極歐姆接觸16及源極歐姆接觸18，並且覆蓋住p型元素磊晶成長層14以及包覆部份的閘極結構22以完成本發明所揭露之增強型氮化鎵電晶體。在此實施例中，沉積表面鈍化層22的方法係利用電漿輔助化學氣相沉積(PECVD)法。
要說明的是，仍是第4圖，表面鈍化層22可以有效的降低表面能態(surface state)之缺陷，並且可以達到保護元件之效果。
接著請參考第5圖。第5圖係表示本發明所揭露之增強型氮化鎵電晶體之形成步驟流程圖。在第5圖中，步驟30係提供基板。步驟32，係在基板上形成異質結構(heterostructure)。步驟34，係在異質結構上形成p型元素磊晶成長層。步驟36，係將第一光阻層形成在p型元素磊晶成長層上，並且在p型元素磊晶成長層之兩側邊分別定義出汲極區(drain region)及源極區(source region)。接著於步驟38，係利用蝕刻方式以移除部份的p型
元素磊晶成長層。步驟40，係將第一金屬層沉積在p型元素磊晶成長層之兩側之已定義之汲極區及源極區上，以形成汲極歐姆接觸(drain ohmic contact)及源極歐姆接觸(source ohmic contact)。
緊接著，仍是第5圖，於步驟42，係將第二光阻層形成在p型元素磊晶成長層之上，且於p型元素磊晶成長層上定義出閘極區域(gate region)。步驟44，將第二金屬層沉積在p型元素磊晶成長層上。步驟46，蝕刻以移除部份第二金屬層以形成閘極結構在p型元素磊晶成長層上，且閘極結構與汲極歐姆接觸及源極歐姆接觸彼此分離。於此步驟中，其蝕刻步驟係利用感應耦合型電漿(ICP)來進行。接著，步驟48，係將表面鈍化層形成以覆蓋汲極歐姆接觸、源極歐姆接觸、p型元素磊晶成長層及包覆部份閘極結構，以完成增強型氮化鎵電晶體之製作。
根據以上所述，本發明主要目的在於製作出具有高輸出電流之增強型氮化鎵電晶體，前述凹型閘極結構等現有技術製作之增強模式氮化鎵電晶體，可達到增強式操作之目的。而其最大輸出電流因磊晶結構之故無法有所提升。而本發明所揭露之增強型氮化鎵電晶體係以Inx
Al1-x
N/AlN之異質接面結構取代傳統的AlGaN/GaN異質接面結構，並於最上層成長P-型Inx
Al1-x
N層使之形成P-N接面，故可以製作出高輸出電流之增強型氮化鎵電晶體。而閘極漏電流也可以鈍化層的加入而降低，故可以改善電晶體特性，並且可以適合於高電壓操作下之氮化鎵電晶體應用。
10‧‧‧基板
12‧‧‧異質結構
14‧‧‧p型元素磊晶成長層
Claims (8)
- 一種增強型氮化鎵電晶體，包括：一基板；一異質結構，該異質結構在該基板上，其中該異質結構係由Inx Al1-x n/AlN以及AlGaN/GaN群組中所選出；一p型元素磊晶成長層，p型元素磊晶成長層在該異質結構上；一汲極歐姆接觸及一源極歐姆接觸，該汲極歐姆接觸及該源極歐姆接觸在該異質結構且分別設置在該p型元素磊晶成長層之兩側邊；一閘極結構，該閘極結構在該p型元素磊晶成長層上且與該汲極歐姆接觸及該源極歐姆接觸彼此分離；以及一表面鈍化層，該表面鈍化層包覆該汲極歐姆接觸、該源極歐姆接觸、該p型元素磊晶成長層及覆蓋部份該閘極結構。
- 如申請專利範圍第1項之增強型氮化鎵電晶體，其中該基板為藍寶石(sapphire)、碳化矽(SiC)及矽基板。
- 如申請專利範圍第1項之增強型氮化鎵電晶體，更包含一緩衝層在該基板與該異質結構之間。
- 如申請專利範圍第1項之增強型氮化鎵電晶體，其中該p型元素磊晶成長層為p-Inx Al1-x N。
- 如申請專利範圍第1項之增強型氮化鎵電晶體，其中該p型元素磊晶成長層內至少摻雜IIA族元素。
- 一種增強型氮化鎵電晶體之形成方法，包括：提供一基板；形成一異質結構於該基板上；形成一p型元素磊晶成長層在該異質結構上，其中該p型元素磊晶成長層為p-Inx Al1-x N； 形成一第一光阻層於該p型元素磊晶成長層上並於該p型元素磊晶成長層之兩側邊分別定義出一汲極區及一源極區；蝕刻以移除部份該p型元素磊晶成長層；沉積一第一金屬層於該p型元素磊晶成長層之兩側邊而分別形成一汲極歐姆接觸及一源極歐姆接觸；形成一第二光阻層於該p型元素磊晶成長層之上，並於該p型元素磊晶成長層上定義出一閘極區域；沉積一第二金屬層於該p型元素磊晶成長層、該汲極歐姆接觸及該源極歐姆接觸上；蝕刻以移除部份該第二金屬層以形成一閘極結構在該p型元素磊晶成長層上，且該閘極結構與該汲極歐姆接觸及該源極歐姆接觸彼此分離；以及形成一表面鈍化層以覆蓋該汲極歐姆接觸、該源極歐姆接觸、該p型元素磊晶成長層及包覆部份該閘極結構。
- 如申請專利範圍第6項所述之形成方法，其中蝕刻以移除部份該第二金屬層係使用感應式耦合型電漿(ICP)所完成。
- 如申請專利範圍第6項所述之形成方法，其中該表面鈍化層係使用電漿輔助化學氣相沉積法(PECVD)所完成。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102118636A TWI497721B (zh) | 2013-05-27 | 2013-05-27 | 增強型氮化鎵電晶體及其形成方法 |
| US14/050,534 US9240474B2 (en) | 2013-05-27 | 2013-10-10 | Enhanced GaN transistor and the forming method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102118636A TWI497721B (zh) | 2013-05-27 | 2013-05-27 | 增強型氮化鎵電晶體及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201445737A TW201445737A (zh) | 2014-12-01 |
| TWI497721B true TWI497721B (zh) | 2015-08-21 |
Family
ID=51934797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102118636A TWI497721B (zh) | 2013-05-27 | 2013-05-27 | 增強型氮化鎵電晶體及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9240474B2 (zh) |
| TW (1) | TWI497721B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114072925A (zh) * | 2019-04-26 | 2022-02-18 | 苏州晶湛半导体有限公司 | 一种半导体结构及其制备方法 |
| CN115810663A (zh) * | 2021-09-14 | 2023-03-17 | 联华电子股份有限公司 | 高电子迁移率晶体管及其制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130075753A1 (en) * | 2011-09-27 | 2013-03-28 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4457564B2 (ja) * | 2002-04-26 | 2010-04-28 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US7608497B1 (en) * | 2006-09-08 | 2009-10-27 | Ivan Milosavljevic | Passivated tiered gate structure transistor and fabrication method |
| JP4712683B2 (ja) * | 2006-12-21 | 2011-06-29 | パナソニック株式会社 | トランジスタおよびその製造方法 |
| WO2011132284A1 (ja) * | 2010-04-22 | 2011-10-27 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置 |
| JP5707786B2 (ja) * | 2010-08-31 | 2015-04-30 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
-
2013
- 2013-05-27 TW TW102118636A patent/TWI497721B/zh active
- 2013-10-10 US US14/050,534 patent/US9240474B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130075753A1 (en) * | 2011-09-27 | 2013-03-28 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140346523A1 (en) | 2014-11-27 |
| US9240474B2 (en) | 2016-01-19 |
| TW201445737A (zh) | 2014-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6174874B2 (ja) | 半導体装置 | |
| JP5323527B2 (ja) | ＧａＮ系電界効果トランジスタの製造方法 | |
| JP5505698B2 (ja) | 半導体装置 | |
| TWI420664B (zh) | 增強式高電子移動率電晶體及其製造方法 | |
| JP5190923B2 (ja) | ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
| JP5367429B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| JP6035721B2 (ja) | 半導体装置の製造方法 | |
| JP2008227501A (ja) | 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法 | |
| US10784361B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2011238931A (ja) | エンハンスメントモード電界効果デバイスおよびそれを製造する方法 | |
| JP7013710B2 (ja) | 窒化物半導体トランジスタの製造方法 | |
| JP2010166027A (ja) | ＧａＮ系電界効果トランジスタおよびその製造方法 | |
| JP2015032744A (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2015045833A1 (ja) | 半導体装置とその製造方法 | |
| US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
| KR20150091705A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| JP5991000B2 (ja) | 半導体装置およびその製造方法 | |
| CN111584628B (zh) | 增强型GaN HEMT器件及其制备方法 | |
| TWI497721B (zh) | 增強型氮化鎵電晶體及其形成方法 | |
| JP2011210785A (ja) | 電界効果トランジスタ、およびその製造方法 | |
| JP5732228B2 (ja) | 窒化物半導体装置の製造方法 | |
| JP2011108712A (ja) | 窒化物半導体装置 | |
| JP5169515B2 (ja) | 化合物半導体装置 | |
| JP5682601B2 (ja) | 化合物半導体装置 | |
| JP5648307B2 (ja) | 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法 |